JPH03257946A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03257946A JPH03257946A JP2057186A JP5718690A JPH03257946A JP H03257946 A JPH03257946 A JP H03257946A JP 2057186 A JP2057186 A JP 2057186A JP 5718690 A JP5718690 A JP 5718690A JP H03257946 A JPH03257946 A JP H03257946A
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- insulating film
- film
- semiconductor substrate
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置およびその製造方法、特に素子分離
形成に関するものである。
形成に関するものである。
従来の技術
半導体装置の高密度、高集積化が進んでおり、素子の微
細化が技術課題の一つである。特に、素子分離領域の縮
小が大きな課題である。素子分離領域を加工の限界まで
、即ち、写真食刻法の限界まで縮小し、高密度化する事
が要求されている。
細化が技術課題の一つである。特に、素子分離領域の縮
小が大きな課題である。素子分離領域を加工の限界まで
、即ち、写真食刻法の限界まで縮小し、高密度化する事
が要求されている。
現在−船釣に用いられている選択酸化による素子分離形
成方法を説明する。従来から実施されている半導体装置
の素子分離の形成方法を示す一部構造断面図を第３図に
示す。第３図（ａ）に示すように、半導体基板としての
Ｐ型シリコン基板ｌに絶縁膜として二酸化珪素８２．窒
化珪素膜３を堆積し、フォトレジスト４１を用いた周知
の写真食刻法により、素子分離領域のパターン３１を形
成する。次に、第３図（ｂ）に示すように、ホトレジス
ト４１をマスクにして、窒化珪素膜３．二酸化珪素膜２
を周知のドライエツチング方法により、異方性にエツチ
ングする。次に、イオン注入法により、選択酸化領域の
下にチャンネルストッパとなるボロンイオン（Ｂ＋）を
注入し、ボロンイオン注入層３３を形成する。次に、第
３図（Ｃ）に示すように、フォトレジスト４１を除去し
、１０００〜９００℃の水蒸気雰囲気で酸化し、二酸化
珪素膜５からなる素子分離領域を形成する。二酸化珪素
膜５の下には、チャンネルストッパのボロンイオン注入
層３３が形成される。次に、第３図（ｄ）に示すように
、窒化珪素膜３．二酸化珪素膜２を除去し、トランジス
タや、容量、Ｎ型不純物拡散層３４などを形成する。第
３図では、分離を主として示し、半導体装置全体は示し
ていない。
成方法を説明する。従来から実施されている半導体装置
の素子分離の形成方法を示す一部構造断面図を第３図に
示す。第３図（ａ）に示すように、半導体基板としての
Ｐ型シリコン基板ｌに絶縁膜として二酸化珪素８２．窒
化珪素膜３を堆積し、フォトレジスト４１を用いた周知
の写真食刻法により、素子分離領域のパターン３１を形
成する。次に、第３図（ｂ）に示すように、ホトレジス
ト４１をマスクにして、窒化珪素膜３．二酸化珪素膜２
を周知のドライエツチング方法により、異方性にエツチ
ングする。次に、イオン注入法により、選択酸化領域の
下にチャンネルストッパとなるボロンイオン（Ｂ＋）を
注入し、ボロンイオン注入層３３を形成する。次に、第
３図（Ｃ）に示すように、フォトレジスト４１を除去し
、１０００〜９００℃の水蒸気雰囲気で酸化し、二酸化
珪素膜５からなる素子分離領域を形成する。二酸化珪素
膜５の下には、チャンネルストッパのボロンイオン注入
層３３が形成される。次に、第３図（ｄ）に示すように
、窒化珪素膜３．二酸化珪素膜２を除去し、トランジス
タや、容量、Ｎ型不純物拡散層３４などを形成する。第
３図では、分離を主として示し、半導体装置全体は示し
ていない。
発明が解決しようとする課題
従来の半導体装置の製造方法では、素子分離幅を縮小し
、高密度化していく上で、次の様な問題点がある。写真
食刻法による素子分離領域のパターン３１よりも、バー
ズビークにより選択酸化領域の幅が広がる。例えば、１
μｍの７オトレジスト４１の素子分離領域のパターン３
１を作製し、０．６の厚みの二酸化珪素膜５を成長する
と、前記の成長条件では、膜厚と同程度のバーズビーク
が発生し、分離幅は２．２μｍとなり、更にチャンネル
ストッパのボロンイオン注入層３３の横方向の広がりが
大きく、素子分離領域に狭まれたチャンネル幅の狭いＭ
ＯＳ ）ランシスタでは、チャンネルストッパであるボ
ロンの横方向への広がりにより、ボロン濃度が増加し、
挟チャンネル効果が顕著になる。この様な現象は、微細
化の上で障害になっている。
、高密度化していく上で、次の様な問題点がある。写真
食刻法による素子分離領域のパターン３１よりも、バー
ズビークにより選択酸化領域の幅が広がる。例えば、１
μｍの７オトレジスト４１の素子分離領域のパターン３
１を作製し、０．６の厚みの二酸化珪素膜５を成長する
と、前記の成長条件では、膜厚と同程度のバーズビーク
が発生し、分離幅は２．２μｍとなり、更にチャンネル
ストッパのボロンイオン注入層３３の横方向の広がりが
大きく、素子分離領域に狭まれたチャンネル幅の狭いＭ
ＯＳ ）ランシスタでは、チャンネルストッパであるボ
ロンの横方向への広がりにより、ボロン濃度が増加し、
挟チャンネル効果が顕著になる。この様な現象は、微細
化の上で障害になっている。
課題を解決するための手段
本発明の半導体装置は、半導体基板の主面に形成された
絶縁膜により被覆された半導体基板表面には、浅い位置
にピーク濃度を有する前記半導体基板と同一の導電型の
第１の不純物拡散層を形成し、前記絶縁膜により被覆さ
れていない前記半導体基板の領域には、深い位置にピー
ク濃度を有する前記半導体基板と同一の導電型の第２の
不純物拡散層が形成される構造を有することを特徴とし
、半導体基板の主面に絶縁膜を形成し、写真食刻法によ
り前記絶縁膜をパターニングする工程と、前記絶縁膜上
より半導体基板と同一の導電型を有する不純物をイオン
注入し、前記絶縁膜下には、浅い位置に高濃度の第１の
不純物拡散層を形成し、前記絶縁膜により被覆されてい
ない前記半導体基板の領域には、深い位置に第２の不純
物拡散注入層を形成する工程を有することを特徴とする
製造方法からなる。
絶縁膜により被覆された半導体基板表面には、浅い位置
にピーク濃度を有する前記半導体基板と同一の導電型の
第１の不純物拡散層を形成し、前記絶縁膜により被覆さ
れていない前記半導体基板の領域には、深い位置にピー
ク濃度を有する前記半導体基板と同一の導電型の第２の
不純物拡散層が形成される構造を有することを特徴とし
、半導体基板の主面に絶縁膜を形成し、写真食刻法によ
り前記絶縁膜をパターニングする工程と、前記絶縁膜上
より半導体基板と同一の導電型を有する不純物をイオン
注入し、前記絶縁膜下には、浅い位置に高濃度の第１の
不純物拡散層を形成し、前記絶縁膜により被覆されてい
ない前記半導体基板の領域には、深い位置に第２の不純
物拡散注入層を形成する工程を有することを特徴とする
製造方法からなる。
作用
上記構成によれば、素子分離領域となる絶縁膜を所定の
幅に形成でき、選択酸化によるバーズビークの広がりを
防止し、素子の集積密度の向上を図る事ができる。更に
、チャンネルストッパの不純物拡散層の横方向の広がり
を防止し、チャンネル幅の狭いＭＯＳトランジスタでの
、狭チャンネル効果をも防止することができ、微細化を
容易に実現することができる。
幅に形成でき、選択酸化によるバーズビークの広がりを
防止し、素子の集積密度の向上を図る事ができる。更に
、チャンネルストッパの不純物拡散層の横方向の広がり
を防止し、チャンネル幅の狭いＭＯＳトランジスタでの
、狭チャンネル効果をも防止することができ、微細化を
容易に実現することができる。
実施例
本発明の半導体装置およびその製造方法の第１の実地例
を第１図の一部製造工程順断面図を用いて説明する。
を第１図の一部製造工程順断面図を用いて説明する。
半導体基板としてはＰ型シリコン基板１を用いる。第１
図（ａ）に示すように、Ｐ型シリコン基板ｌに二酸化珪
素膜１１を形成し、フォトレジスト４１を用いた周知の
写真食刻法により、素子分離領域のパターンのフォトレ
ジスト４１を形成する。次に、第１図（ｂ）に示すよう
に、フォトレジスト４１をマスクにして、選択的に二酸
化珪素膜１１をエツチングした後、フォトレジスト４１
を除去し、ここの上からボロンイオン（Ｂ＋）を周知の
イオン注入法で注入する。本例では、二酸化珪素膜１１
の膜厚が０．５μｍであり、この上から、４００ＫＶの
加速電圧で、３ Ｘ １０１３／ｃ＋＋ｆの濃度で注入
する。ボロンイオンは二酸化珪素膜１１を突き抜け、Ｐ
型シリコン基板１の表面に注入され、ボロンイオン注入
層１２は、二酸化珪素膜１１の下部は、浅い位置にボロ
ンイオン注入層１２の濃度のピークができ、第１の不純
物拡散層となり、二酸化珪素膜１１により被覆されてい
ないＰ型シリコン基板１の領域は、ボロンイオン注入層
１２の濃度のピークが約１μｍより深い位置にでき、第
２の不純物拡散層となる。次に、第１図（Ｃ）に示すよ
うに、薄く二酸化珪素８１１２１を形成した後、９００
℃のアニール処理をし、ボロンイオン注入によるＰ型の
前記第１および第２の不純物拡散層を形成する。次に、
第１図（ｄ）に示す如＜、ＭＯ８型トランジスタ（図中
時〉や、Ｎ型不純物拡散層１３を形成した後、第１図（
ｅ）に示す如く、層間絶縁膜２３を堆積し、半導体装置
を完成させる。本実施例による方法では、素子分離幅０
．８μｍとすると、Ｐ型シリコン基板１に１０Ω・備を
用いると、素子分離耐圧は、基板バイアス２Ｖでは、Ｌ
ＯＶＥ上となり、電源電圧５Ｖの使用では充分実用でき
る。一方、チャンネル幅の１．５μｍ以下の狭いＭＯＳ
トランジスタを作る場合、チャンネルストッパのボロン
イオン注入層１２の横方向への延びを抑制でき、かつ狭
チャンネル効果を抑制できる。また、微細ゲートでは、
Ｐ型シリコン基板１の深い位置での不純物濃度を高くす
るため、ゲート下でのＰ型シリコン基板１の不純物濃度
の増加は障害とならない。又、パンチスルー防止の効果
もあり、１μｍ以下のゲート形成には、容易に適用でき
る。
図（ａ）に示すように、Ｐ型シリコン基板ｌに二酸化珪
素膜１１を形成し、フォトレジスト４１を用いた周知の
写真食刻法により、素子分離領域のパターンのフォトレ
ジスト４１を形成する。次に、第１図（ｂ）に示すよう
に、フォトレジスト４１をマスクにして、選択的に二酸
化珪素膜１１をエツチングした後、フォトレジスト４１
を除去し、ここの上からボロンイオン（Ｂ＋）を周知の
イオン注入法で注入する。本例では、二酸化珪素膜１１
の膜厚が０．５μｍであり、この上から、４００ＫＶの
加速電圧で、３ Ｘ １０１３／ｃ＋＋ｆの濃度で注入
する。ボロンイオンは二酸化珪素膜１１を突き抜け、Ｐ
型シリコン基板１の表面に注入され、ボロンイオン注入
層１２は、二酸化珪素膜１１の下部は、浅い位置にボロ
ンイオン注入層１２の濃度のピークができ、第１の不純
物拡散層となり、二酸化珪素膜１１により被覆されてい
ないＰ型シリコン基板１の領域は、ボロンイオン注入層
１２の濃度のピークが約１μｍより深い位置にでき、第
２の不純物拡散層となる。次に、第１図（Ｃ）に示すよ
うに、薄く二酸化珪素８１１２１を形成した後、９００
℃のアニール処理をし、ボロンイオン注入によるＰ型の
前記第１および第２の不純物拡散層を形成する。次に、
第１図（ｄ）に示す如＜、ＭＯ８型トランジスタ（図中
時〉や、Ｎ型不純物拡散層１３を形成した後、第１図（
ｅ）に示す如く、層間絶縁膜２３を堆積し、半導体装置
を完成させる。本実施例による方法では、素子分離幅０
．８μｍとすると、Ｐ型シリコン基板１に１０Ω・備を
用いると、素子分離耐圧は、基板バイアス２Ｖでは、Ｌ
ＯＶＥ上となり、電源電圧５Ｖの使用では充分実用でき
る。一方、チャンネル幅の１．５μｍ以下の狭いＭＯＳ
トランジスタを作る場合、チャンネルストッパのボロン
イオン注入層１２の横方向への延びを抑制でき、かつ狭
チャンネル効果を抑制できる。また、微細ゲートでは、
Ｐ型シリコン基板１の深い位置での不純物濃度を高くす
るため、ゲート下でのＰ型シリコン基板１の不純物濃度
の増加は障害とならない。又、パンチスルー防止の効果
もあり、１μｍ以下のゲート形成には、容易に適用でき
る。
第２図は本発明の第２の実施例である半導体装置および
その製造方法を示す一部製造工程順断面図である。第２
図（ａ）に示すように、Ｐ型シリコン基板１に二酸化珪
素膜２２．窒化珪素膜１５を堆積し、フォトレジスト４
１を用いた周知の写真食刻法により、第２図（ｂ）に示
すように、窒化珪素膜１５に素子分離領域のパターンの
窒化珪素膜１５を形成する。次に、第２図（Ｃ）に示す
ように、窒化珪素膜１５をマスクにして、この上からボ
ロンイオン（Ｂ＋）を周知のイオン注入法で注入する。
その製造方法を示す一部製造工程順断面図である。第２
図（ａ）に示すように、Ｐ型シリコン基板１に二酸化珪
素膜２２．窒化珪素膜１５を堆積し、フォトレジスト４
１を用いた周知の写真食刻法により、第２図（ｂ）に示
すように、窒化珪素膜１５に素子分離領域のパターンの
窒化珪素膜１５を形成する。次に、第２図（Ｃ）に示す
ように、窒化珪素膜１５をマスクにして、この上からボ
ロンイオン（Ｂ＋）を周知のイオン注入法で注入する。
本例では、二酸化珪素ｗＡ２２の膜厚が０．０２μｍ。
窒化珪素膜１５の膜厚が０．１５μｍであり、この上か
ら、４００ＫＶの加速電圧で、３Ｘ１０１３／ｄの濃度
で注入する。二酸化珪素膜２２．窒化珪素膜１５を突き
抜け、Ｐ型シリコン基板ｌの表面に注入され、ボロンイ
オン注入層１２は、窒化珪素膜１５の下部は、浅い位置
にボロンイオン注入層の濃度のピークができ、第１の不
純物拡散層となり、窒化珪素１１１５により被覆されて
いないＰ型シリコン基板１の領域は、深い位置にボロン
イオン注入層１２の濃度のピークができ、第２の不純物
拡散層となる。次に、９００℃のアニール処理をし、ボ
ロンイオン注入によるＰ型の前記第１および第２の不純
物拡散層を形成する。次に、第２図（ｄ）に示す如＜、
ＭＯ８型トランジスタ（図中時）や、二酸化珪素Ｍ２２
Ａ、Ｎ型不純物拡散層１３を形成した後、層間絶縁膜２
３を堆積し、半導体装置を完成させる。
ら、４００ＫＶの加速電圧で、３Ｘ１０１３／ｄの濃度
で注入する。二酸化珪素膜２２．窒化珪素膜１５を突き
抜け、Ｐ型シリコン基板ｌの表面に注入され、ボロンイ
オン注入層１２は、窒化珪素膜１５の下部は、浅い位置
にボロンイオン注入層の濃度のピークができ、第１の不
純物拡散層となり、窒化珪素１１１５により被覆されて
いないＰ型シリコン基板１の領域は、深い位置にボロン
イオン注入層１２の濃度のピークができ、第２の不純物
拡散層となる。次に、９００℃のアニール処理をし、ボ
ロンイオン注入によるＰ型の前記第１および第２の不純
物拡散層を形成する。次に、第２図（ｄ）に示す如＜、
ＭＯ８型トランジスタ（図中時）や、二酸化珪素Ｍ２２
Ａ、Ｎ型不純物拡散層１３を形成した後、層間絶縁膜２
３を堆積し、半導体装置を完成させる。
本実施例による方法では、素子分離耐圧等の電気特性は
、第１の実施例の場合と同一であるが、素子分離部の絶
縁膜に窒化珪素膜１５を用いるため、パターン加工にお
いて、後の工程で選択的な食刻法の適用が容易であり、
実用的な構造である。
、第１の実施例の場合と同一であるが、素子分離部の絶
縁膜に窒化珪素膜１５を用いるため、パターン加工にお
いて、後の工程で選択的な食刻法の適用が容易であり、
実用的な構造である。
発明の効果
本発明は、写真食刻法による素子分離パターンの加工限
界に近い領域まで、微細化でき、選択酸化法で発生した
ようなバーズビークを防止でき、０．６μｍまで形成可
能である。また、溝への絶縁膜の埋め込みなどもないの
で、従来の素子分離工程からの置き換えも容易である。
界に近い領域まで、微細化でき、選択酸化法で発生した
ようなバーズビークを防止でき、０．６μｍまで形成可
能である。また、溝への絶縁膜の埋め込みなどもないの
で、従来の素子分離工程からの置き換えも容易である。
さらに、短チャンネルＭＯ３）ランシスタのパンチスル
ーを低減できる効果も得られる。
ーを低減できる効果も得られる。
第１図は本発明の第１の実施例である半導体装置の製造
方法を示す一部製造工程順断面図、第２図は本発明の第
２の実施例である半導体装置の製造方法を示す一部製造
工程順断面図、第３図は従来の半導体装置の製造方法を
示す一部製造工程順断面図である。 ｌ・・・・・・Ｐ型シリコン基板、１１，２１．２２・
・。 ・・・二酸化珪素膜、１２・・・・・・ボロンイオン注
入層、１３・・・・・・Ｎ型不純物拡散層、１５・・・
・・・窒化珪素膜。
方法を示す一部製造工程順断面図、第２図は本発明の第
２の実施例である半導体装置の製造方法を示す一部製造
工程順断面図、第３図は従来の半導体装置の製造方法を
示す一部製造工程順断面図である。 ｌ・・・・・・Ｐ型シリコン基板、１１，２１．２２・
・。 ・・・二酸化珪素膜、１２・・・・・・ボロンイオン注
入層、１３・・・・・・Ｎ型不純物拡散層、１５・・・
・・・窒化珪素膜。
Claims (3)
- （１）半導体基板の主面に形成された絶縁膜により被覆
された前記半導体基板表面には、浅い位置にピーク濃度
を有する前記半導体基板と同一の導電型の第１の不純物
拡散層が形成され、前記絶縁膜により被覆されていない
前記半導体基板の領域には、深い位置にピーク濃度を有
する前記半導体基板と同一の導電型の第２の不純物拡散
層が形成された構造を有することを特徴とする半導体装
置。 - （２）半導体基板の主面に絶縁膜を形成し、写真食刻法
により前記絶縁膜をパターニングする工程と、前記絶縁
膜上より半導体基板と同一の導電型を有する不純物をイ
オン注入し、前記絶縁膜下には、浅い位置に高濃度の第
１の不純物拡散層を形成し、前記絶縁膜により被覆され
ていない前記半導体基板の領域には、深い位置に第２の
不純物拡散層を形成する工程を有することを特徴とする
半導体装置の製造方法。 - （３）絶縁膜が、二酸化珪素膜又は、二酸化珪素膜と窒
化珪素膜の二層以上の膜構成からなることを特徴とする
請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057186A JPH03257946A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057186A JPH03257946A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257946A true JPH03257946A (ja) | 1991-11-18 |
Family
ID=13048466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057186A Pending JPH03257946A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257946A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595365A (en) * | 1979-01-16 | 1980-07-19 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59937A (ja) * | 1982-06-25 | 1984-01-06 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-03-08 JP JP2057186A patent/JPH03257946A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595365A (en) * | 1979-01-16 | 1980-07-19 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59937A (ja) * | 1982-06-25 | 1984-01-06 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011861B1 (ko) | 반도체장치의 소자 분리 방법 | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| JPS622465B2 (ja) | ||
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| EP0126292A1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| JPH0340938B2 (ja) | ||
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JPH03201559A (ja) | 集積回路における埋込み層容量の減少 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2995931B2 (ja) | 半導体装置の製造方法 | |
| JP3060948B2 (ja) | 半導体装置の製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| JPH0541516A (ja) | 半導体装置及び製造方法 | |
| KR930008890B1 (ko) | 반도체소자 분리층 형성방법 | |
| JP2763105B2 (ja) | 半導体装置の製造方法 | |
| JP3057692B2 (ja) | 半導体装置の製造方法 | |
| KR0141953B1 (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| KR0179023B1 (ko) | 모스소자의 격리방법 | |
| JP3369692B2 (ja) | 半導体素子の製造方法 | |
| KR0147871B1 (ko) | 반도체 소자의 격리 방법 | |
| JPS6298645A (ja) | 半導体装置の製造方法 |