JPH03257956A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03257956A JPH03257956A JP5719390A JP5719390A JPH03257956A JP H03257956 A JPH03257956 A JP H03257956A JP 5719390 A JP5719390 A JP 5719390A JP 5719390 A JP5719390 A JP 5719390A JP H03257956 A JPH03257956 A JP H03257956A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layer
- metal layer
- aluminum metal
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 37
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、製造が容易で、比較的大きな容量値を持つ容
量素子の形成を可能にする半導体装置の製造方法に関す
るものである。
量素子の形成を可能にする半導体装置の製造方法に関す
るものである。
従来の技術
従来、この種の半導体装置の製造方法は、第２図に示す
ような方法であった。
ような方法であった。
まず、第２図（ａ）に示すようにＮ型あるいは、Ｐ型半
導体基板１の表面を熱酸化し、シリコン酸化膜層（フィ
ールド酸化膜）２を形成する。次に第２図（ｂ）に示す
ようにレジスト塗布、ホトエツチング加工により、容量
素子形成領域のシリコン酸化膜層２を除去する。次いで
、第２図（Ｃ）に示すように熱酸化を行い、容量素子の
誘電体層となるシリコン酸化膜層２ａを形成する。次に
、第２図（ｄ）に示すようにレジスト塗布、ホトエツチ
ング加工によりアルミコンタクト窓形成を行う。次に、
第２図（ｅ）に示すようにシリコン酸化膜層２，２ａ上
に、アルミ金属層３を蒸着形成する。最後にアルミ金属
層３上にレジスト途布を行い、ホトエツチング加工によ
り、アルミ金属層３のパターニングを行う。その結果、
アルミ電極３とシリコン酸化ｗ！２ａと、半導体基板１
からなるＭＯ８容量素子が構成される。
導体基板１の表面を熱酸化し、シリコン酸化膜層（フィ
ールド酸化膜）２を形成する。次に第２図（ｂ）に示す
ようにレジスト塗布、ホトエツチング加工により、容量
素子形成領域のシリコン酸化膜層２を除去する。次いで
、第２図（Ｃ）に示すように熱酸化を行い、容量素子の
誘電体層となるシリコン酸化膜層２ａを形成する。次に
、第２図（ｄ）に示すようにレジスト塗布、ホトエツチ
ング加工によりアルミコンタクト窓形成を行う。次に、
第２図（ｅ）に示すようにシリコン酸化膜層２，２ａ上
に、アルミ金属層３を蒸着形成する。最後にアルミ金属
層３上にレジスト途布を行い、ホトエツチング加工によ
り、アルミ金属層３のパターニングを行う。その結果、
アルミ電極３とシリコン酸化ｗ！２ａと、半導体基板１
からなるＭＯ８容量素子が構成される。
発明が解決しようとする課題
しかしながら、このような従来の構成では、シリコン酸
化膜の誘電率が低く、容量値の大きな素子を形成するこ
とが困難であるという問題があった。
化膜の誘電率が低く、容量値の大きな素子を形成するこ
とが困難であるという問題があった。
本発明は、このような問題点を解決するもので、シリコ
ン酸化膜を誘電体とした容量素子よりも、単位面積あた
りの容量値の大きい容量素子を形成することのできる半
導体装置の製造方法を提供することを目的とするもので
ある。
ン酸化膜を誘電体とした容量素子よりも、単位面積あた
りの容量値の大きい容量素子を形成することのできる半
導体装置の製造方法を提供することを目的とするもので
ある。
課題を解決するための手段
本発明はアルミ電極形成時のレジスト除去工程で形成さ
れる酸化アルミ層を誘電体として用い、その両面に形成
したアルミ金属層を電極とする容量素子を形成するもの
である。
れる酸化アルミ層を誘電体として用い、その両面に形成
したアルミ金属層を電極とする容量素子を形成するもの
である。
作用
このようにすれば、酸化アルミ層は、シリコン酸化膜層
より比誘電率が大きいため、単位面積あたりの容量値の
大きな容量素子を形成することが可能になる。しかもア
ルミ電極形成時のレジスト除去工程で形成される酸化ア
ルミ層を誘電体として用いるため、プロセスも簡単にな
る。
より比誘電率が大きいため、単位面積あたりの容量値の
大きな容量素子を形成することが可能になる。しかもア
ルミ電極形成時のレジスト除去工程で形成される酸化ア
ルミ層を誘電体として用いるため、プロセスも簡単にな
る。
実施例
以下、本発明の一実施例を第１図（ａ）〜（ｇ）に示す
工程順断面図にそって説明する。
工程順断面図にそって説明する。
まず、第１図（ａ）に示すように、Ｎ型あるいはＰ型半
導体基板１の表面を熱酸化し、シリコン酸化膜層（フィ
ールド酸化膜）２を形成する。次に、第２図（ｂ）に示
すように、レジスト筒布、ホトエツチング加工により、
アルミコンタクト窓形成を行う。次に第２図（Ｃ）に示
すようにシリコン酸化膜層２上に、アルミ金属層３を蒸
着形成する。次いで、第２図（ｄ）に示すようにアルミ
金属層３上に、レジスト膜４を塗布し、ホトエツチング
加工により、アルミ金属層３のパターニングを行う。次
にパターニングされたアルミ金属層３上のレジスト膜４
を発煙硝酸により除去する。発煙硝酸によるレジスト除
去の際、アルミ金属層３の表面には、発煙硝酸の酸化作
用で、第１図（ｅ）のように約２０００Ａの酸化アルミ
層５が形成される。この酸化アルミ層５を誘電体層とし
て容量素子を形成する。すなわち、第１図（ｆ）に示す
ように、第１図（ｅ）で得られた基板表面全体にアルミ
金属層３を蒸着形成する。次いで、第１図（ｇ）に示す
ようにアルミ金属層３上に、レジスト塗布を行い、ホト
エツチング加工により、アルミ金属層３のパターニング
を行う。
導体基板１の表面を熱酸化し、シリコン酸化膜層（フィ
ールド酸化膜）２を形成する。次に、第２図（ｂ）に示
すように、レジスト筒布、ホトエツチング加工により、
アルミコンタクト窓形成を行う。次に第２図（Ｃ）に示
すようにシリコン酸化膜層２上に、アルミ金属層３を蒸
着形成する。次いで、第２図（ｄ）に示すようにアルミ
金属層３上に、レジスト膜４を塗布し、ホトエツチング
加工により、アルミ金属層３のパターニングを行う。次
にパターニングされたアルミ金属層３上のレジスト膜４
を発煙硝酸により除去する。発煙硝酸によるレジスト除
去の際、アルミ金属層３の表面には、発煙硝酸の酸化作
用で、第１図（ｅ）のように約２０００Ａの酸化アルミ
層５が形成される。この酸化アルミ層５を誘電体層とし
て容量素子を形成する。すなわち、第１図（ｆ）に示す
ように、第１図（ｅ）で得られた基板表面全体にアルミ
金属層３を蒸着形成する。次いで、第１図（ｇ）に示す
ようにアルミ金属層３上に、レジスト塗布を行い、ホト
エツチング加工により、アルミ金属層３のパターニング
を行う。
以上の工程により、アルミ電極層３．酸化アルミ誘電体
層５．アルミ電極層３の構造を持つ容量素子が形成され
る。特に、アルミ電極形成時のレジスト除去工程におけ
る酸化アルミ層５の形成は容易であり、したがってプロ
セスも簡単で実用性が高い。
層５．アルミ電極層３の構造を持つ容量素子が形成され
る。特に、アルミ電極形成時のレジスト除去工程におけ
る酸化アルミ層５の形成は容易であり、したがってプロ
セスも簡単で実用性が高い。
又、シリコン酸化膜の比誘電率が約４゜６に対し、酸化
アルミの比誘電率は約８．６〜１０．５５と大きな値で
あるため、単位面積あたりの容量値が大きな容量素子の
実現が可能となる。
アルミの比誘電率は約８．６〜１０．５５と大きな値で
あるため、単位面積あたりの容量値が大きな容量素子の
実現が可能となる。
発明の効果
以上のように本発明によれば、酸化アルミ層は、シリコ
ン酸化膜層よｌ）、比誘を率が太きいため、単位面積あ
たりの容量値の大きな容量素子を形成することが可能と
なる。またレジスト除去工程で酸化アルミ層を形成する
ため、プロセス自体も簡単になる。
ン酸化膜層よｌ）、比誘を率が太きいため、単位面積あ
たりの容量値の大きな容量素子を形成することが可能と
なる。またレジスト除去工程で酸化アルミ層を形成する
ため、プロセス自体も簡単になる。
第１図は本発明の一実施例による半導体装置の製造方法
を示す工程順断面図、第２図は従来の半導体装置の製造
方法を示す工程順断面図である。 １・・・・・・Ｐ型又はＮ型半導体基板、２・・・・・
・シリコン酸化膜、３・・・・・・アルミ金属層、４・
・・・・・レジスト膜、５・・・・・・酸化アルミ層。
を示す工程順断面図、第２図は従来の半導体装置の製造
方法を示す工程順断面図である。 １・・・・・・Ｐ型又はＮ型半導体基板、２・・・・・
・シリコン酸化膜、３・・・・・・アルミ金属層、４・
・・・・・レジスト膜、５・・・・・・酸化アルミ層。
Claims (1)
- 半導体基板上に電気的絶縁層を形成する工程と、上記電
気的絶縁層にアルミコンタクト窓を形成する工程と、上
記電気的絶縁層の表面および上記アルミコンタクト窓の
内部に第１のアルミ金属層を形成する工程と、上記第１
のアルミ金属層をパターニングする工程と、上記第１の
アルミ金属層のパターニングに用いたレジストの除去工
程で上記第１のアルミ金属層表面を酸化して酸化アルミ
層を形成する工程と、上記酸化アルミ層の表面に第２の
アルミ金属層を形成する工程と、上記第２のアルミ金属
層をパターニングする工程から成ることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5719390A JPH03257956A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5719390A JPH03257956A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257956A true JPH03257956A (ja) | 1991-11-18 |
Family
ID=13048652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5719390A Pending JPH03257956A (ja) | 1990-03-08 | 1990-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846140A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 集積回路およびその製造方法 |
| KR100295258B1 (ko) * | 1993-12-28 | 2001-09-17 | 가네꼬 히사시 | 캐패시턴스를증가시킨캐패시터구조를갖고있는반도체집적회로디바이스및그제조방법 |
| US6387751B2 (en) | 1998-06-15 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having high-density capacitor elements |
-
1990
- 1990-03-08 JP JP5719390A patent/JPH03257956A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295258B1 (ko) * | 1993-12-28 | 2001-09-17 | 가네꼬 히사시 | 캐패시턴스를증가시킨캐패시터구조를갖고있는반도체집적회로디바이스및그제조방법 |
| JPH0846140A (ja) * | 1994-07-28 | 1996-02-16 | Nec Corp | 集積回路およびその製造方法 |
| US6387751B2 (en) | 1998-06-15 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device having high-density capacitor elements |
| KR100343049B1 (ko) * | 1998-06-15 | 2002-07-02 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체 장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470541B1 (ko) | 리프트-오프처리에의한백금-금속패턴형성방법 | |
| CN105679775B (zh) | 一种阵列基板及其制作方法、显示面板和显示装置 | |
| JPH0936331A (ja) | 円筒形キャパシタの製造方法 | |
| JPH03257956A (ja) | 半導体装置の製造方法 | |
| JPH0511668B2 (ja) | ||
| JPH06338489A (ja) | 金属膜の製造方法 | |
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JPS609348B2 (ja) | 半導体装置の製造方法 | |
| JP2570688B2 (ja) | 半導体装置の製造方法 | |
| JPH03139876A (ja) | 半導体装置の製造方法 | |
| KR950007168A (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| JPH0754827B2 (ja) | 半導体装置の製造方法 | |
| JPS58176963A (ja) | 半導体装置 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| KR100190302B1 (ko) | 측벽에 주름을 갖는 이중 실린더 구조의 전하저장전극 형성방법 | |
| KR100382536B1 (ko) | 커패시터의구조및제조방법 | |
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH06151707A (ja) | 半導体装置の製法 | |
| JPS63292676A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63299157A (ja) | 容量素子 | |
| JPH10340951A (ja) | 半導体装置及びその製造方法 | |
| JPS6018144B2 (ja) | 半導体装置の製造方法 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| JPH03175673A (ja) | 半導体装置の製造方法 |