JPH03258043A - Ais transmitter - Google Patents
Ais transmitterInfo
- Publication number
- JPH03258043A JPH03258043A JP5697690A JP5697690A JPH03258043A JP H03258043 A JPH03258043 A JP H03258043A JP 5697690 A JP5697690 A JP 5697690A JP 5697690 A JP5697690 A JP 5697690A JP H03258043 A JPH03258043 A JP H03258043A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- clock
- extracted
- channel
- extraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、PCM受信装置における入力信号断時のAI
Sの送出装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides an AI
This invention relates to a sending device for S.
従来、この種のAIS送出装置は、第2図に示すように
、バッファメモリ(以下B−MEMと記す〉2と、選択
器〈以下SELと記す〉3と、回定スタッフ発生回路4
とを有し、入力信号]02を入力信号102から抽出さ
れた抽出クロック103を書込みクロックとしてB−M
EM2に書込み、抽出クロック103と読出しクロック
105どの位相差によるスタッフ・デマンド(SD :
5tuff Demand) 106を発生させるが、
入力信号102の断時には抽出クロック103がないの
で、5D106を発生させられなくなるため、固定スタ
ッフ発生回路4で発生させた固定スタッフ110を入力
信号断情報101により5EL3で選んでB−MEM2
からのアラーム表示信号(A I S : Alarm
Indication Signal )送出のクロ
ック(読出しクロック105)を発生させていた。Conventionally, this type of AIS sending device, as shown in FIG.
B-M with the input signal ]02 as the write clock and the extracted clock 103 extracted from the input signal 102.
Writing to EM2, stuff demand (SD:
5tuff Demand) 106 is generated, but
Since there is no extraction clock 103 when the input signal 102 is disconnected, 5D106 cannot be generated. Therefore, the fixed stuff 110 generated by the fixed stuff generation circuit 4 is selected by 5EL3 according to the input signal disconnection information 101, and the B-MEM2
Alarm display signal (AIS: Alarm
Indication Signal ) transmission clock (read clock 105) was generated.
従来のAIS送出装置では、入力信号断時には抽出クロ
ックがなくSDを発生させられなくなるため固定スタッ
フ発生回路から固定スタッフを選んで送出する回路構成
となっているので、入力信号断時にAISを送出するク
ロックを発生させるために固定スタッフを発生させる回
路を設けなければならないという欠点がある。In conventional AIS sending devices, when the input signal is cut off, there is no extraction clock and SD cannot be generated, so the circuit configuration is such that the fixed stuff is selected from the fixed stuff generation circuit and sent out, so AIS is sent when the input signal is cut off. A disadvantage is that a circuit for generating a fixed stuff must be provided in order to generate the clock.
本発明のAIS送出装置は、非同期デジタル多重化装置
の低次群側の入力信号の受信側で前記入力信号をバッフ
ァメモリへ書込みさせる場合のクロックに前記受信側で
抽出した第1の抽出クロックか又は入力信号のある他の
チャンネルで抽出した第2の抽出クロックかを選択する
選択器を備え、前記選択器が前記受信側の前記入力信号
の断時に前記化のチャンネルで抽出した第2の抽出クロ
ックを選択することによって前記バッファメモリからA
ISの送出を行うAIS送出手段を有している。The AIS sending device of the present invention uses a first extracted clock extracted on the receiving side as a clock when writing the input signal to the buffer memory on the receiving side of the input signal on the low-order group side of the asynchronous digital multiplexing device. or a second extraction clock extracted from another channel with an input signal, and the selector selects the second extraction clock extracted from the other channel when the input signal on the receiving side is disconnected. A from the buffer memory by selecting the clock
It has an AIS sending means for sending IS.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
第1図において、本実施例は入力信号102が書込みク
ロック109によって書込みされるバッファメモリ(以
下B−MEMと記す)2と、入力信号102から抽出さ
れた抽出クロック103かまたは別の入力信号のある他
のチャンネルからの抽出クロック108から書込みクロ
ック109を入力信号断情報101によって選択する選
択器(以下SELと記す〉1と、1/4周期クロック1
07と入力信号断情報101がある場合のB−MEM2
からのスタッフ・デマンド(以下SDと記す)106と
の論理和によるB−MEM2の読出しクロック105を
出力するOR回路5とを有して構成している。In FIG. 1, this embodiment has a buffer memory (hereinafter referred to as B-MEM) 2 into which an input signal 102 is written using a write clock 109, and an extraction clock 103 extracted from the input signal 102 or another input signal. A selector (hereinafter referred to as SEL) 1 that selects a write clock 109 from an extracted clock 108 from another channel based on input signal disconnection information 101, and a 1/4 period clock 1.
B-MEM2 when there is 07 and input signal disconnection information 101
An OR circuit 5 outputs a read clock 105 for the B-MEM 2 based on a logical sum with a stuff demand (hereinafter referred to as SD) 106 from the B-MEM 2.
尚、B−MEM2は入力信号102が正常の場合には読
出しクロック105によって正常な同期化信号を出力し
、入力信号断情報101がある場合には5D106によ
る読出しクロック105によってAl5106を出力す
る。The B-MEM 2 outputs a normal synchronization signal using the read clock 105 when the input signal 102 is normal, and outputs Al 5106 using the read clock 105 from the 5D 106 when there is input signal disconnection information 101.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
入力信号102から抽出された抽出クロック10Bは、
他のチャンネルで抽出された抽出クロック108ととも
に、5ELLに入力され、入力信号断情報101の有無
によって5ELLが制御される。入力信号102がない
場合には他のチャンネルで抽出された抽出クロック10
8をB−MEM2への書込みクロック109として選択
することにより、入力信号102がある場合と同じよう
に書込みクロック109と読出しクロック105との間
で5D106を発生させることができるので、入力信号
102断時のB−MEM2からのAl5104の送出の
クロック(読出しクロック105)を従来のような固定
スタッフ発生回路を用いることなく発生させることがで
きる。The extracted clock 10B extracted from the input signal 102 is
It is input to 5ELL together with the extracted clock 108 extracted from other channels, and 5ELL is controlled depending on the presence or absence of input signal disconnection information 101. If there is no input signal 102, the extracted clock 10 extracted by another channel
By selecting 8 as the write clock 109 to the B-MEM2, 5D106 can be generated between the write clock 109 and the read clock 105 in the same way as when the input signal 102 is present, so the input signal 102 is disconnected. The clock (read clock 105) for sending out the Al5104 from the B-MEM 2 at the time can be generated without using a conventional fixed stuff generation circuit.
以上説明したように、本発明は、非同期デジタル多重化
装置の低次群の受信側において、入力信号から抽出され
た第1の抽出クロックと入力のある他のチャンネルで抽
出された第2の抽出クロックとが入力信号断情報によっ
て制御される選択器を有し、この選択器が入力信号断時
には他のチャンネルで抽出された第2の抽出クロックを
選択することにより、従来のような固定スタッフ回路を
用いることなくSDを発生させてAIS送出のクロック
を作ることができるという効果がある。As described above, the present invention provides a first extracted clock extracted from an input signal and a second extracted clock extracted from another input channel on the receiving side of a low-order group of an asynchronous digital multiplexer. The clock has a selector controlled by input signal disconnection information, and this selector selects a second extracted clock extracted from another channel when the input signal is disconnected, thereby eliminating the need for a conventional fixed stuff circuit. This has the advantage that it is possible to generate the SD and create the clock for AIS transmission without using the SD.
第1図は本発明の一実施例を示すブロック図、第2図は
従来のAIS送出装置の一例を示すブロック図である。
1・・・選択器(SEL)、2・・・バッファ・メモリ
(B−MEM)、3・・・選択器(SEL)−4・・・
固定スタッフ発生回路、5・・・OR回路、101・・
・入力信号断情報、102・・・非同期入力信号、10
3・・・抽出クロック、104・・・アラーム表示信号
(AIS)、105・・・読出しクロック、106・・
・スタラフ
デマンド
(SD :
tuff
Demand)
7
・・・1/4周期クロック、
O8・・・抽出クロック、
9・・・書込みクロック、
0・・・固定スタッフ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of a conventional AIS sending device. 1...Selector (SEL), 2...Buffer memory (B-MEM), 3...Selector (SEL)-4...
Fixed stuff generation circuit, 5...OR circuit, 101...
- Input signal disconnection information, 102...Asynchronous input signal, 10
3...Extraction clock, 104...Alarm display signal (AIS), 105...Reading clock, 106...
- Stuff Demand (SD: tuff demand) 7...1/4 period clock, O8...Extraction clock, 9...Write clock, 0...Fixed stuff.
Claims (1)
側で前記入力信号をバッフアメモリへ書込みさせる場合
のクロックに前記受信側で抽出した第1の抽出クロック
か又は入力信号のある他のチャンネルで抽出した第2の
抽出クロックかを選択する選択器を備え、前記選択器が
前記受信側の前記入力信号の断時に前記他のチャンネル
で抽出した第2の抽出クロックを選択することによって
前記バッファメモリからAISの送出を行うAIS送出
手段を有することを特徴とするAIS送出装置。When the input signal is written to the buffer memory on the receiving side of the input signal on the low-order group side of the asynchronous digital multiplexing device, the first extracted clock extracted on the receiving side or another channel with the input signal is used as the clock when writing the input signal to the buffer memory. a selector for selecting the second extracted clock extracted from the other channel; the selector selects the second extracted clock extracted from the other channel when the input signal on the receiving side is disconnected; An AIS transmitting device characterized by having an AIS transmitting means for transmitting AIS from.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5697690A JPH03258043A (en) | 1990-03-07 | 1990-03-07 | Ais transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5697690A JPH03258043A (en) | 1990-03-07 | 1990-03-07 | Ais transmitter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03258043A true JPH03258043A (en) | 1991-11-18 |
Family
ID=13042549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5697690A Pending JPH03258043A (en) | 1990-03-07 | 1990-03-07 | Ais transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03258043A (en) |
-
1990
- 1990-03-07 JP JP5697690A patent/JPH03258043A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850700204A (en) | Data communication interface and its operation method | |
| US5010549A (en) | Packet data generator | |
| US6055248A (en) | Transmission frame format converter circuit | |
| US5481215A (en) | Coherent multiplexer controller | |
| JP3879547B2 (en) | Data synchronization device | |
| JPH0391334A (en) | Ais transmission circuit | |
| JP3119548B2 (en) | Cell phase matching device for both active and standby systems in an ATM communication system | |
| JPH03258046A (en) | Ais transmission circuit | |
| JPH01144752A (en) | System for transmitting digital data | |
| JP2556169B2 (en) | Clock switching circuit | |
| JP2672737B2 (en) | Control method of multi-frame synchronization circuit | |
| JP2946953B2 (en) | Information transfer circuit | |
| KR930015868A (en) | Transmission Buffer Circuit in Video Codec System | |
| JPH10294708A (en) | DSC transmission system | |
| JPH0314330A (en) | User data separating system for image decoder | |
| JPH0767100B2 (en) | Signal transfer circuit | |
| JPH0219040A (en) | Multiplex circuit | |
| JPH0514325A (en) | Cell phase transfer circuit | |
| JPS62181540A (en) | Synchronous data input circuit | |
| JPH03159426A (en) | System for housing independent synchronous terminal equipment | |
| JPH11298553A (en) | Interface conversion circuit of subscriber circuit and signal conversion method thereof | |
| JPH0220936A (en) | Multiplexing/separating circuit | |
| JPH0548556A (en) | Data insertion circuit | |
| JPH03235537A (en) | Line data multiplex position assigning system | |
| JPH03188723A (en) | Network synchronizing clock selection system |