JPH03258043A - Ａｉｓ送出装置 - Google Patents
Ａｉｓ送出装置Info
- Publication number
- JPH03258043A JPH03258043A JP5697690A JP5697690A JPH03258043A JP H03258043 A JPH03258043 A JP H03258043A JP 5697690 A JP5697690 A JP 5697690A JP 5697690 A JP5697690 A JP 5697690A JP H03258043 A JPH03258043 A JP H03258043A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- clock
- extracted
- channel
- extraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＣＭ受信装置における入力信号断時のＡＩ
Ｓの送出装置に関する。
Ｓの送出装置に関する。
従来、この種のＡＩＳ送出装置は、第２図に示すように
、バッファメモリ（以下Ｂ−ＭＥＭと記す〉２と、選択
器〈以下ＳＥＬと記す〉３と、回定スタッフ発生回路４
とを有し、入力信号］０２を入力信号１０２から抽出さ
れた抽出クロック１０３を書込みクロックとしてＢ−Ｍ
ＥＭ２に書込み、抽出クロック１０３と読出しクロック
１０５どの位相差によるスタッフ・デマンド（ＳＤ ：
５ｔｕｆｆ Ｄｅｍａｎｄ） １０６を発生させるが、
入力信号１０２の断時には抽出クロック１０３がないの
で、５Ｄ１０６を発生させられなくなるため、固定スタ
ッフ発生回路４で発生させた固定スタッフ１１０を入力
信号断情報１０１により５ＥＬ３で選んでＢ−ＭＥＭ２
からのアラーム表示信号（Ａ Ｉ Ｓ ： Ａｌａｒｍ
Ｉｎｄｉｃａｔｉｏｎ Ｓｉｇｎａｌ ）送出のクロ
ック（読出しクロック１０５）を発生させていた。
、バッファメモリ（以下Ｂ−ＭＥＭと記す〉２と、選択
器〈以下ＳＥＬと記す〉３と、回定スタッフ発生回路４
とを有し、入力信号］０２を入力信号１０２から抽出さ
れた抽出クロック１０３を書込みクロックとしてＢ−Ｍ
ＥＭ２に書込み、抽出クロック１０３と読出しクロック
１０５どの位相差によるスタッフ・デマンド（ＳＤ ：
５ｔｕｆｆ Ｄｅｍａｎｄ） １０６を発生させるが、
入力信号１０２の断時には抽出クロック１０３がないの
で、５Ｄ１０６を発生させられなくなるため、固定スタ
ッフ発生回路４で発生させた固定スタッフ１１０を入力
信号断情報１０１により５ＥＬ３で選んでＢ−ＭＥＭ２
からのアラーム表示信号（Ａ Ｉ Ｓ ： Ａｌａｒｍ
Ｉｎｄｉｃａｔｉｏｎ Ｓｉｇｎａｌ ）送出のクロ
ック（読出しクロック１０５）を発生させていた。
従来のＡＩＳ送出装置では、入力信号断時には抽出クロ
ックがなくＳＤを発生させられなくなるため固定スタッ
フ発生回路から固定スタッフを選んで送出する回路構成
となっているので、入力信号断時にＡＩＳを送出するク
ロックを発生させるために固定スタッフを発生させる回
路を設けなければならないという欠点がある。
ックがなくＳＤを発生させられなくなるため固定スタッ
フ発生回路から固定スタッフを選んで送出する回路構成
となっているので、入力信号断時にＡＩＳを送出するク
ロックを発生させるために固定スタッフを発生させる回
路を設けなければならないという欠点がある。
本発明のＡＩＳ送出装置は、非同期デジタル多重化装置
の低次群側の入力信号の受信側で前記入力信号をバッフ
ァメモリへ書込みさせる場合のクロックに前記受信側で
抽出した第１の抽出クロックか又は入力信号のある他の
チャンネルで抽出した第２の抽出クロックかを選択する
選択器を備え、前記選択器が前記受信側の前記入力信号
の断時に前記化のチャンネルで抽出した第２の抽出クロ
ックを選択することによって前記バッファメモリからＡ
ＩＳの送出を行うＡＩＳ送出手段を有している。
の低次群側の入力信号の受信側で前記入力信号をバッフ
ァメモリへ書込みさせる場合のクロックに前記受信側で
抽出した第１の抽出クロックか又は入力信号のある他の
チャンネルで抽出した第２の抽出クロックかを選択する
選択器を備え、前記選択器が前記受信側の前記入力信号
の断時に前記化のチャンネルで抽出した第２の抽出クロ
ックを選択することによって前記バッファメモリからＡ
ＩＳの送出を行うＡＩＳ送出手段を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、本実施例は入力信号１０２が書込みク
ロック１０９によって書込みされるバッファメモリ（以
下Ｂ−ＭＥＭと記す）２と、入力信号１０２から抽出さ
れた抽出クロック１０３かまたは別の入力信号のある他
のチャンネルからの抽出クロック１０８から書込みクロ
ック１０９を入力信号断情報１０１によって選択する選
択器（以下ＳＥＬと記す〉１と、１／４周期クロック１
０７と入力信号断情報１０１がある場合のＢ−ＭＥＭ２
からのスタッフ・デマンド（以下ＳＤと記す）１０６と
の論理和によるＢ−ＭＥＭ２の読出しクロック１０５を
出力するＯＲ回路５とを有して構成している。
ロック１０９によって書込みされるバッファメモリ（以
下Ｂ−ＭＥＭと記す）２と、入力信号１０２から抽出さ
れた抽出クロック１０３かまたは別の入力信号のある他
のチャンネルからの抽出クロック１０８から書込みクロ
ック１０９を入力信号断情報１０１によって選択する選
択器（以下ＳＥＬと記す〉１と、１／４周期クロック１
０７と入力信号断情報１０１がある場合のＢ−ＭＥＭ２
からのスタッフ・デマンド（以下ＳＤと記す）１０６と
の論理和によるＢ−ＭＥＭ２の読出しクロック１０５を
出力するＯＲ回路５とを有して構成している。
尚、Ｂ−ＭＥＭ２は入力信号１０２が正常の場合には読
出しクロック１０５によって正常な同期化信号を出力し
、入力信号断情報１０１がある場合には５Ｄ１０６によ
る読出しクロック１０５によってＡｌ５１０６を出力す
る。
出しクロック１０５によって正常な同期化信号を出力し
、入力信号断情報１０１がある場合には５Ｄ１０６によ
る読出しクロック１０５によってＡｌ５１０６を出力す
る。
次に、本実施例の動作について説明する。
入力信号１０２から抽出された抽出クロック１０Ｂは、
他のチャンネルで抽出された抽出クロック１０８ととも
に、５ＥＬＬに入力され、入力信号断情報１０１の有無
によって５ＥＬＬが制御される。入力信号１０２がない
場合には他のチャンネルで抽出された抽出クロック１０
８をＢ−ＭＥＭ２への書込みクロック１０９として選択
することにより、入力信号１０２がある場合と同じよう
に書込みクロック１０９と読出しクロック１０５との間
で５Ｄ１０６を発生させることができるので、入力信号
１０２断時のＢ−ＭＥＭ２からのＡｌ５１０４の送出の
クロック（読出しクロック１０５）を従来のような固定
スタッフ発生回路を用いることなく発生させることがで
きる。
他のチャンネルで抽出された抽出クロック１０８ととも
に、５ＥＬＬに入力され、入力信号断情報１０１の有無
によって５ＥＬＬが制御される。入力信号１０２がない
場合には他のチャンネルで抽出された抽出クロック１０
８をＢ−ＭＥＭ２への書込みクロック１０９として選択
することにより、入力信号１０２がある場合と同じよう
に書込みクロック１０９と読出しクロック１０５との間
で５Ｄ１０６を発生させることができるので、入力信号
１０２断時のＢ−ＭＥＭ２からのＡｌ５１０４の送出の
クロック（読出しクロック１０５）を従来のような固定
スタッフ発生回路を用いることなく発生させることがで
きる。
以上説明したように、本発明は、非同期デジタル多重化
装置の低次群の受信側において、入力信号から抽出され
た第１の抽出クロックと入力のある他のチャンネルで抽
出された第２の抽出クロックとが入力信号断情報によっ
て制御される選択器を有し、この選択器が入力信号断時
には他のチャンネルで抽出された第２の抽出クロックを
選択することにより、従来のような固定スタッフ回路を
用いることなくＳＤを発生させてＡＩＳ送出のクロック
を作ることができるという効果がある。
装置の低次群の受信側において、入力信号から抽出され
た第１の抽出クロックと入力のある他のチャンネルで抽
出された第２の抽出クロックとが入力信号断情報によっ
て制御される選択器を有し、この選択器が入力信号断時
には他のチャンネルで抽出された第２の抽出クロックを
選択することにより、従来のような固定スタッフ回路を
用いることなくＳＤを発生させてＡＩＳ送出のクロック
を作ることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のＡＩＳ送出装置の一例を示すブロック図である。 １・・・選択器（ＳＥＬ）、２・・・バッファ・メモリ
（Ｂ−ＭＥＭ）、３・・・選択器（ＳＥＬ）−４・・・
固定スタッフ発生回路、５・・・ＯＲ回路、１０１・・
・入力信号断情報、１０２・・・非同期入力信号、１０
３・・・抽出クロック、１０４・・・アラーム表示信号
（ＡＩＳ）、１０５・・・読出しクロック、１０６・・
・スタラフ デマンド （ＳＤ ： ｔｕｆｆ Ｄｅｍａｎｄ） ７ ・・・１／４周期クロック、 Ｏ８・・・抽出クロック、 ９・・・書込みクロック、 ０・・・固定スタッフ。
従来のＡＩＳ送出装置の一例を示すブロック図である。 １・・・選択器（ＳＥＬ）、２・・・バッファ・メモリ
（Ｂ−ＭＥＭ）、３・・・選択器（ＳＥＬ）−４・・・
固定スタッフ発生回路、５・・・ＯＲ回路、１０１・・
・入力信号断情報、１０２・・・非同期入力信号、１０
３・・・抽出クロック、１０４・・・アラーム表示信号
（ＡＩＳ）、１０５・・・読出しクロック、１０６・・
・スタラフ デマンド （ＳＤ ： ｔｕｆｆ Ｄｅｍａｎｄ） ７ ・・・１／４周期クロック、 Ｏ８・・・抽出クロック、 ９・・・書込みクロック、 ０・・・固定スタッフ。
Claims (1)
- 非同期デジタル多重化装置の低次群側の入力信号の受信
側で前記入力信号をバッフアメモリへ書込みさせる場合
のクロックに前記受信側で抽出した第１の抽出クロック
か又は入力信号のある他のチャンネルで抽出した第２の
抽出クロックかを選択する選択器を備え、前記選択器が
前記受信側の前記入力信号の断時に前記他のチャンネル
で抽出した第２の抽出クロックを選択することによって
前記バッファメモリからＡＩＳの送出を行うＡＩＳ送出
手段を有することを特徴とするＡＩＳ送出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5697690A JPH03258043A (ja) | 1990-03-07 | 1990-03-07 | Ａｉｓ送出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5697690A JPH03258043A (ja) | 1990-03-07 | 1990-03-07 | Ａｉｓ送出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03258043A true JPH03258043A (ja) | 1991-11-18 |
Family
ID=13042549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5697690A Pending JPH03258043A (ja) | 1990-03-07 | 1990-03-07 | Ａｉｓ送出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03258043A (ja) |
-
1990
- 1990-03-07 JP JP5697690A patent/JPH03258043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850700204A (ko) | 데이타통신 인터페이스 및 그 동작방법 | |
| US5010549A (en) | Packet data generator | |
| US6055248A (en) | Transmission frame format converter circuit | |
| US5481215A (en) | Coherent multiplexer controller | |
| JP3879547B2 (ja) | データ同期化装置 | |
| JPH0391334A (ja) | Ａｉｓ送出回路 | |
| JP3119548B2 (ja) | Ａｔｍ通信システムにおける現用予備両系セル位相合せ装置 | |
| JPH03258046A (ja) | Ａｉｓ送出回路 | |
| JPH01144752A (ja) | ディジタルデータ伝送方式 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
| JP2946953B2 (ja) | 情報転送回路 | |
| KR930015868A (ko) | 화상 회의용 비디오 코덱 시스템에서의 전송버퍼 회로 | |
| JPH10294708A (ja) | Ｄｓｃ伝送システム | |
| JPH0314330A (ja) | 画像復号化装置のユーザーデータ分離方式 | |
| JPH0767100B2 (ja) | 信号転送回路 | |
| JPH0219040A (ja) | 多重化回路 | |
| JPH0514325A (ja) | セル位相乗換回路 | |
| JPS62181540A (ja) | 同期式デ−タ入力回路 | |
| JPH03159426A (ja) | 独立同期端末装置の収容方式 | |
| JPH11298553A (ja) | 加入者回路のインターフェース変換回路とその信号変換方法 | |
| JPH0220936A (ja) | 多重／分離回路 | |
| JPH0548556A (ja) | データ挿入回路 | |
| JPH03235537A (ja) | 回線データ多重化位置割当方式 | |
| JPH03188723A (ja) | 網同期クロック選択方式 |