JPH0325916A - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置

Info

Publication number
JPH0325916A
JPH0325916A JP1162340A JP16234089A JPH0325916A JP H0325916 A JPH0325916 A JP H0325916A JP 1162340 A JP1162340 A JP 1162340A JP 16234089 A JP16234089 A JP 16234089A JP H0325916 A JPH0325916 A JP H0325916A
Authority
JP
Japan
Prior art keywords
wafer
resist
thickness
via holes
opening diameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1162340A
Other languages
English (en)
Inventor
Iwao Hayase
早瀬 巌
Takuji Sonoda
琢二 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1162340A priority Critical patent/JPH0325916A/ja
Publication of JPH0325916A publication Critical patent/JPH0325916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、補強板に半導体.ウェハを貼り付けた後、
規定厚みに研削した半導体ウェハに裏面、よりウエッ1
・エッチングによってバイアホールを形成するプロセス
において、前記バイアホール形成用のレジス1−に開口
部を形成するための半導体装置の製造装置に関すろもの
である。
〔従来の技術〕
第2図(a),(b)は従来方法でパイアホー/Lを形
成した状態を示す平面図と断面図である。この図におい
て、1は研削後の半導体ウエノ\(以下、単にウェハと
いう)、2はこのウェハ1が貼り付けられ補強される補
強板、9はウエ・ン1・エッチングで開口された小口径
バイアホール、10は同様にして開口された大口径バイ
アホールである。
次にバイアホールの形成手順を第2図に基づいて説明す
る。
ウェハ1は、補強板2に貼り付けられな後、研削等の手
段で規定の厚みに仕上げられるが、ウェハ1の面内では
、その厚みは図示のようにT,〜T2の範囲に仕上がり
、その差は15〜20μmになる。この状態でウェハ1
にレジストを塗布し、バイアホールを形成するためのレ
ジスI・開口部を形成(図示せず)するが、−aに同一
径の開口部がウェハ1の全面所定位置に位置するように
レジストに形成された後、ウェッ1・エッチング法を用
いてウェハ1にバイアホールを形成する。
さて、この方法で形成されるバイアホールは、エッチン
グ開始面、すなわちウェハ1の裏面に形成されたレジス
ト開口部は、ウェハ1の厚みに関係なく大きさが同じで
あるが、ウェハ1の面内で厚みが厚いT2部においては
、バイアホールが未貫通となる小口径バイアホール9が
形成され、ウェハ1の面内で厚みの薄いT1部において
は、バイアホールがエッチング過多となる大口径バイア
ホール10が形成されてしまう。
〔課題を解決するための手段〕
上記のように従来の方法で形成されるパイアホルは、ウ
ェハ厚のバラッキによってバイアホールの大きさがまち
まちとなり、オーバエッチングされたり、未貫通部がで
きたりする等の問題点があった。
この発明は、上記のような従来の問題点を解消するため
になされたもので、ウェハ内の厚みが異なっていても全
箇所のバイアホールが確実に貫通する開口部をレジスト
に形成するようにした半導体装置の製造装置を得ること
を目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造装置は、レジストパタ
ーンの形成に際して半導体ウエ八の各部の基板厚を測定
する測定子と、この測定結果を記憶する記憶装置と、こ
の記憶結果を取出し開口部を形成する部分の基板厚に応
じた開口径を演算する演算装置と、この演算結果により
作動し、レジストに演算で求めた開口径の開口部を形成
する電子ビーム露光装置を備えたものである。
〔作用〕
この発明における半導体装置の製造装置は、バイアホー
ル形成用のレジスト開口部径を、測定したウェハ厚のデ
ータから電子ビーム露光装置を制御して形成するように
したことから、ウェハ厚に適合したバイアホールが形或
でき、バイアホールの未貫通部がなくなる。
〔実施例〕
第1図はこの発明の半導体装置の製造装置の一実施例の
構成を示す図である。この図において、1,2は第2図
に示したものと同じものである。
3は前記ウェハ1に塗布されたレジスト、4は前記ウェ
ハ1の厚みの面内分布を測定する測定子、5は各位置の
ウエ八1の厚みデータを記憶する記憶装置、6はこの記
憶装置5から送られたデータからレジスト3に開口する
開口径を演算する演算装置、7はこの演算装置6の演算
結果によって作動する電子ビーム露光装置、8はこの電
子ビーム露光装置7からレジスト3に照射される電子ビ
ームである。
次に動作について説明する。
測定子4はウェハ1内の任意の位置にXYテーブル等で
移動され、各位置の厚みデータを収果し、位置と厚みの
データを記憶装置5に記憶させる。
このデータ収集が終了したら、ウェハ1上にレジスト3
を塗布し、電子ビーム露光装置7へ設定する。記憶装置
5から演算装置6に送られたデータは、ウェハ1の厚み
のデータ・エッチング液の特性等′h).らレジスト3
への開口径を演算する。す゜なわち、一般にウェ八1の
厚みが厚い場合は、レジスト3の開口径を大き<シ、ま
た、逆にウェハ1の厚みが薄い場合は、レジスト3の開
口径を小さくして最終的にウェハ1の表側パターンに接
するバイアホール開口径の大きさを同一にする。
この演算結果に基づいて電子ビーム露光装置7から発す
る電子ピーム8を制御し、レジスト3にウェ八1の厚み
に適した間口径を形成する。そして、ウエツ1・エッチ
ングによりバイアホールを形成することによってウェハ
1の表側パターンに同一の大きさのバイアホール開口径
を形成することができる。
〔発明の効果〕
以上説明したように、この発明は、レジストパターンの
形成に際して半導体ウェハの各部の基板厚を測定する測
定子と、この測定結果を記憶する記憶装置と、この記憶
結果を取出し開口部を形成する部分の基板厚に応じた間
口径を演算ずろ演算装置と、この演算結果により作動し
、レジストに演算で求めた開口径の開口部を形成する電
子ピム露光装置を備えたので、ウェハ厚の面内分布がど
のように変化していても的確にバイアホールを形成する
ことが可能となり、ウェハ歩留りが向上するのはもちろ
ん、バイアホール部に電気的接続が安定し、信頼性の高
い半導体装置を得ることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の半導体装置の製造装置を
示す構成図、第2図(a),(b)は従来のバイアホー
ルの形成状況を示す平面図と断面図である。 図において、1はウェハ、2は補強板、3はレジスト、
4は測定子、5は記憶装置、6は演算装置、7は電子ビ
ーム露光装置、8は電子ビームである。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 補強板に貼り付けられな半導体ウェハに、レジストに開
    口部が形成されたレジストパターンをマスクにしてバイ
    アホールを形成する半導体装置の製造装置において、前
    記レジストパターンの形成に際して前記半導体ウェハの
    各部の基板厚を測定する測定子と、この測定結果を記憶
    する記憶装置と、この記憶結果を取出し開口部を形成す
    る部分の基板厚に応じた開口径を演算する演算装置と、
    この演算結果により作動し、前記レジストに前記演算で
    求めた開口径の開口部を形成する電子ビーム露光装置を
    備えたことを特徴とする半導体装置の製造装置。
JP1162340A 1989-06-22 1989-06-22 半導体装置の製造装置 Pending JPH0325916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1162340A JPH0325916A (ja) 1989-06-22 1989-06-22 半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1162340A JPH0325916A (ja) 1989-06-22 1989-06-22 半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JPH0325916A true JPH0325916A (ja) 1991-02-04

Family

ID=15752696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1162340A Pending JPH0325916A (ja) 1989-06-22 1989-06-22 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JPH0325916A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6050314A (en) * 1996-05-13 2000-04-18 Matsushita Electric Industrial Co., Ltd. Adhesive applying apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6050314A (en) * 1996-05-13 2000-04-18 Matsushita Electric Industrial Co., Ltd. Adhesive applying apparatus
US6394161B1 (en) 1996-05-13 2002-05-28 Matsushita Electric Industrial Co., Ltd. Adhesive applying apparatus

Similar Documents

Publication Publication Date Title
JP2000323461A (ja) 微細パターン形成装置、その製造方法、および形成方法
US7087501B2 (en) Manufacture of probe unit having lead probes extending beyond edge of substrate
US7304728B2 (en) Test device and method for laser alignment calibration
JP2001264185A (ja) レチクルのメンブレンの内部応力測定方法及び装置、並びに半導体デバイスの製造方法
JPH0325916A (ja) 半導体装置の製造装置
KR100310541B1 (ko) 스텐실 마스크
JPS6022340A (ja) 半導体装置の製造方法
JPS5669843A (en) Manufacture of semiconductor device
JPS59132132A (ja) 微細パタ−ンの形成方法
KR100356014B1 (ko) 정렬 마크 제조 방법
JP2011054594A (ja) エッチング方法とこれを利用したナノインプリント用モールドの製造方法と検査方法およびエッチング装置
JPH06326213A (ja) 層間膜厚測定パターンの形成方法
JP3065022B2 (ja) エッチングモニタパターン及びモニタ方法
JPH03283544A (ja) 半導体装置におけるコンタクトホールの導通性検査方法
JPH04116948A (ja) 絶縁層貫通孔の寸法測定法
JP3004240B2 (ja) 貫通孔および埋め込みパターンの形成方法、ビーム調整方法、ならびに荷電ビーム露光方法
JP2542738B2 (ja) リ―ドフレ―ムの製造方法
KR100188022B1 (ko) 반도체 구성 막질의 식각률 측정 방법
JPS61219158A (ja) 半導体装置の製造方法
JPS61114536A (ja) 半導体装置の製造方法
JPH01186624A (ja) 半導体装置の製造方法
JPH05241350A (ja) レジストパターン形成方法
JPS61183944A (ja) 多層電極形成方法
JP3244861B2 (ja) パタ−ン現像方法
JPS60193335A (ja) 半導体装置の製造方法