JPS60193335A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60193335A JPS60193335A JP59049803A JP4980384A JPS60193335A JP S60193335 A JPS60193335 A JP S60193335A JP 59049803 A JP59049803 A JP 59049803A JP 4980384 A JP4980384 A JP 4980384A JP S60193335 A JPS60193335 A JP S60193335A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aperture
- resist
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体基板上に形成された工、チングレートの
異なる２種類の絶縁膜に開孔部を設けて電極金属を形成
させる半導体装置の製造方法に係る。
異なる２種類の絶縁膜に開孔部を設けて電極金属を形成
させる半導体装置の製造方法に係る。
（従来技術）
近年半導体装置の信頼度向上のための手段としてシリコ
ン窒化膜が半導体装置の表面保護膜として多く用いられ
るようになった。
ン窒化膜が半導体装置の表面保護膜として多く用いられ
るようになった。
しかしシリコン窒化膜はシリコン酸化膜に比較して工、
チングレートが非常に遅いため、半導体装置の製造プロ
セス上いくつかの難点があった。
チングレートが非常に遅いため、半導体装置の製造プロ
セス上いくつかの難点があった。
例えば第１図に示す様ＶＣ半導体基板１上にシリコン酸
化膜２及びシリコ／窒化膜３ｔ−それぞれ２０００ Ａ
づつ気相成長法により形成させ、この表面に７オトレジ
スト４を形成させて開孔部ａを設ける。次にフォトレジ
スト４をマスクにしてシリコン窒化膜３、シリコン酸化
膜２に例えば１：６バツフアード弗酸を用いてエツチン
グを施すと、シリコン酸化ｌｌＩ２の方がシリコン窒化
膜３よりエツチングレートが非常に速いために第２図に
示す様なオーバーハングの部分が発生する。従ってこの
状態で電棒金属５を形成すると第３図に示す様にオーバ
ーハング部分で電極金属の段切れ７が発生する。
化膜２及びシリコ／窒化膜３ｔ−それぞれ２０００ Ａ
づつ気相成長法により形成させ、この表面に７オトレジ
スト４を形成させて開孔部ａを設ける。次にフォトレジ
スト４をマスクにしてシリコン窒化膜３、シリコン酸化
膜２に例えば１：６バツフアード弗酸を用いてエツチン
グを施すと、シリコン酸化ｌｌＩ２の方がシリコン窒化
膜３よりエツチングレートが非常に速いために第２図に
示す様なオーバーハングの部分が発生する。従ってこの
状態で電棒金属５を形成すると第３図に示す様にオーバ
ーハング部分で電極金属の段切れ７が発生する。
そこでこの問題を解決するために前記絶縁膜の開孔を二
度に分離し第１回目のエツチングでシリコン窒化膜３の
みを所望の開孔面積よシ広く、例えばドライエ、チング
法を用いてエツチング除去し、鶴２回目のエツチングで
第４図に示すフォトレジスト４′をマスクにしてシリコ
ン酸化膜２のみを工、？／グ除去し最後に電極金［５を
形成する方法がある。この状態を第５図に示すがこの方
法ではシリコン窒化膜３とシリコン酸化膜２の端部が階
段状に形成されているので、前述の電極金属５の段切れ
７の発生は無い。
度に分離し第１回目のエツチングでシリコン窒化膜３の
みを所望の開孔面積よシ広く、例えばドライエ、チング
法を用いてエツチング除去し、鶴２回目のエツチングで
第４図に示すフォトレジスト４′をマスクにしてシリコ
ン酸化膜２のみを工、？／グ除去し最後に電極金［５を
形成する方法がある。この状態を第５図に示すがこの方
法ではシリコン窒化膜３とシリコン酸化膜２の端部が階
段状に形成されているので、前述の電極金属５の段切れ
７の発生は無い。
しかしながら、この方法を用いた場合社、フォトエツチ
ング工程を絶縁膜の開孔に２回、電極形成に１回の合計
３回も行なわけれはならない事、またそれぞれのフォト
エツチング工程における相対位置合わせ′ｌＩＩ度を考
慮すると、この方法はマイクロ波トランジスタの様な微
小パターンの場合には採用できない欠点があった。
ング工程を絶縁膜の開孔に２回、電極形成に１回の合計
３回も行なわけれはならない事、またそれぞれのフォト
エツチング工程における相対位置合わせ′ｌＩＩ度を考
慮すると、この方法はマイクロ波トランジスタの様な微
小パターンの場合には採用できない欠点があった。
（発明の目的）
本発明の目的は、かがる欠点を解消せしめるために、ポ
ジ型フォトレジストの特徴を利用して、１度形成したフ
ォトレジストをマスクにしてシリコン窒化膜、シリコン
酸化膜を階段状に形成し、且つこのフォトレジストを用
いて電極金属もセルファラインで形成する事により段切
れの発生する事の無い、相対位置合わせ精度の高い半導
体装置の製造方法を提供するものである。
ジ型フォトレジストの特徴を利用して、１度形成したフ
ォトレジストをマスクにしてシリコン窒化膜、シリコン
酸化膜を階段状に形成し、且つこのフォトレジストを用
いて電極金属もセルファラインで形成する事により段切
れの発生する事の無い、相対位置合わせ精度の高い半導
体装置の製造方法を提供するものである。
（実施例）
次に本発明を好ましい実施例について図面を用いて、よ
り詳細に説明する。
り詳細に説明する。
第６図は、半導体基板ｌ上のシリコン酸化膜２上にシリ
コン窒化膜３を有し、この表面にポジ型フォトレジスト
６を形成し、開孔部ａを設けた後。
コン窒化膜３を有し、この表面にポジ型フォトレジスト
６を形成し、開孔部ａを設けた後。
平行平板型ドライエ、チング装置を用いてシリコン窒化
［３シリコン酸化膜２にも順次開孔部ａを設けた状態を
示す。平行平板型ドライエ、チング装置による工、チン
グ社異方性エツチングであるので、横方向へのエツチン
グは進行せず垂直に工、チングされる。
［３シリコン酸化膜２にも順次開孔部ａを設けた状態を
示す。平行平板型ドライエ、チング装置による工、チン
グ社異方性エツチングであるので、横方向へのエツチン
グは進行せず垂直に工、チングされる。
次に、このように処理された半導体基板を再度ポジ型フ
ォトレジスト現像液中に浸漬しオーバー現像を施すと、
第７図に示す様に前記ポジ型フォトレジスト６の端部が
後退しパターン６′となりシリコン窒化膜３の端部が露
呈される。更に該半導体基板にドライエ、チングを施す
と第８図に示す如く前記露呈されたシリコン窒化膜３の
端部が除去されシリコン窒化膜３とシリコン酸化膜２は
階段状に形成される。次にとの半導体基板表面に蒸着法
若しくはスバ、り法によシミ他金属（例えばＴｉ −Ｐ
Ｌ −ＡＵ ）を被着せしめリフトアクエイ法によって
電極金属５を形成した状態を第９図に示す。
ォトレジスト現像液中に浸漬しオーバー現像を施すと、
第７図に示す様に前記ポジ型フォトレジスト６の端部が
後退しパターン６′となりシリコン窒化膜３の端部が露
呈される。更に該半導体基板にドライエ、チングを施す
と第８図に示す如く前記露呈されたシリコン窒化膜３の
端部が除去されシリコン窒化膜３とシリコン酸化膜２は
階段状に形成される。次にとの半導体基板表面に蒸着法
若しくはスバ、り法によシミ他金属（例えばＴｉ −Ｐ
Ｌ −ＡＵ ）を被着せしめリフトアクエイ法によって
電極金属５を形成した状態を第９図に示す。
第９図よシ明らかな様に実施例による半導体装置の製造
方法を用いるとオーバーハング部が無いので電極金属の
段切れが発生する事は無いし、またシリコン醸化膜２と
シリコン窒化膜３の開孔部と電極金属５の相対位置合わ
せがセルファラインになっているので、位置関係がずれ
る事は皆無である。更にアルファラインであるためにこ
の方法は、開孔部が数μの微細パターンを有するマイク
ロ波トランジスタやマイクロ波ＩＣの製造プロセスに於
て特にその効果を発揮するものである。
方法を用いるとオーバーハング部が無いので電極金属の
段切れが発生する事は無いし、またシリコン醸化膜２と
シリコン窒化膜３の開孔部と電極金属５の相対位置合わ
せがセルファラインになっているので、位置関係がずれ
る事は皆無である。更にアルファラインであるためにこ
の方法は、開孔部が数μの微細パターンを有するマイク
ロ波トランジスタやマイクロ波ＩＣの製造プロセスに於
て特にその効果を発揮するものである。
尚、本実施例に於いて絶縁膜としてシリコン酸化膜とシ
リコン窒化膜を用いて説明したが、これは特に限定され
るものでなく、エツチングレートの異なる絶縁膜であれ
ば、他のいかなる絶縁膜であってもさしつかえない。ま
た′＠電極金属Ｔｉ−ｐｔ −Ａｔｒ を例に示したが
その種類は全く限定されない。
リコン窒化膜を用いて説明したが、これは特に限定され
るものでなく、エツチングレートの異なる絶縁膜であれ
ば、他のいかなる絶縁膜であってもさしつかえない。ま
た′＠電極金属Ｔｉ−ｐｔ −Ａｔｒ を例に示したが
その種類は全く限定されない。
第１図乃至第５図は従来の半導体装置の製造方法を説明
するための断面図である。第６図乃菌第９図は本発明の
一実施例による半導体装置の製造方法を説明するための
断面図である。 １・・・・・・半導体基板、２・・・・・・シリコン酸
化膜、３・・・・・・シリコン”Ａ（ｔＪｓ ４，４’
・・・・・・フォトレジス）、５． ５’・・・・・・
電極金属、６． ６’・・・・・・ポジ型フォトレジス
ト。 第１区 第２図 第４区 ８ｂ図 第７図 第６〆
するための断面図である。第６図乃菌第９図は本発明の
一実施例による半導体装置の製造方法を説明するための
断面図である。 １・・・・・・半導体基板、２・・・・・・シリコン酸
化膜、３・・・・・・シリコン”Ａ（ｔＪｓ ４，４’
・・・・・・フォトレジス）、５． ５’・・・・・・
電極金属、６． ６’・・・・・・ポジ型フォトレジス
ト。 第１区 第２図 第４区 ８ｂ図 第７図 第６〆
Claims (1)
- 半導体基板上に第１の絶縁膜を有し、該第１の絶縁膜上
にこの第１の絶縁膜よりも工、チングレートの遅い第２
の絶縁膜を有する半導体基板に開孔部を設けて電極金属
を形成するに際し、前記第２の絶縁膜上をポジ型フォト
レジストで被覆しての絶縁膜を順次エツチング除去する
工程と、更に該半導体基板に現像処理を施して、前記第
２の絶縁膜の端部を露呈させる工程と、然る後に再度エ
ツチング処理を施して前記第２の絶縁膜の端部をエツチ
ング除去する工程と、該半導体基板上に電極金属を被着
し前記フォトレジストを用いてリフトアウェイ法によっ
て電極を形成する工程とを含む事を特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049803A JPS60193335A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049803A JPS60193335A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60193335A true JPS60193335A (ja) | 1985-10-01 |
Family
ID=12841299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59049803A Pending JPS60193335A (ja) | 1984-03-15 | 1984-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60193335A (ja) |
-
1984
- 1984-03-15 JP JP59049803A patent/JPS60193335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62232127A (ja) | 半導体デバイスの製造方法 | |
| JPS633453B2 (ja) | ||
| JPS60193335A (ja) | 半導体装置の製造方法 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2899542B2 (ja) | 転写マスクの製造方法 | |
| JP3068098B1 (ja) | ステンシルマスクおよび製造方法 | |
| JPH0548928B2 (ja) | ||
| JPH06224161A (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH02219229A (ja) | 半導体素子の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| JPS6279677A (ja) | 半導体装置の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS6113629A (ja) | 半導体装置の製造方法 | |
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPS59135731A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 |