JPH03259323A - インターフェイス自己診断回路 - Google Patents
インターフェイス自己診断回路Info
- Publication number
- JPH03259323A JPH03259323A JP2058620A JP5862090A JPH03259323A JP H03259323 A JPH03259323 A JP H03259323A JP 2058620 A JP2058620 A JP 2058620A JP 5862090 A JP5862090 A JP 5862090A JP H03259323 A JPH03259323 A JP H03259323A
- Authority
- JP
- Japan
- Prior art keywords
- hard disk
- circuit
- signal
- interface
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインターフェイス自己診断回路、特に、磁気デ
ィスク装置と磁気ディスク制御装置間のインターフェイ
スの異常を判断するインターフェイス自己診断回路に関
する。
ィスク装置と磁気ディスク制御装置間のインターフェイ
スの異常を判断するインターフェイス自己診断回路に関
する。
従来のインターフェイス自己診断回路について図面を参
照して詳細に説明する。
照して詳細に説明する。
第３図は従来のインターフェイス自己診断回路の一例を
示す回路図である。
示す回路図である。
第３図に示すインターフェイス自己診断回路は、ハード
ディスク制御装置１から出力される制御信号が、ＮＡＮ
Ｄゲート５をへてハードディスク装置２に供給される。
ディスク制御装置１から出力される制御信号が、ＮＡＮ
Ｄゲート５をへてハードディスク装置２に供給される。
ハードディスク装置２から出力される制御信号が、イン
バータ６をへてハードディスク制御装置１に供給される
。
バータ６をへてハードディスク制御装置１に供給される
。
上述した従来のインターフェイス自己診断回路は、回路
素子の故障やインターフェイス信号ケーブルの短絡等に
より、インターフェイス上の制御信号が有効極性になっ
た場合、インターフェイス上ではその異常状態をハード
ディスク装置への処理実行開始前では判断できないため
、ハードディスク装置への処理実行中にハードディスク
装置をコントロールする上位ソフトウェアの誤動作およ
びハードウェアの誤動作およびハードディスク装置の論
理フォーマットが格納されているデータを破壊するとい
う欠点があった。
素子の故障やインターフェイス信号ケーブルの短絡等に
より、インターフェイス上の制御信号が有効極性になっ
た場合、インターフェイス上ではその異常状態をハード
ディスク装置への処理実行開始前では判断できないため
、ハードディスク装置への処理実行中にハードディスク
装置をコントロールする上位ソフトウェアの誤動作およ
びハードウェアの誤動作およびハードディスク装置の論
理フォーマットが格納されているデータを破壊するとい
う欠点があった。
本発明のインターフェイス自己診断回路は、ハードディ
スク制御装置とハードディスク装置との間にインターフ
ェイスを有する情報処置において、 （Ａ）前記インターフェイスの未使用状態を検出し検出
信号を出力するする検出手段、 ０）前記ハードディスク制御装置をコントロールする上
位ソフトウェアにより、電源投入時および前記ハードデ
ィスク装置の処理実行開始前に、前記インターフェイス
を未使用状態にセットし、前記検出信号をチェックする
チェック手段、 とを含んで構成される。
スク制御装置とハードディスク装置との間にインターフ
ェイスを有する情報処置において、 （Ａ）前記インターフェイスの未使用状態を検出し検出
信号を出力するする検出手段、 ０）前記ハードディスク制御装置をコントロールする上
位ソフトウェアにより、電源投入時および前記ハードデ
ィスク装置の処理実行開始前に、前記インターフェイス
を未使用状態にセットし、前記検出信号をチェックする
チェック手段、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
第１図に示すインターフェイス自己診断回路は、ハード
ディスク制御装置とハードディスク装置との間にインタ
ーフェイスを有する情報処置において、 （Ａ）インターフェイス３の未使用状態を検出し検出信
号すを出力するする検出手段、 （Ｂ）ハードディスク制御装置１をコントロールする上
位ソフトウェアにより、電源投入時およびハードディス
ク装置２の処理実行開始前に、インターフェイスを未使
用状態にセットし、検出信号すをチェックするチェック
手段、 とを含んで構成される。
ディスク制御装置とハードディスク装置との間にインタ
ーフェイスを有する情報処置において、 （Ａ）インターフェイス３の未使用状態を検出し検出信
号すを出力するする検出手段、 （Ｂ）ハードディスク制御装置１をコントロールする上
位ソフトウェアにより、電源投入時およびハードディス
ク装置２の処理実行開始前に、インターフェイスを未使
用状態にセットし、検出信号すをチェックするチェック
手段、 とを含んで構成される。
インターフェイス自己診断回路４は、インターフェイス
３上の制御信号１１．１２ａ、１２ｂと無効極性にクラ
ンプしたクランプ信号１４ａ、１４ｂ、１４ｃをＥＸＣ
ＬＵＳ ＩＶ−ＮＯＲ回路７で比較し、アンド回路８の
結果を上位ソフトウェアへの制御信号ａとして出力する
。
３上の制御信号１１．１２ａ、１２ｂと無効極性にクラ
ンプしたクランプ信号１４ａ、１４ｂ、１４ｃをＥＸＣ
ＬＵＳ ＩＶ−ＮＯＲ回路７で比較し、アンド回路８の
結果を上位ソフトウェアへの制御信号ａとして出力する
。
第２図は本発明の詳細な説明するためのフローチャート
である。
である。
上位ソフトウェアは、ハードディスク制御装置１に対し
どのハードディスク装置２も選ばないようにセットした
後、インターフェイス自己診断回路４の出力結果をチェ
ックし、制御信号１２ａ。
どのハードディスク装置２も選ばないようにセットした
後、インターフェイス自己診断回路４の出力結果をチェ
ックし、制御信号１２ａ。
１２ｂの状態を判断する。
制御信号１２ａ、１２ｂが正常な場合、ＥＸＣＬＵＳＩ
Ｖ−ＮＯＲ回路７には無効極性の同じ極性の信号が入力
されアンド回路８の比較結果が報告信号ａとして出力さ
れる。
Ｖ−ＮＯＲ回路７には無効極性の同じ極性の信号が入力
されアンド回路８の比較結果が報告信号ａとして出力さ
れる。
報告信号ａをみて、上位ソフトウェアはインターフェイ
ス３上の制御信号は正常だと判断して、ハードディスク
装置２に通常の処理を開始する。
ス３上の制御信号は正常だと判断して、ハードディスク
装置２に通常の処理を開始する。
インターフェイス３に異常な出力信号が生じた場合、無
効極性にクランプしたクランプ信号１４ａ、１４ｂ、１
４ｃと異なる信号がＥＸＣＬＵＳＩ Ｖ−ＮＯＲ回Ｆ！
＠７に入力され、アンド回路８の比較結果が出力される
。
効極性にクランプしたクランプ信号１４ａ、１４ｂ、１
４ｃと異なる信号がＥＸＣＬＵＳＩ Ｖ−ＮＯＲ回Ｆ！
＠７に入力され、アンド回路８の比較結果が出力される
。
上位ソフトウェアは、報告信号ａをみてインターフェイ
ス３上の制御信号は異常だと判断し、ハードディスク装
置２への処理を実行しないようにする。
ス３上の制御信号は異常だと判断し、ハードディスク装
置２への処理を実行しないようにする。
本発明のインターフェイス自己診断回路は、ハードディ
スク制御装置のハードディスク装置との間のインターフ
ェイスに自己診断回路を追加することにより、誤動作の
防止およびハードディスク装置の論理フォーマット、楕
納されているデータを保護できるという効果がある。
スク制御装置のハードディスク装置との間のインターフ
ェイスに自己診断回路を追加することにより、誤動作の
防止およびハードディスク装置の論理フォーマット、楕
納されているデータを保護できるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の詳細な説明するためのフローチャート、第３図は従
来の一例を示す回路図である。 １・・・・・・ハードディスク制御装置、２・・・・・
・ハードディスク装置、３・・・・・・インターフェイ
ス、４・・・・・・インターフェイス自己診断回路、７
・・・・・・ＥＸＣＬＵＳ ＩＶ−ＮＯＲ回路、８・・
・・・・アンド回路、１２・・・・・・制御信号。
明の詳細な説明するためのフローチャート、第３図は従
来の一例を示す回路図である。 １・・・・・・ハードディスク制御装置、２・・・・・
・ハードディスク装置、３・・・・・・インターフェイ
ス、４・・・・・・インターフェイス自己診断回路、７
・・・・・・ＥＸＣＬＵＳ ＩＶ−ＮＯＲ回路、８・・
・・・・アンド回路、１２・・・・・・制御信号。
Claims (1)
- 【特許請求の範囲】 ハードディスク制御装置とハードディスク装置との間に
インターフェイスを有する情報処置において、 （Ａ）前記インターフェイスの未使用状態を検出し検出
信号を出力するする検出手段、 （Ｂ）前記ハードディスク制御装置をコントロールする
上位ソフトウェアにより、電源投入時および前記ハード
ディスク装置の処理実行開始前に、前記インターフェイ
スを未使用状態にセットし、前記検出信号をチェックす
るチェック手段、 とを含むことを特徴とするインターフェイス自己診断回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058620A JPH03259323A (ja) | 1990-03-08 | 1990-03-08 | インターフェイス自己診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058620A JPH03259323A (ja) | 1990-03-08 | 1990-03-08 | インターフェイス自己診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259323A true JPH03259323A (ja) | 1991-11-19 |
Family
ID=13089612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2058620A Pending JPH03259323A (ja) | 1990-03-08 | 1990-03-08 | インターフェイス自己診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03259323A (ja) |
-
1990
- 1990-03-08 JP JP2058620A patent/JPH03259323A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3724034B2 (ja) | 生産設備用制御回路 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPH04182837A (ja) | 障害検出回路の診断制御方式 | |
| JPS62203202A (ja) | フエ−ルセ−フ装置 | |
| JPS62257673A (ja) | デイスク装置のデ−タ保護方式 | |
| JPH03264751A (ja) | 車両用制御装置 | |
| JPH0287995A (ja) | ステップモータ駆動回路保護方式 | |
| JPH0291849A (ja) | ディスクファイルの保護方式 | |
| JPH0199152A (ja) | Ｄｍａ制御回路 | |
| JPH01256059A (ja) | フロツピイデイスク装置 | |
| JPH0344514B2 (ja) | ||
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPH1189286A (ja) | モータ回転角度制御方式 | |
| JPH02253343A (ja) | 出力保護装置 | |
| JPS60221836A (ja) | 制御回路のフエイルセ−フ装置 | |
| JPH04175915A (ja) | マイクロコンピュータのリセット回路 | |
| JPH02166510A (ja) | ディスク制御装置 | |
| JPH03265491A (ja) | 電動機制御装置の試験方式 | |
| JPS62151901A (ja) | 機構及び駆動回路の保護方式 | |
| JPH041976A (ja) | 磁気ディスク装置 | |
| JPH05335951A (ja) | Ｄ／ａ変換装置 | |
| JPH0421144A (ja) | Ｍｐｕの暴走検出方式 | |
| JPS58106648A (ja) | 磁気デイスクメモリ制御装置 | |
| JPH08279255A (ja) | 記憶装置 | |
| JPH0214467A (ja) | フロッピーディスク装置のデータ記録制御装置 |