JPH0325951U - - Google Patents
Info
- Publication number
- JPH0325951U JPH0325951U JP8501989U JP8501989U JPH0325951U JP H0325951 U JPH0325951 U JP H0325951U JP 8501989 U JP8501989 U JP 8501989U JP 8501989 U JP8501989 U JP 8501989U JP H0325951 U JPH0325951 U JP H0325951U
- Authority
- JP
- Japan
- Prior art keywords
- master
- address
- cpu
- board
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Description
第１図はこの考案に係る複数プロセツサ実装装
置の一実施例を示すブロツク図、第２図及び第３
図は上記実施例の動作を説明するフローチヤート
、第４図は従来の複数プロセツサ実装装置を示す
ブロツク図である。 １０……マスターＣＰＵボード、１１……マス
ターＣＰＵ、１２……タイマー回路、２０１〜２
０ｎ……スレーブＣＰＵボード、２１……スレー
ブＣＰＵ、２２……アドレス一致検出回路。
置の一実施例を示すブロツク図、第２図及び第３
図は上記実施例の動作を説明するフローチヤート
、第４図は従来の複数プロセツサ実装装置を示す
ブロツク図である。 １０……マスターＣＰＵボード、１１……マス
ターＣＰＵ、１２……タイマー回路、２０１〜２
０ｎ……スレーブＣＰＵボード、２１……スレー
ブＣＰＵ、２２……アドレス一致検出回路。
Claims (1)
- 【実用新案登録請求の範囲】 マスターＣＰＵボードとスレーブＣＰＵボード
とをデータ線及びアドレス線を介して接続した複
数プロセツサ実装装置であつて、 上記マスターＣＰＵボードに設け、スレーブＣ
ＰＵボードをアクセス要求して上記アドレス線に
アドレス信号を導出するマスターＣＰＵと、 上記スレーブＣＰＵボードに設け、自己アドレ
スが設定されると共に、上記アドレス線からのア
ドレス信号と自己アドレスとが一致したとき応答
信号を発生するスレーブＣＰＵと、 上記スレーブＣＰＵと応答信号線を介して接続
し、上記マスターＣＰＵの上記アクセス時に上記
マスターＣＰＵからのアクセス要求信号にてマス
ター動作を開始し、そのマスター時間内の上記応
答信号の入力の有無に応じてスレーブＣＰＵボー
ドの在否を判定する割込処理を上記マスターＣＰ
Ｕに要求するタイマー回路とを具備したことを特
徴とする複数プロセツサ実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8501989U JPH0325951U (ja) | 1989-07-21 | 1989-07-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8501989U JPH0325951U (ja) | 1989-07-21 | 1989-07-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325951U true JPH0325951U (ja) | 1991-03-18 |
Family
ID=31633894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8501989U Pending JPH0325951U (ja) | 1989-07-21 | 1989-07-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325951U (ja) |
-
1989
- 1989-07-21 JP JP8501989U patent/JPH0325951U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0366420U (ja) | ||
| EP0851360A3 (en) | Bus arbiter | |
| JPS58108724U (ja) | デイジタル保護継電装置 | |
| JPH0242141U (ja) | ||
| JPS6446840U (ja) | ||
| JPS5819860U (ja) | ワイパ装置 | |
| JPS635542U (ja) | ||
| JPS5534752A (en) | Common access unit | |
| JPS63135436U (ja) | ||
| JPS6343242U (ja) | ||
| JPS63139647U (ja) | ||
| JPH03100945U (ja) | ||
| JPS6384650U (ja) | ||
| JPH0313529U (ja) | ||
| JPS5818437U (ja) | 扱深さ自動制御装置における稈詰り警報装置 | |
| JPH02149444U (ja) | ||
| JPS59182742U (ja) | コンピユ−タの周辺機器 | |
| JPS5937633U (ja) | キ−ボ−ド付プリンタ | |
| JPS5881657U (ja) | 計算機システムの異常検知装置 | |
| JPH01102937U (ja) | ||
| JPS5891786U (ja) | 複写機の文字表示装置 | |
| JPH02126239U (ja) | ||
| JPS60153355U (ja) | マルチｃｐｕシステムの制御装置 | |
| JPS6219264U (ja) | ||
| JPS64137U (ja) |