JPH03259667A - 映像信号処理回路 - Google Patents

映像信号処理回路

Info

Publication number
JPH03259667A
JPH03259667A JP2058850A JP5885090A JPH03259667A JP H03259667 A JPH03259667 A JP H03259667A JP 2058850 A JP2058850 A JP 2058850A JP 5885090 A JP5885090 A JP 5885090A JP H03259667 A JPH03259667 A JP H03259667A
Authority
JP
Japan
Prior art keywords
circuit
shading
resistor
video signal
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2058850A
Other languages
English (en)
Inventor
Tomohide Okumura
友秀 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2058850A priority Critical patent/JPH03259667A/ja
Publication of JPH03259667A publication Critical patent/JPH03259667A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 E産業上の利用分野: 二の発明は、テレビやビデオカメラなどに用いられる映
像信号処理回路に関し、より詳しくは、クランプおよび
シェーディング補正を行なう回路に関するものである。
〔従来の技術〕
従来、クランプ動作とシェーディング補正は別個の回路
で行われており、例えば第6図に示した構成で行われて
いる。
同図において、1は入力端子、2はクランプ回路、3は
シェーディング補正回路、6は出力端子であり、シェー
ディング補正回路3は加算回路4および補正信号発生回
路5の2つの回路により構成されている。
次に動作について第7図を用いて説明する。
第7図(a)に示した様な右上がりのシェーディングの
ある入力信号について考える。クランプ回路2は、入力
信号の無信号部分または最低電位の部分を、所望する電
位(Vref)に固定し出力する(同図(b)参照)。
次にシェーディング補正回路3は人力シェーディングに
含まれるシェーディングを打ち消す補正信号(同図(C
)参照)を発生し、この補正信号とクランプ回路の出力
信号とを加算回路4により加算することにより、シェー
ディングの成分を除去している(同図(d)参照)。
〔発明が解決しようとする課題〕
従来の、クランプおよびシェーディング補正を行う映像
信号処理回路は以上のように構成されているので、クラ
ンプおよびシェーディング補正をそれぞれ別個の回路で
構成しなければならず、全体として回路規模が大きくな
り、そのためコストが高くなるなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、簡単な構成でクランプとシェーディング補
正を同一回路にて行える映像信号処理回路を得ることを
目的としている。
[課題を解決するための手段] この発明に係る映像信号処理回路は、クランプ回路部の
バッファ回路と、その動作電流を供給する電流源回路と
を抵抗を介して接続するとともに、電流源回路の電流を
制御する電流制御信号発生回路を設けたものである。
〔作用〕
この発明における電流制御信号発生回路は、バッファ回
路と電流源回路とを接続する抵抗の電圧降下によるシェ
ーディングの補正を行うために、該抵抗に流れる電流を
シェーディングが除去される様に制御するため、簡単な
構成でクランプとシェーディング補正を同一回路で処理
できる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による映像信号処理回路を示
し、図において、1は入力端子、C1はコンデンサ、1
1はスイッチ回路、Q、はエミッタフオロワ動作をする
、バッファ回路としてのトランジスタで、該トランジス
タQ1のベースには上記コンデンサC3を介して入力端
子1より人力された映像信号が印加される。R1,R3
は抵抗、Q2は前記トランジスタQ、に流れる電流を供
給する、電流源として動作するトランジスタで、トラン
ジスタQ1 とトランジスタQ2とは抵抗R1を介して
接続される。10は電流制御信号発生回路で、該回路の
出力は前記トランジスタQ2のベースに印加される。電
流制御信号発生回路10を構成している12はスイッチ
回路、C2はコンデンサ、R2は抵抗である。
次に動作について第2図、第3図を用いて説明する。
なお、説明においては、トランジスタQ、、Q2のベー
スを流は十分に小さく、また、ベース・エミッタ間電圧
(VIE□、  V+tz )のコレクタ電流に対する
変化も十分に小さいものとする。
まず始めに、コンデンサC1、スイッチ回路11、トラ
ンジスタQ、からなる回路によるクランプ動作について
説明する。第2図(a)に示した無信号部分がVINで
ある入力信号に対して、同図(b)に示したクランプパ
ルスを使用すると、スイッチ回路11はクランプパルス
が高電位の時に回路を閉し、コンデンサC3はVIN 
 VREFの電位差で充電される。クランプパルスが低
電位になりスイッチ回路11が開いても、コンデンサC
1に充電された電荷は保持され、トランジスタQ、のベ
ースの信号波形は第2図(C)となる。トランジスタQ
のエミッタはベースの信号波形(第2図(C))からV
BEIだけ電位が下がった第2図(d)となり、結局ク
ランプパルスの高電位の部分がVREF  VIIEI
にクランプされた信号が得られる。
次に、第3図を参照しながら入力信号にシェーディング
がある場合を例に、他の回路部分を説明する。
第3図(a)に示した、歪の無い信号に同図(b)に示
した右上がりのシェーデイング歪が重畳した信号(同図
(C)参照)が入力された場合、先に述べた様3囲い)
に示した様にクランプパルス(同図(d)参照)が高電
位である時、■1lEF  VIIF、Iに固定された
ものとなる。
ここで、電流制御信号発生回路10及び電流源としての
トランジスタQ2の動作について説明する。
電流制御信号発生回路10の出力信号、すなわちトラン
ジスタQ2のベースの信号は、第3図(e)に示した様
に、クランプパルスが高電位の時にスイッチ回路12が
閉じて■。より低い電位の■。
に固定される。クランプパルスが低電位に戻るとスイッ
チ回路12は開き、コンデンサC2には、抵抗R2を介
して電源■、Cより電荷が蓄積されて始める。このとき
、クランプパルスの周期に対して十分に長い時定数とな
る様にコンデンサC!と抵抗R2の値を選べば、第3図
(e)に示したほぼ直線状に増加する信号が得られる。
この時、トランジスタQ2に流れるt流Icは第3図げ
)に示した様にクランプ時点毎に(Vb  VIE□)
/R1から増大する波形となる。この電流1cは抵抗R
3を介してトランジスタQ、に流れる電流に他ならない
抵抗R1の両端間の電圧は、第3図(g)に示した様に
クランプ時点毎に(Vb  ’%’5t2)  ・R,
/R3から増大する波形となる。そして、抵抗R5の一
端はトランジスタQ、のエミッタに接続されており、そ
の信号波形は第3図(ロ)に示したものであるから、抵
抗R0の他端は、必然的に第3図(ロ)の信号から同図
(g)の信号を差し引いたものとなる。
このとき、コンデンサC2、抵抗R,,R,。
R3を適切に選択することにより、第3図(8)の波形
を同図(b)のシェーデイング歪波形と同じにし、同図
(i)に示したシェーデイング歪を除去した信号を得る
ことができる。
なお、上記実施例では、シェーデイング歪として右上が
りとなる歪を想定したが、歪が右下がりの場合には、第
4図に示した様に抵抗R8の一端を電源VCCに接続せ
ずに固定電位vbよりも低い電位に固定すれば良い(図
は接地の場合を示している)、これにより同図中に示し
た様に、トランジスタQχのベースの信号波形は右下が
りとなり、先の場合と同様にシェーディングを除去でき
る。
また先の実施例において、抵抗R2の一端は電源vcC
に接続されることは必ずしも必要ではなく固定電位V、
より高い電位であれば同様の効果を得ることは明らかで
ある。
また、シェーディングが垂直方向である場合にはスイッ
チ回路12に印加するパルスはクランプパルスではなく
垂直パルス(VDなど)を用いることにより同様の効果
が得られる。さらにシェーディングが円形である場合に
は、iii制御信号発生回路10としてパラボラ波形発
生回路を使用すれば良い。
また、トランジスタQ、、Q、は必ずしもNPN型であ
る必要はなく、PNP型を用いても良い。
さらに、第5図に示した様に電界効果トランジスタ(F
ET)を用いても同様の効果が得られることは言うまで
もない。なお〜第5図ではFETを使用しているのでス
イッチ回路12の一端の固定電位■1を0VOLT(接
地)としたが、09017以上の固定電位■、でも勿論
かまわないことは言うまでもない。
〔発明の効果] 以上のように、この発明に係る映像信号処理回路によれ
ば、ハソファ回路と電流源回路とを抵抗で接続し、かつ
シェーディングが除去される様に電流源回路を制御する
様に構成したので、クランプとシェーディング補正が同
一回路で行え、また、回路規模も小さいので、コストが
安いという利点もある。
【図面の簡単な説明】
第1図はこの発明の一実施例による映像信号処理回路を
示す回路図、第2図、第3図はこの発明の一実施例の動
作を説明するための各部の波形図、第4図、第5図はこ
の発明の他の実施例を示す回路図、136図は従来の映
像信号処理回路を示すブロック図、第7図は第6図の映
像信号処理回路の動作を説明するための波形図である。 10・・・電流制御信号発生回路、11.12・・・ス
イッチ回路、Q、、Q2・・・トランジスタ、C1C2
・・・コンデンサ、R,、R,、R3・・・抵抗。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)映像信号処理回路において、 コンデンサを介して映像信号が印加されるバッファ回路
    と、 該バッファ回路の入力に接続され、所定の期間だけバッ
    ファ回路の入力の電位を所定の電位に固定するスイッチ
    回路と、 前記バッファ回路に抵抗を介して接続される電流源回路
    と、 映像信号に重畳しているシェーディングが除去されるよ
    うに前記電流源回路の電流を制御する信号を発生する電
    流制御信号発生回路とを備え、映像信号のクランプとシ
    ェーディングの補正とを同一回路で処理することを特徴
    とする映像信号処理回路。
JP2058850A 1990-03-09 1990-03-09 映像信号処理回路 Pending JPH03259667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2058850A JPH03259667A (ja) 1990-03-09 1990-03-09 映像信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2058850A JPH03259667A (ja) 1990-03-09 1990-03-09 映像信号処理回路

Publications (1)

Publication Number Publication Date
JPH03259667A true JPH03259667A (ja) 1991-11-19

Family

ID=13096155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2058850A Pending JPH03259667A (ja) 1990-03-09 1990-03-09 映像信号処理回路

Country Status (1)

Country Link
JP (1) JPH03259667A (ja)

Similar Documents

Publication Publication Date Title
JP2931701B2 (ja) クランプ回路
JP2699610B2 (ja) 同期信号分離回路
CA2245984A1 (en) Power supply adapter circuit
GB2131257A (en) Switching network with suppressed switching transients
JP2739953B2 (ja) ビデオ信号クランプ装置
JP2604549B2 (ja) クランプパルス発生回路
JPH0139014Y2 (ja)
JP2540849B2 (ja) 映像信号処理回路
JPH0419881Y2 (ja)
JP3843481B2 (ja) サンプルホールド回路
JPH09233368A (ja) 映像信号クランプ回路
JPH03173274A (ja) 映像信号処理装置
JP2000101869A (ja) クランプ回路
JPH04170270A (ja) 信号処理回路
JPH0457480A (ja) クランプ回路
JPS6175677A (ja) 信号処理回路
JPH01216675A (ja) クランプ回路
JPS58119014A (ja) 電源装置
JPS60141014A (ja) アナログスイツチ
JPH0372786A (ja) クランプ回路
JPS58161424A (ja) スイツチング回路
JPH03220913A (ja) 電子コンパレータデバイス
JPH0346200A (ja) サンプルホールド回路
JPH03129925A (ja) 多値比較回路
JPS6040730B2 (ja) エミッタホロワ回路