JPH0457480A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0457480A JPH0457480A JP2170917A JP17091790A JPH0457480A JP H0457480 A JPH0457480 A JP H0457480A JP 2170917 A JP2170917 A JP 2170917A JP 17091790 A JP17091790 A JP 17091790A JP H0457480 A JPH0457480 A JP H0457480A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- resistor
- clamp
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、ハイビジ1ンテレビやビデオカメラなどの
映像信号処理のうち直流再生をおこなうためのクランプ
回路に関するものである。
映像信号処理のうち直流再生をおこなうためのクランプ
回路に関するものである。
[従来の技術]
第5図は従来のクランプ回路を示す構成図で、同図にお
いて、(1)は入力端子、(2)、(3)はコンデンサ
、 (4)、(5)は抵抗、([i)、(7)はトラン
ジスタ、(8)は出力端子である。
いて、(1)は入力端子、(2)、(3)はコンデンサ
、 (4)、(5)は抵抗、([i)、(7)はトラン
ジスタ、(8)は出力端子である。
つぎに、上記構成の動作について説明する。
トランジスタ(6)と抵抗(5)により構成されるエミ
ッタフォロワに入力端子(1)からコンデンサ(2)を
介して映像信号が入力される。また、トランジスタ(7
)、抵抗(4)およびコンデンサ(3)(こよりスイッ
チング回路が構成されており、トランジスタ(7)はク
ランプパルス(cp)が高電位になったときに導通し、
トランジスタ(6)のベースの電位をほぼ(v cp)
に固定する1通常クランプパルス(cp)は、水平ブラ
ンキング期間内で高レベルになり、映像信号期間中の信
号処理は全て上記トランジスタ(6)のベース電位(v
cp)を基準に設定される。
ッタフォロワに入力端子(1)からコンデンサ(2)を
介して映像信号が入力される。また、トランジスタ(7
)、抵抗(4)およびコンデンサ(3)(こよりスイッ
チング回路が構成されており、トランジスタ(7)はク
ランプパルス(cp)が高電位になったときに導通し、
トランジスタ(6)のベースの電位をほぼ(v cp)
に固定する1通常クランプパルス(cp)は、水平ブラ
ンキング期間内で高レベルになり、映像信号期間中の信
号処理は全て上記トランジスタ(6)のベース電位(v
cp)を基準に設定される。
[発明が解決しようとする課題]
従来のクランプ回路は1以上のように構成されているの
で、クランプ期間に映像信号に雑音が含まれた場合、雑
音レベルがクランプされ、映像信号の黒レベルが走査線
ごとに穴なるなどの問題があ一ンた、 この発明は上記のような問題点を解消するためになされ
たもので、映像信号に雑音が含まれている場合でも、1
確に映像信号の直流レベルを固定することができるクラ
ンプ回路を提供することを目的としている。
で、クランプ期間に映像信号に雑音が含まれた場合、雑
音レベルがクランプされ、映像信号の黒レベルが走査線
ごとに穴なるなどの問題があ一ンた、 この発明は上記のような問題点を解消するためになされ
たもので、映像信号に雑音が含まれている場合でも、1
確に映像信号の直流レベルを固定することができるクラ
ンプ回路を提供することを目的としている。
[課題を解決するための手段]
この発明に係るクランプ回路は、クランプ動作に用いる
バッファ回路と、その動作電流を決定する@流源回路と
を抵抗を介し、て接続するとともに、1−記電流源回路
の電流値を上記バッファ回路と同じクランプ動作により
設定するように構成したことを特徴とする。
バッファ回路と、その動作電流を決定する@流源回路と
を抵抗を介し、て接続するとともに、1−記電流源回路
の電流値を上記バッファ回路と同じクランプ動作により
設定するように構成したことを特徴とする。
[作用]
この発明によれば、電流源回路がクランプ動作で設定さ
れ、サンプルホールド回路により保持された電位に応じ
た電流値となり、クランプ動作の誤差を電流値に変換し
、この電流源回路と、第1のパン77回路とを継ぐ抵抗
により電圧に変換して、誤差分が出力電圧より除去され
ることになる。
れ、サンプルホールド回路により保持された電位に応じ
た電流値となり、クランプ動作の誤差を電流値に変換し
、この電流源回路と、第1のパン77回路とを継ぐ抵抗
により電圧に変換して、誤差分が出力電圧より除去され
ることになる。
[発明の実施例]
以下、この発明の一実施例を図面にもとづいて説明する
。
。
第1図はこの発明の一実施例によるクランプ回路の構成
図であり、同図において、(1)は入力端子、(10)
、(11)、(12)、(+3)、(14)はコンデン
サ(+5)、(16)、(+7)、(+8)、(19)
は抵抗、(20)、(21)。
図であり、同図において、(1)は入力端子、(10)
、(11)、(12)、(+3)、(14)はコンデン
サ(+5)、(16)、(+7)、(+8)、(19)
は抵抗、(20)、(21)。
(22)、(23)、(24)はトランジスタ、 (2
5)はスイッチ回路、(8)は出力端子である。
5)はスイッチ回路、(8)は出力端子である。
上記トランジスタ(20)およびトランジスタ(23)
はそれぞれエミッタフォロワの第1および第2の472
7回路(40)、(41)として動作し、トランジスタ
(21)、抵抗(15) 、コンデンサ(12)および
トランジスタ(22) 、抵抗(1B) 、コンデンサ
(13)は上記2つの4777回路(40)、(41)
の入力にそれぞれ接続され、所定の期間だけバッファ回
路(40) 。
はそれぞれエミッタフォロワの第1および第2の472
7回路(40)、(41)として動作し、トランジスタ
(21)、抵抗(15) 、コンデンサ(12)および
トランジスタ(22) 、抵抗(1B) 、コンデンサ
(13)は上記2つの4777回路(40)、(41)
の入力にそれぞれ接続され、所定の期間だけバッファ回
路(40) 。
(41)の人力の電位をそれぞれ所定の電位に同定する
第1および第2のスイッチング回路(421、(431
を構成しており、コンデンサ(I4)とスイッチ回路(
25)とによりサンプルホールド回路(44)を構成し
、トランジスタ(241、抵抗(18)はこのサンプル
ホールド回路(44)の信号に応じて電流値が変化する
電流源回路(45)として動作し、この電流源回路(4
5)のトランジスタ(24)のコレクタと上記第1のバ
ッファ回路(40)のトランジスタ(2υ)のエミッタ
とが抵抗(19)を介して接続されている。
第1および第2のスイッチング回路(421、(431
を構成しており、コンデンサ(I4)とスイッチ回路(
25)とによりサンプルホールド回路(44)を構成し
、トランジスタ(241、抵抗(18)はこのサンプル
ホールド回路(44)の信号に応じて電流値が変化する
電流源回路(45)として動作し、この電流源回路(4
5)のトランジスタ(24)のコレクタと上記第1のバ
ッファ回路(40)のトランジスタ(2υ)のエミッタ
とが抵抗(19)を介して接続されている。
つぎに、Fi;i:!構成の動作について、第2Mを参
照しながら説明する。なお、以下の説明において、トラ
ンジスタ(201、(211、(221、+231 、
+241 ノベース’ItffiはF−分に小さく、
また、ベース・エミッタ間電圧のコレクタ電流に対する
変化も十分に小さいものとする。
照しながら説明する。なお、以下の説明において、トラ
ンジスタ(201、(211、(221、+231 、
+241 ノベース’ItffiはF−分に小さく、
また、ベース・エミッタ間電圧のコレクタ電流に対する
変化も十分に小さいものとする。
まず、第2図fA)に示した水平ブランキング期間に雑
音が含まれておらず、その部分のレベルがVINである
入力信号について考える。クランプパルス(CPIとし
て第2図(Bl に示したパルスを使用すると、トラン
ジスタ(21)はクランプパルス(cp)が高電位にな
ったとき導通し、トランジスタ(20)のベースの電位
はVCPIに固定され、コンデンサ(10)はV IN
−V CPI の電位差で充電される。クランプパルス
(cp)が低電位になり、トランジスタ(21)が遮断
しても、コンデンサ(10)に充電された電荷は保持さ
れ、トランジスタ(20)のベースノ信号波形は第2図
(C)のようになる。
音が含まれておらず、その部分のレベルがVINである
入力信号について考える。クランプパルス(CPIとし
て第2図(Bl に示したパルスを使用すると、トラン
ジスタ(21)はクランプパルス(cp)が高電位にな
ったとき導通し、トランジスタ(20)のベースの電位
はVCPIに固定され、コンデンサ(10)はV IN
−V CPI の電位差で充電される。クランプパルス
(cp)が低電位になり、トランジスタ(21)が遮断
しても、コンデンサ(10)に充電された電荷は保持さ
れ、トランジスタ(20)のベースノ信号波形は第2図
(C)のようになる。
同様にして、トランジスタ(23)のヘースノ信号波形
は第2図(D)に示したように、 VCP2にクランプ
された波形となる。スイッチ回路(25)は、クランプ
パルス(cp)が高電位のときに接続状態になり、その
ときのトランジスタ(23)のエミッタ電位VCP2−
VBEI テコンデ7 t (14)が充電され、ク
ランプパルスが低電位になり、スイッチ回路(25)が
遮断状態になってもコンデンサ(14)により、トラン
ジスタ(24)のベースの電位は第2図(E)に示した
ように、VCP2− VBEIに保持される。
は第2図(D)に示したように、 VCP2にクランプ
された波形となる。スイッチ回路(25)は、クランプ
パルス(cp)が高電位のときに接続状態になり、その
ときのトランジスタ(23)のエミッタ電位VCP2−
VBEI テコンデ7 t (14)が充電され、ク
ランプパルスが低電位になり、スイッチ回路(25)が
遮断状態になってもコンデンサ(14)により、トラン
ジスタ(24)のベースの電位は第2図(E)に示した
ように、VCP2− VBEIに保持される。
そして、トランジスタ(24)により、トランジスタ(
20) 4m流れる電流は(VCP2− VBEI −
VBE3 )/R18と設定され、出力端子(8)の出
力波形は、トランジスタ(20)のエミ・・ツタの信号
波形(ベースの信号波形からV BE2下がった波形)
から抵抗f1911m ヨル電圧降下(VCP2−VB
El −VIIE3 ’)X R19/ R18を差引
いた第2図(ト)に示したような波形となる。
20) 4m流れる電流は(VCP2− VBEI −
VBE3 )/R18と設定され、出力端子(8)の出
力波形は、トランジスタ(20)のエミ・・ツタの信号
波形(ベースの信号波形からV BE2下がった波形)
から抵抗f1911m ヨル電圧降下(VCP2−VB
El −VIIE3 ’)X R19/ R18を差引
いた第2図(ト)に示したような波形となる。
つぎに、水平ブランキング期間内に雑音が含まれている
場合について、第3図を参照しながら説明する。
場合について、第3図を参照しながら説明する。
第3図(Al に示した水平ブランキング中に雑音が付
加されている場合、クランプ動作は、第3図(^)に示
す人力信号が伝送されてくるインピーダンスやV CP
l、 V CF2の電源のインピーダンス、また、スイ
・Iランプをおこなうトランジスタ(201゜(21)
のインピーダンスが完全に0でないので、雑音の影響か
ら、クランプ期間内に、固定電位V CPl、 V C
F2にクランプできない場合が生じ、例えば、トランジ
スタ(20)のベースの信号波形は第3図(C1のよう
に、誤差[col 、 (C1lを牛しることがある。
加されている場合、クランプ動作は、第3図(^)に示
す人力信号が伝送されてくるインピーダンスやV CP
l、 V CF2の電源のインピーダンス、また、スイ
・Iランプをおこなうトランジスタ(201゜(21)
のインピーダンスが完全に0でないので、雑音の影響か
ら、クランプ期間内に、固定電位V CPl、 V C
F2にクランプできない場合が生じ、例えば、トランジ
スタ(20)のベースの信号波形は第3図(C1のよう
に、誤差[col 、 (C1lを牛しることがある。
このとき、トランジスタ(23)のベースにおいても、
第3図(D)のように、同様の誤差(eel)。
第3図(D)のように、同様の誤差(eel)。
(all)が発生しており、同一の回路構成であること
からeOりeol、elbellとなる。また、サンプ
ルホールド回路(44)の出力、すなわち、トランジス
タ(24)のベースの信号波形は第3図(E)に示した
ように、クランプ動作の誤差e01 、 allを抽
出したものとなっている。この誤差がトランジスタ(2
4)により電流に変換され、抵抗(19)により電圧降
下に誤差成分が発生する。
からeOりeol、elbellとなる。また、サンプ
ルホールド回路(44)の出力、すなわち、トランジス
タ(24)のベースの信号波形は第3図(E)に示した
ように、クランプ動作の誤差e01 、 allを抽
出したものとなっている。この誤差がトランジスタ(2
4)により電流に変換され、抵抗(19)により電圧降
下に誤差成分が発生する。
ここで、抵抗(18)の抵抗値R19と抵抗(18)の
抵抗値R18とをR19= R18に設定すると、抵抗
(19) L、:より生じる電圧降下はeol(= e
O)、e 11 (z e l )であり、トランジス
タ(20)のエミッタでみられるクランプ誤差(eO,
el)は、抵抗(19)の電圧降下により相殺されて、
出力端子(8)には第3図(F)に示したようなりラン
プ誤差の除去された信号が得られる。
抵抗値R18とをR19= R18に設定すると、抵抗
(19) L、:より生じる電圧降下はeol(= e
O)、e 11 (z e l )であり、トランジス
タ(20)のエミッタでみられるクランプ誤差(eO,
el)は、抵抗(19)の電圧降下により相殺されて、
出力端子(8)には第3図(F)に示したようなりラン
プ誤差の除去された信号が得られる。
第4図はこの発明の他の実施例によるクランプ回路の構
成図であり、同図において、(30)、(31)は第1
および第2の、<ツファ回路(40)、(41)と第1
および第2のスイッチング回路(42)、(43)との
間にそれぞれ挿入した抵抗である。この実施例によれば
、クランプ特性をソフトにした場合、挿入した抵抗(3
0)、(31)に合わせて、抵抗(18)と抵抗(19
)の比率を調整し、トランジスタ(20)のベースで発
生するクランプ誤差と同量の電圧降下が抵抗(19)で
発生するようにすれば、上記実施例と同様の効果を奏す
る。
成図であり、同図において、(30)、(31)は第1
および第2の、<ツファ回路(40)、(41)と第1
および第2のスイッチング回路(42)、(43)との
間にそれぞれ挿入した抵抗である。この実施例によれば
、クランプ特性をソフトにした場合、挿入した抵抗(3
0)、(31)に合わせて、抵抗(18)と抵抗(19
)の比率を調整し、トランジスタ(20)のベースで発
生するクランプ誤差と同量の電圧降下が抵抗(19)で
発生するようにすれば、上記実施例と同様の効果を奏す
る。
また、1記実施例において使用するトランジスタとして
は、NPN型、PNP型あるいは電界効果型トランジス
タのいずれであってもよく、上記実施例と同様の効果を
奏する。
は、NPN型、PNP型あるいは電界効果型トランジス
タのいずれであってもよく、上記実施例と同様の効果を
奏する。
[発明の効果]
以、Lのように、この発明によれば、クランプ動作に用
いるバッファ回路と、その動作電流を決定する電流源回
路とを抵抗を介して接続するとともに、電流源回路の電
流値を、上記バッファ回路と同じクランプ動作により設
定するように構成したので、クランプ動作時に発生する
誤差と同じ電圧降下が4777回路と電流源を接続する
抵抗で発生し、出力信号からクランプ誤差を除去するこ
とができ、精度の高いクランプ動作をおこなわせること
ができる。
いるバッファ回路と、その動作電流を決定する電流源回
路とを抵抗を介して接続するとともに、電流源回路の電
流値を、上記バッファ回路と同じクランプ動作により設
定するように構成したので、クランプ動作時に発生する
誤差と同じ電圧降下が4777回路と電流源を接続する
抵抗で発生し、出力信号からクランプ誤差を除去するこ
とができ、精度の高いクランプ動作をおこなわせること
ができる。
第1図はこの発明の一実施例によるクランプ回路を示す
構成図、第2図および第3図はこの発明の一実施例の動
作を説明するための各部の波形図、第4図はこの発明の
他の実施例によるクランプ回路を示す構成図、第5図は
従来のクランプ回路を示す構成図である。 (10)・−:I7デンサ、(tS)、、、抵抗、 (
40)、(41) −・・4727回路、(42) 、
(43)・・・スイッチング回路、(44)・・・サン
プルホールド回路、(45)・・・電流源回路。 なお、図中の同一符号は同一または相当部分を示す。
構成図、第2図および第3図はこの発明の一実施例の動
作を説明するための各部の波形図、第4図はこの発明の
他の実施例によるクランプ回路を示す構成図、第5図は
従来のクランプ回路を示す構成図である。 (10)・−:I7デンサ、(tS)、、、抵抗、 (
40)、(41) −・・4727回路、(42) 、
(43)・・・スイッチング回路、(44)・・・サン
プルホールド回路、(45)・・・電流源回路。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- (1)コンデンサを介して映像信号が印加される第1、
第2の2つのバッファ回路と、上記2つのバッファ回路
の入力にそれぞれ接続され、所定の期間だけバッファ回
路の入力電位をそれぞれ所定の電位に固定する第1、第
2のスイッチング回路と、上記第2のバッファ回路の出
力に接続されるサンプルホールド回路と、このサンプル
ホールド回路の出力に応じて電流値が変化する電流源回
路とからなり、上記第1のバッファ回路と上記電流源回
路とが少なくとも1つの抵抗を介して接続されているこ
とを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170917A JPH0457480A (ja) | 1990-06-26 | 1990-06-26 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170917A JPH0457480A (ja) | 1990-06-26 | 1990-06-26 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457480A true JPH0457480A (ja) | 1992-02-25 |
Family
ID=15913746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170917A Pending JPH0457480A (ja) | 1990-06-26 | 1990-06-26 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457480A (ja) |
-
1990
- 1990-06-26 JP JP2170917A patent/JPH0457480A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4331982A (en) | Sample and hold circuit particularly for small signals | |
| US3159751A (en) | Clamp circuit with a shunt unilateral discharge path | |
| JPH0457480A (ja) | クランプ回路 | |
| US4502079A (en) | Signal sampling network with reduced offset error | |
| EP0119739B1 (en) | Video signal inverting circuits | |
| US4482921A (en) | Level shifter for an automatic kinescope bias sampling system | |
| GB2131257A (en) | Switching network with suppressed switching transients | |
| GB2233848A (en) | Peak hold circuit | |
| EP0084911B1 (en) | Pulse generator comprising at least two voltage comparison circuits | |
| JPH01216675A (ja) | クランプ回路 | |
| KR950001174B1 (ko) | 입력신호 자동절환회로 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JP3843481B2 (ja) | サンプルホールド回路 | |
| JPH039418Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH03259667A (ja) | 映像信号処理回路 | |
| JPH0568154B2 (ja) | ||
| JPS6175677A (ja) | 信号処理回路 | |
| JPH04170270A (ja) | 信号処理回路 | |
| JPS58161424A (ja) | スイツチング回路 | |
| JPH03154479A (ja) | クランプ回路 | |
| JPH0514087A (ja) | クランプ回路 | |
| JPS58170174A (ja) | 輝度信号処理回路 |