JPH0325967A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0325967A JPH0325967A JP16141889A JP16141889A JPH0325967A JP H0325967 A JPH0325967 A JP H0325967A JP 16141889 A JP16141889 A JP 16141889A JP 16141889 A JP16141889 A JP 16141889A JP H0325967 A JPH0325967 A JP H0325967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- amorphous
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は半導体装置の製造方法に関し、更に詳しくは
ＭＯＳＬＳ Ｉなどの半導体装置におけるキャパシタ絶
縁膜の形成方法に関するものである。
ＭＯＳＬＳ Ｉなどの半導体装置におけるキャパシタ絶
縁膜の形成方法に関するものである。
（ロ）従来の技術
従来この種形成方法として、キャパシタ絶縁膜を半導体
基仮上に配設された多結晶ンリコン層の表面を熱酸化し
て形成するようにしたものが提案されている。
基仮上に配設された多結晶ンリコン層の表面を熱酸化し
て形成するようにしたものが提案されている。
すなわち、第５図において、まず、半導体基仮ｌ上に酸
化膜２を形成し、続いて、全面に多拮晶シリコン（以下
ポリＳ＋と言う）層３を形成し［第５図（ａ）参照］、
次に、ポリＳｔ層３に不純物をドープして低抵抗化をお
こなった後、熱酸化によりポリＳｉ層の表面にＳｔＯｅ
のキャパシタ絶禄膜４を形成する［第５図（ｂ）参照］
。
化膜２を形成し、続いて、全面に多拮晶シリコン（以下
ポリＳ＋と言う）層３を形成し［第５図（ａ）参照］、
次に、ポリＳｔ層３に不純物をドープして低抵抗化をお
こなった後、熱酸化によりポリＳｉ層の表面にＳｔＯｅ
のキャパシタ絶禄膜４を形成する［第５図（ｂ）参照］
。
（ハ）発明が解決しようとする課題
しかし、キャパシタ絶縁ＷＡ４の下地としてのポリＳｉ
層３は、その結晶粒界により絶縁膜形成領域である表面
にも凹凸を有するから、その表面を酸化してなるＳｉｎ
．のキャパシタ絶縁膜４は、膜質が悪く、かつポリＳｉ
層３と８１０，膜４との界面に形成される凹凸部で、電
圧を印加した際に電界集中が生じてキャパシタ絶縁膜４
の絶縁耐性の低下を招くおそれがある。
層３は、その結晶粒界により絶縁膜形成領域である表面
にも凹凸を有するから、その表面を酸化してなるＳｉｎ
．のキャパシタ絶縁膜４は、膜質が悪く、かつポリＳｉ
層３と８１０，膜４との界面に形成される凹凸部で、電
圧を印加した際に電界集中が生じてキャパシタ絶縁膜４
の絶縁耐性の低下を招くおそれがある。
一方、上記問題を解決するため、下地層として非結晶シ
リコン（以下アモルファスＳｉと言う）を使用し、これ
が多結晶化しない温度、すなわち、５８０℃以下のｌｚ
度でアモルファスＳｔ上に熱酸化によりＳｉＯｚ膜を形
成するようにしたらのち提案されていろ［特開昭６３−
４６７０号公報コ。
リコン（以下アモルファスＳｉと言う）を使用し、これ
が多結晶化しない温度、すなわち、５８０℃以下のｌｚ
度でアモルファスＳｔ上に熱酸化によりＳｉＯｚ膜を形
成するようにしたらのち提案されていろ［特開昭６３−
４６７０号公報コ。
しかし、この方法を用いても、やはり膜質を良好にする
のは難しく絶縁破壊耐圧が低下し、しかも下地がアモル
ファスＳｉであるから膜厚の制御が難しい。
のは難しく絶縁破壊耐圧が低下し、しかも下地がアモル
ファスＳｉであるから膜厚の制御が難しい。
この発明はキャパシタ絶縁膜の絶縁耐圧の低下を防止で
きる半導体装置の製造方法を提供することを目的とする
ものである。
きる半導体装置の製造方法を提供することを目的とする
ものである。
（二）課題を解決するための手段
この発明は、半導体基板上に、その全面に、熱酸化膜を
介して非結晶シリコン層を形威し、これに不純物を注入
した後、非結晶シリコン層の全面に、化学的気相蒸着法
（ＣＶＤ法）またはスパツタ法を用いて絶縁層を形成す
ることを特徴とする半導体装置の製造方法である。
介して非結晶シリコン層を形威し、これに不純物を注入
した後、非結晶シリコン層の全面に、化学的気相蒸着法
（ＣＶＤ法）またはスパツタ法を用いて絶縁層を形成す
ることを特徴とする半導体装置の製造方法である。
すなわち、この発明は、アモルファスＳｉ層の表面が平
坦であることを利用して半導体基板上にアモルファスＳ
ｉ層を形成し、絶ａ膜をアモルファスＳｔ層全面に熱酸
化を除く成膜方法、すなわち、ＣＶＤ法やスパッタ法に
より形成するようにしたものである。
坦であることを利用して半導体基板上にアモルファスＳ
ｉ層を形成し、絶ａ膜をアモルファスＳｔ層全面に熱酸
化を除く成膜方法、すなわち、ＣＶＤ法やスパッタ法に
より形成するようにしたものである。
この発明において、アモルファスＳｉ層全面に絶縁膜を
形或するには、減圧ＣＶＤ法（ ＣｈｅｍｉｃａｌＶａ
ｐｏｒ Ｄｅｐｏｓｔｉｏｎ ：化学的気相蒸着法）や
常圧ＣＶＤ法、あるいはプラズマＣＶＤ法などのＣＶＤ
技術を用いておこなったり、あるいはスパッタ法を用い
ておこなうのが好ましい。これら戊膜方法はすべて周知
の技術である。
形或するには、減圧ＣＶＤ法（ ＣｈｅｍｉｃａｌＶａ
ｐｏｒ Ｄｅｐｏｓｔｉｏｎ ：化学的気相蒸着法）や
常圧ＣＶＤ法、あるいはプラズマＣＶＤ法などのＣＶＤ
技術を用いておこなったり、あるいはスパッタ法を用い
ておこなうのが好ましい。これら戊膜方法はすべて周知
の技術である。
そして、これら成膜方法のうち、減圧ＣＶＤ法を用いる
のがより好ましく、それによって膜厚の均一性が良好な
絶縁膜を得ることができるとともに、大量処理（いわゆ
る、スループブトが良好）が可能である等の利点を有す
る。
のがより好ましく、それによって膜厚の均一性が良好な
絶縁膜を得ることができるとともに、大量処理（いわゆ
る、スループブトが良好）が可能である等の利点を有す
る。
この減圧ＣＶＤ法を用いて、半導体基板上に配設された
アモルファスＳｉ層上に、例えば、絶縁膜としてＳｉＯ
ｚのＨＴＯ膜を形成するには、ＳｉＨ４とＬＯとを反応
ガスとして、０． ３ 〜ｌ． ｌＴｏｒｒの圧力下、
１１１０〜８６０℃の温度で成長させることにより行う
ものである。
アモルファスＳｉ層上に、例えば、絶縁膜としてＳｉＯ
ｚのＨＴＯ膜を形成するには、ＳｉＨ４とＬＯとを反応
ガスとして、０． ３ 〜ｌ． ｌＴｏｒｒの圧力下、
１１１０〜８６０℃の温度で成長させることにより行う
ものである。
この際、ＨＴＯ膜は、下地のアモルファスＳＩ層に結晶
化か生じない状態で形成される。
化か生じない状態で形成される。
この発明において、絶縁膜は、Ｓ ｉＯｔＨやＳｉ，Ｎ
４膜あるいはＡＩｔｏｓ膜などの単膜構造でも、下地の
アモルファスＳｔ層上に！ＩＩ；ｔｏ！膜、Ｓｉ，Ｎ４
膜を順次積層してなる二膜構造でも良く、あるいはＳｉ
Ｏｚ膜、３ｉＪ４膜およびＳｉｎ．膜を順次積層してな
る三膜構造のような多膜積層構造でも良く、必要に応じ
て上記構造を選択すれば良い。そして、絶縁膜の層厚も
ｌ００〜ｓｏｏＡが好ましいが、これも必要に応じて選
択される。
４膜あるいはＡＩｔｏｓ膜などの単膜構造でも、下地の
アモルファスＳｔ層上に！ＩＩ；ｔｏ！膜、Ｓｉ，Ｎ４
膜を順次積層してなる二膜構造でも良く、あるいはＳｉ
Ｏｚ膜、３ｉＪ４膜およびＳｉｎ．膜を順次積層してな
る三膜構造のような多膜積層構造でも良く、必要に応じ
て上記構造を選択すれば良い。そして、絶縁膜の層厚も
ｌ００〜ｓｏｏＡが好ましいが、これも必要に応じて選
択される。
この発明において、アモルファスＳｔは、公知の方法に
より半導体基板上に形成される。例えば、Ｓ ｉ ８
４とＰＨ．とを反応ガスとして用いた減圧ＣＶＤ法によ
り５８０℃以下の温度で低抵抗のための不純物としての
リンをドープしたアモルファスＳｉ層が形成される。
より半導体基板上に形成される。例えば、Ｓ ｉ ８
４とＰＨ．とを反応ガスとして用いた減圧ＣＶＤ法によ
り５８０℃以下の温度で低抵抗のための不純物としての
リンをドープしたアモルファスＳｉ層が形成される。
（ホ）作用
半導体基板上にアモルファスＳｉ層をＩＭＬた後これに
不純物をドーブし、続いて、アモルファスＳＩｌ上に公
知のＣＶＤ法またはスパッタ法を用いて絶縁膜を形成す
るようにしたので、欠陥密度の少ない膜質の良好な絶律
層を形戒でき、電圧が印加された際の絶縁破壊耐圧の低
下を防止できる。また、ＣＶＤ法やスパッタ法を用いて
いることから、膜厚の制御を容易にできる。
不純物をドーブし、続いて、アモルファスＳＩｌ上に公
知のＣＶＤ法またはスパッタ法を用いて絶縁膜を形成す
るようにしたので、欠陥密度の少ない膜質の良好な絶律
層を形戒でき、電圧が印加された際の絶縁破壊耐圧の低
下を防止できる。また、ＣＶＤ法やスパッタ法を用いて
いることから、膜厚の制御を容易にできる。
（へ）実施例
以下図に示す実施例にもとづいてこの発明を詳述する。
なお、これによってこの発明は限定を受けるものではな
い。
い。
第１図（ｄ）において、高集積のダイナミックＲＡＭの
スタックトキャパシタ型セルのキャパンタは、半導体基
仮ｌ上に、その熱酸化膜２を介してリンがドープされた
アモルファスＳｔ層８、キャパシタ絶縁膜としてのＳｉ
ＯｚのＨＴＯ膜９およびポリＳｉ層１０を順次積層して
なる。
スタックトキャパシタ型セルのキャパンタは、半導体基
仮ｌ上に、その熱酸化膜２を介してリンがドープされた
アモルファスＳｔ層８、キャパシタ絶縁膜としてのＳｉ
ＯｚのＨＴＯ膜９およびポリＳｉ層１０を順次積層して
なる。
以下、製造方法について説明する。
まず、半導体基坂１上にその熱酸化膜２を形成した後、
公知の方法を用いて３０００大の膜厚を有するアモルフ
ァスＳｉ層８ａを形成する［第１図（ａ）参照］。
公知の方法を用いて３０００大の膜厚を有するアモルフ
ァスＳｉ層８ａを形成する［第１図（ａ）参照］。
続いて、アモルファスＳｉ層８ａにリンを１．８Ｘ １
０”ａＩＩ１−’ドーブして低抵抗化されたアモルファ
スＳｉ層８を形威する［第ｌ図（ｂ）参照］。
０”ａＩＩ１−’ドーブして低抵抗化されたアモルファ
スＳｉ層８を形威する［第ｌ図（ｂ）参照］。
次に、全面に減圧ＣＶＤ法を用いて膜厚１５０人のＳｉ
ｆｔキャパシタ絶縁膜としてのＨＴＯ膜９を形成する［
第ｌ図（ｃ）参照］。
ｆｔキャパシタ絶縁膜としてのＨＴＯ膜９を形成する［
第ｌ図（ｃ）参照］。
さらに、ＨＴＯ膜９の全面に膜厚４５００人のポリＳ
ｉ ｉｌ ｌ Ｏを形成する［第１図（ｄ）参照］。こ
のようにしてキャパシタが完戊する。
ｉ ｉｌ ｌ Ｏを形成する［第１図（ｄ）参照］。こ
のようにしてキャパシタが完戊する。
次に、このようにして得られたＨＴＯ膜の膜厚（入）一
平均耐圧（メガボルト／ｃｒｎ）特性および膜厚一欠陥
密度（ａｍ−’）特性をそれぞれ第２図における曲線（
本実施例はＡ、比較例はＢで示す）および（本実施例は
Ｃ，比較例はＤで示す）で示す。
平均耐圧（メガボルト／ｃｒｎ）特性および膜厚一欠陥
密度（ａｍ−’）特性をそれぞれ第２図における曲線（
本実施例はＡ、比較例はＢで示す）および（本実施例は
Ｃ，比較例はＤで示す）で示す。
第２図において、ＣＶＤ法やスパッタ法によってそれぞ
れアモルファスＳｉ層とポリＳｔｌ上に形成されたＨＴ
Ｏ膜の平均耐圧特性を示す曲線ＡとＢとを比較してもア
モルファスＳｔ層８上に形成されたＨＴＯ模りの方（曲
線Ａ）が平均耐性にすぐれ、かつ欠陥密度特性を示す曲
線ＣとＤとを比較しても本実施例の方が欠陥密度ら少な
いことがわかる。
れアモルファスＳｉ層とポリＳｔｌ上に形成されたＨＴ
Ｏ膜の平均耐圧特性を示す曲線ＡとＢとを比較してもア
モルファスＳｔ層８上に形成されたＨＴＯ模りの方（曲
線Ａ）が平均耐性にすぐれ、かつ欠陥密度特性を示す曲
線ＣとＤとを比較しても本実施例の方が欠陥密度ら少な
いことがわかる。
さらに、ＨＴＯ膜を、膜厚を１５０人に設定してアモル
ファスＳｉ層８上およびポリＳｔ層上にそれぞれ形成し
た時の耐圧ヒストグラムを第３図（ａ）および（ｂ）に
示す。
ファスＳｉ層８上およびポリＳｔ層上にそれぞれ形成し
た時の耐圧ヒストグラムを第３図（ａ）および（ｂ）に
示す。
第３図（ａ）は本願を、第３図（ｂ）は比較例を示し、
第３図（ａ）の（Ｉ）と第３図（ｂ）の（ＩＦ）を比較
すると本願の（Ｉ）の方がＦＲＥＱＵＥＮＣＹが高く、
良好な膜質を有するＨＴＯ膜が形或しされていることが
わかる。また、（ＩＩ［） （ＩＶ）はそれぞれ２回目
の測定で永久破壊した部分を示す、ここで本願の（ＩＩ
Ｉ）と比較例の（ＩＭ）を比較すると、（Ｉ［Ｉ）の方
がＦＲＥＱＵＥＮＣＹが低くなっており、これは０〜Ｉ
（ＭＹ／ｃ＋＋＋）のものは２四目の測定では、すべて
永久破壊していろらののＦＲＥＱＵＥＮＣＹとしては低
いことから本願の（ＩＩＩ）の方がＯＶ）より良質のＨ
ＴＯ膜質を有するものであるということがわかる。
第３図（ａ）の（Ｉ）と第３図（ｂ）の（ＩＦ）を比較
すると本願の（Ｉ）の方がＦＲＥＱＵＥＮＣＹが高く、
良好な膜質を有するＨＴＯ膜が形或しされていることが
わかる。また、（ＩＩ［） （ＩＶ）はそれぞれ２回目
の測定で永久破壊した部分を示す、ここで本願の（ＩＩ
Ｉ）と比較例の（ＩＭ）を比較すると、（Ｉ［Ｉ）の方
がＦＲＥＱＵＥＮＣＹが低くなっており、これは０〜Ｉ
（ＭＹ／ｃ＋＋＋）のものは２四目の測定では、すべて
永久破壊していろらののＦＲＥＱＵＥＮＣＹとしては低
いことから本願の（ＩＩＩ）の方がＯＶ）より良質のＨ
ＴＯ膜質を有するものであるということがわかる。
なお、これら測定は、第４図に示すように電極而積Ｓの
パターンを４ｘｘ”のものでおこない、判定電流を１μ
Ａに設定し、この際、１ （ＭＹ／ｃｍ）以下で判定電
流に達するチップを永久破壊したものである。
パターンを４ｘｘ”のものでおこない、判定電流を１μ
Ａに設定し、この際、１ （ＭＹ／ｃｍ）以下で判定電
流に達するチップを永久破壊したものである。
また、上記ＦＲＥＱＵＥＮＣＹは、ウエハ面内の８６ｉ
ｉｔ所の測定点において、所定のＢＲＥＡＫＤＯＷＮ
Ｆｉｅｌｄ（絶縁破壊電圧）がどれほどであったかとい
う割合（％）を示す。
ｉｔ所の測定点において、所定のＢＲＥＡＫＤＯＷＮ
Ｆｉｅｌｄ（絶縁破壊電圧）がどれほどであったかとい
う割合（％）を示す。
このように本実施例によれば、従来の熱酸化によるキャ
パシタ絶縁膜形成はもとより、さらに、ＣＶＤ法による
ＨＴＯ膜の作成においても、下地にアモルファスＳｉ層
８を用いた方が下地のポリＳｉＦ！のものより電界集中
による耐圧の低下を回避できる優れた膜質を有するキャ
パシタ絶縁膜を得ることができる。
パシタ絶縁膜形成はもとより、さらに、ＣＶＤ法による
ＨＴＯ膜の作成においても、下地にアモルファスＳｉ層
８を用いた方が下地のポリＳｉＦ！のものより電界集中
による耐圧の低下を回避できる優れた膜質を有するキャ
パシタ絶縁膜を得ることができる。
（ト）発明の効果
以上のようにこの発明によれば、半導体基反上にアモル
ファスＳｉ層を堆積した後これに不純物をドープし、続
いて、アモルファスＳｉ上に公知のＣＶＤ法またはスパ
ッタ法を用いて絶縁膜を形成するようにしたので、欠陥
密度の少ない膜質の良好な絶縁層を形成でき、電圧が印
加された際の絶縁破壊耐圧の低下を防止できる効果があ
る。また、ＣＶＤ法やスパッタ法を用いることから、膜
厚の制御を容易にできるＭ点を有する。
ファスＳｉ層を堆積した後これに不純物をドープし、続
いて、アモルファスＳｉ上に公知のＣＶＤ法またはスパ
ッタ法を用いて絶縁膜を形成するようにしたので、欠陥
密度の少ない膜質の良好な絶縁層を形成でき、電圧が印
加された際の絶縁破壊耐圧の低下を防止できる効果があ
る。また、ＣＶＤ法やスパッタ法を用いることから、膜
厚の制御を容易にできるＭ点を有する。
第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図はＨＴＯ膜の膜厚対平均耐圧、および膜
厚対欠陥密度のそれぞれの特性を上記実施例と比較例と
を比枝して示す特性図、第３図（ａ）は上記実施例にお
けるＨＴＯＨの絶縁耐圧破壊の程度を示す特性図、第３
図（ｂ）は上記実施例との比較を示す比較例の第３図（
ａ）相当図、第４図は測定に用いた電極パターンを示す
構成説明図、第５図は従来例を示す製造工程説明図であ
る。 ■・・・・・・半導体基仮、２・・・・・・Ｓｉの熱酸
化膜、８・・・・・リンドーブされたアモルファスＳｔ
層、９・・・・・・ＳｔｏｗのＨＴ○膜。 枠理人 社団十 川 ポ ｌ−！士白；２５冫５上ミ７どヌ１ （Ｃ） （ｄ） ＦＲＥＱＬＩＥＩ’ｌＪｃＹ （ ％ ）第 ２ 図 ＦＲＦ−ＱＵＥＮＣＹ （ 九）
説明図、第２図はＨＴＯ膜の膜厚対平均耐圧、および膜
厚対欠陥密度のそれぞれの特性を上記実施例と比較例と
を比枝して示す特性図、第３図（ａ）は上記実施例にお
けるＨＴＯＨの絶縁耐圧破壊の程度を示す特性図、第３
図（ｂ）は上記実施例との比較を示す比較例の第３図（
ａ）相当図、第４図は測定に用いた電極パターンを示す
構成説明図、第５図は従来例を示す製造工程説明図であ
る。 ■・・・・・・半導体基仮、２・・・・・・Ｓｉの熱酸
化膜、８・・・・・リンドーブされたアモルファスＳｔ
層、９・・・・・・ＳｔｏｗのＨＴ○膜。 枠理人 社団十 川 ポ ｌ−！士白；２５冫５上ミ７どヌ１ （Ｃ） （ｄ） ＦＲＥＱＬＩＥＩ’ｌＪｃＹ （ ％ ）第 ２ 図 ＦＲＦ−ＱＵＥＮＣＹ （ 九）
Claims (1)
- １、半導体基板上に、その全面に、熱酸化膜を介して非
結晶シリコン層を形成し、これに不純物を注入した後、
非結晶シリコン層の全面に、化学的気相蒸着法（ＣＶＤ
法）またはスパッタ法を用いて絶縁層を形成することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16141889A JPH0325967A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16141889A JPH0325967A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325967A true JPH0325967A (ja) | 1991-02-04 |
Family
ID=15734723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16141889A Pending JPH0325967A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225378A (en) * | 1990-11-16 | 1993-07-06 | Tokyo Electron Limited | Method of forming a phosphorus doped silicon film |
| JP2007163256A (ja) * | 2005-12-13 | 2007-06-28 | Sus Corp | 機器位置決め装置と機器位置決め装置用回転機構 |
-
1989
- 1989-06-23 JP JP16141889A patent/JPH0325967A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225378A (en) * | 1990-11-16 | 1993-07-06 | Tokyo Electron Limited | Method of forming a phosphorus doped silicon film |
| JP2007163256A (ja) * | 2005-12-13 | 2007-06-28 | Sus Corp | 機器位置決め装置と機器位置決め装置用回転機構 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6677254B2 (en) | Processes for making a barrier between a dielectric and a conductor and products produced therefrom | |
| US4959745A (en) | Capacitor and method for producing the same | |
| JPH05206473A (ja) | 堆積させた半導体上に形成した改善された誘電体 | |
| TW200425344A (en) | Method for forming a metal oxide film | |
| US5444011A (en) | Method for forming a thin film capacitive memory deivce with a high dielectric constant | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| US5001527A (en) | Semiconductor device with thin insulation film | |
| WO1999032691A1 (fr) | Materiau isolant, substrat recouvert d'une couche isolante, procede de production de ce dernier et dispositif a couches minces | |
| JPH0376032B2 (ja) | ||
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JPH0645521A (ja) | 半導体素子の製造方法 | |
| JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
| EP0418468B1 (en) | Method for producing an ultra-thin dielectric for microelectronics applications | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPH04162628A (ja) | 半導体装置の製造方法 | |
| JPH1197630A (ja) | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 | |
| JPH01292860A (ja) | 半導体装置およびその製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JPS63302524A (ja) | 半導体装置の製造方法 |