JPH0325987B2 - - Google Patents

Description

【発明の詳細な説明】 テレビ画面に映出されるのと同じ静止画像を、
例えば感熱ヘツドにて感熱記録紙に多数のドツト
をもつて印字表示することが行なわれている。

この場合、一般に１枚の静止画像分のビデオ信
号、つまり１フレーム分のビデオ信号をサンプリ
ングし、そのサンプリング値をＡ−Ｄ変換してデ
ジタル信号に変換し、こうして得た１フレーム分
のデータをメモリーに一旦記憶し、これより読み
出したデータによつて１枚の画像を印字するよう
にされている。

ところで、この１フレーム分のデータをサンプ
リングしてデジタル信号に変換し、メモリーに書
き込むに当たつて、テレビ画面の水平走査方向と
感熱ヘツドによる印字の主走査方向とを一致させ
るようにするときは、入力ビデオ信号を第１図に
示すようにテレビ画面の水平方向に順次サンプリ
ングしてデジタル信号に変換してメモリーに書き
込むようにしなければならない。ところが、この
方法の場合、サンプリング周期が水平周期の水平
方向のサンプル数分の１になり非常に短くなつて
Ａ−Ｄ変換のための時間が短くなるため実現が困
難になる。

この方法の欠点を改善する方法として、テレビ
画面の垂直走査方向を感熱ヘツドの主走査方向
（水兵走査方向）と一致させて、第２図に示すよ
うな垂直方向の525本の各サンプリング点に対し
て感熱ヘツドの主走査方向の525個のドツトに割
り当てて印字をするようにする方法が採用され
る。この場合、入力ビデオ信号は水平周期でサン
プリングされるとともに、サンプリング位相が１
フレーム毎に、テレビ画面の水平方向のサンプリ
ングピツチ分ずつずらされる。したがつて、サン
プリング周波数は比較的低く、Ａ−Ｄ変換のため
に十分な時間がとれる。

ところが、テレビ画面は水平ラインが奇数フイ
ールドと偶数フイールドとでインターレースして
いるため、テレビ画面で第２図で黒丸と白丸で示
す隣り合う水平ラインのデータであつても、１フ
イールド分ずれた時点の信号である。

このため、メモリーにビデオデータをそのまま
順次にアドレスに書き込むようにすると、感熱ヘ
ツドにて印字すべくメモリーからテレビ画面の垂
直方向に相当するビデオデータを読み出す際、ア
ドレスが非常に離れた奇数フイールドのデータと
偶数フイールドのデータとを交互に読み出す必要
があり、そのためのアドレスコントロールが非常
に複雑になる欠点がある。

一方、やはりこの垂直方向にサンプリングする
方法として、先ず、奇数フイールドの第１番目の
水平ラインのサンプリングデータをＡ−Ｄ変換し
てメモリーに書き込み、その後、１フイールド待
つて次の偶数フイールドの水平ラインの同じサン
プリング位置のデータをＡ−Ｄ変換してメモリー
に書き込み、以下順次、奇数フイールド、偶数フ
イールド、奇数フイールド、偶数フイールド…と
垂直方向の同じ位置になる各水平ラインのサンプ
リング点のデータを順次記憶していく方法も考え
られる。

このようにすればデータは奇数フイールド、偶
数フイールド、奇数フイールド、偶数フイールド
…と交互にデータがメモリーに取り込まれるの
で、メモリーからはデータをシリアルに読み出す
ことができ、この読み出し時のアドレスコントロ
ールは簡単に行なわれる。

ところが、この方法によるとメモリーへの書き
込みのための時間がサンプル点と次のサンプル点
までの間が１フイールド期間という長期間にな
り、メモリーへの書き込み時間が長すぎるという
欠点がある。

この発明は以上の欠点をすべて改善することを
目的としている。

以下この発明の一例を図を参照しながら説明し
よう。

第３図はこの発明の装置の一例の系統図で、図
において１は入力ビデオ信号の入力端子である。
この入力端子１を通つた入力ビデオ信号Vi（第４
図Ａ）はＡ−Ｄ変換器２に供給される。

入力ビデオ信号は、また、同期信号分離回路４
に供給され垂直同期信号S_V及び水平同期信号S_H
（第４図Ｂ）が分離される。これら垂直同期信号
S_V及び水平同期信号S_Hは垂直ブランキング区間
マスク回路５に供給されて、画像情報に直接的に
寄与しない垂直ブランキング区間はローレベルで
他の期間でハイレベルとなる信号G_Aがこの回路
５より得られる。この信号G_Aはアンドゲート７
の一方の入力端に供給される。

水平同期信号S_Hは、また、クロツクパルス発生
器６に供給されて、例えば水平同期信号の前縁に
対してこのクロツクパルス発生器６からのクロツ
クパルス発生位相がロツクするようになされる。
このクロツクパルス発生器６からのクロツクパル
スCP（第４図Ｃ）はアンドゲート７の他方の入力
端に供給されて、マスク回路５からの信号G_Aに
よつて垂直ブランキング区間以外の区間でゲート
されて得られ、これがカウンタ８のクロツク端子
に供給される。

一方、９はプリセツトカウンタで、このカウン
タ９によつて設定されたカウント値がカウンタ８
の初期値としてプリセツトされるようになされて
いる。すなわち、水平同期信号S_Hがカウンタ８の
ロード端子に供給されて、水平同期信号の前縁の
部分において、プリセツトカウンタ９によつて設
定されたプリセツト値がカウンタ８に読み込ま
れ、このプリセツト値からカウンタ８が入力クロ
ツクパルスCPを順次カウントするようにされる。
そして、カウンタ８からはそのカウント値がフル
スケールになると、キヤリーパルスCA（第４図
Ｄ）が得られるようになされる。この場合、プリ
セツトカウンタ９の初期状態においては、キヤリ
ーパルスCAは、水平同期パルスの前縁時点（ロ
ード時点）からクロツクパルスCPを数カウント
した後の、第４図Ａに示す有効水平ビデオ領域の
先頭の位置で得られるようにされる。これが各水
平期間においてなされるから、カウンタ８からは
各水平期間において、水平方向の同じ位置、つま
りテレビ画面上では垂直方向に並ぶ位置に相当す
る時点で１個のパルスが得られることになる。

一方、同期信号分離回路４よりの垂直同期信号
S_V及び水平同期信号S_Hがフレーム検出回路１０
に供給されて、これより例えば奇数フイールドの
始めの位置でパルスが得られるフレーム周期の信
号FL（第４図Ｅ）が得られる。

そして、このフレーム周期の信号FLがプリセ
ツトカウンタ９のクロツク端子に供給される。こ
のプリセツトカウンタ９はダウンカウンタとされ
ており、フレーム周期のパルスFLがこれに供給
されるとそのカウント値が「１」ずつ少なくな
る。従つて、このカウンタ９のカウント値は１フ
レーム期間の間は一定で、１フレーム期間経過す
る毎にそのカウンタト値がひとつずつ少なくなる
ものとなる。

従つて、カウンタ８から得られるキヤリーパル
スCAは、１フレーム期間の間は、各水平期間で、
水平方向の同じ時点で得られるが、１フレーム期
間経過する毎に、その得られる時点がクロツクパ
ルスCPの１周期分ずつずれるものとなる。

そして、この場合、水平方向のサンプル数を
1024とすると、クロツクパルスCPの周波数はこ
のパルスCPによつて水平ライン分の信号を1024
回サンプリングできるようなものとされるととも
に、プリセツトカウンタ９はフレーム周期のパル
スFLを1024個カウントすると初期値にリセツト
されるようになされている。

こうして、カウンタ８より得られるキヤリーパ
ルスCAはＡ−Ｄ変換器２にサンプリングクロツ
クとして供給され、入力ビデオ信号Viがサンプ
リングされるとともにデジタル信号に変換され
る。 ここで前述したようにカウンタ８の出力で
あるキヤリーパルスCAの発生位置は１フレーム
期間においては水平同期信号の前縁から見て同じ
位置である。従つて入力ビデオ信号は画面上で垂
直方向にサンプリングされたのと等しいことにな
る。そして１フレーム経過する毎にクロツクパル
スCPの１周期分ずれた位置に相当する垂直方向
のサンプル点が順次サンプリングされ、これがＡ
−Ｄ変換されることになる。

こうしてＡ−Ｄ変換されたデータは、記憶回路
としてのRAM３に供給される。このRAM３の
アドレスデータは９ビツトとされそのうちの上位
８ビツトA₁〜A₈がアドレスカウンタ１１によつ
て設定されるようになされている。

すなわち、アドレスカウンタ１１のクロツク端
子にはカウンタ８の出力パルスであるキヤリーパ
ルスすなわちサンプリングパルスが供給されこれ
にてRAMの上位８ビツトのアドレスデータが順
次決定されるようになされる。そして１フイール
ド分の垂直方向のサンプリング点分だけキヤリー
パルスCAをこのアドレスカウンタ１１がカウン
トすると、このカウンタ１１からキヤリーパルス
が発生するとともに初期値にカウント値が戻る。
つまり、RAM３のアドレスデータの上位８ビツ
トは奇数フイールドと偶数フイールドとで同じと
される。

一方、RAM３のアドレスデータの最下位ビツ
トA₀は、そのサンプルが奇数フイールドのもの
か、偶数フイールドのものかを示すものとされ
る。

すなわち、１２はそのサンプルデータが奇数フ
イールドか偶数フイールドであるかを示す信号を
得るためのフリツプフロツプ回路であつて、その
出力Ｑがそのための信号とされRAM３の最下位
ビツトに供給される。

そしてフレーム検出回路１０の出力パルスFL
がこのフリツプフロツプ回路１２のプリセツト端
子に供給される。このパルスFLは奇数フイール
ドの始めの時点で得られるパルスであるからフリ
ツプフロツプ回路１２の出力Ｑは奇数フイールド
の始めの時点でローレベルに立ち下がる。一方、
アドレスカウンタ１１からのキヤリーパルスがこ
のフリツプフロツプ回路１２のＴ端子に供給され
る。従つて、このフリツプフロツプ回路１２は、
このキヤリーパルスの時点で状態を半転し、その
出力Ｑはハイレベルに立ち上がる。つまりこのフ
リツプフロツプ回路１２の出力Ｑは奇数フイール
ドの間はローレベルであつて、偶数フイールドの
間はハイレベルとなる短形状信号となる（第４図
Ｆ）。

従つて、RAM３においては、奇数フイールド
では第２図の・で示す奇数フイールドの各水平ラ
イン上の垂直方向のデータが、RAM３の奇数番
地に書き込まれ、一方偶数フイールドにおいて
は、第２図の●で示すような偶数フイールドの各
水平ラインの垂直方向の同じ位置のデータが夫々
RAM３の偶数番地に書き込まれることになる。

以上の動作が順次行なわれ、水平方向に例えば
1024個のサンプリングがなされるとRAM３には
１フレーム分のビデオ信号のデジタルデータが書
き込まれることになる。

以上のようにして書き込まれたデータを読み出
す場合は、奇数フイールドと偶数フイールドのデ
ータが奇数番地、偶数番地、奇数番地、偶数番
地、…と交互に記憶されているので、読み出しに
あたつてはシリアルに読み出せば、垂直方向のデ
ータがそのまま得られ、これを印字することが容
易にできる。つまり従来のような読み出しにあた
つての複雑なアドレスコントロールが必要ないの
である。

また、この発明の場合、サンプル周期はほぼ水
平周期に等しいので従来のような１フイールド周
期に対して非常に短い周期とすることができ、非
常に実用的である。

さらにこの発明においてはビデオ信号の奇数フ
イールドのデータが先に来ても或いは偶数フイー
ルドのデータが先に来ても両者をまちがえること
はないという効果もある。

【図面の簡単な説明】

第１図及び第２図はビデオ信号のサンプリング
方向をテレビ画面の上で表わしたときの状態を説
明するための図、第３図はこの発明の装置の一例
の系統図、第４図はその説明のための波形図であ
る。 ２はＡ−Ｄ変換器、３はRAM、１０はフレー
ム検出回路、１１はアドレスカウンタ、１２はフ
リツプフロツプ回路である。

Claims (1)

1. 【特許請求の範囲】 １ 入力ビデオ信号から同期信号を検出する同期
   信号検出手段と、 上記同期信号に基づいて、クロツク周期が１水
   平期間でかつ１フレーム毎にサンプリング位置が
   画面の水平方向に１サンプリングピツチ移動する
   サンプリングクロツクを発生するクロツク発生手
   段と、 上記サンプリングクロツクによつてサンプリン
   グされたビデオ信号をデイジタルデータに変換す
   るアナログ／デイジタル変換手段と、 上記同期信号と上記サンプリングクロツクに基
   づいて奇数フイールドと偶数フイールドとの識別
   信号を有するアドレスデータを発生するアドレス
   データ発生手段と、 上記デイジタルデータを記憶するフレームメモ
   リーとを有し、 上記デイジタルデータを上記アドレスデータに
   応じて直接上記アナログ／デイジタル変換手段よ
   り上記フレームメモリーに書き込み、該書き込み
   は奇数フイールドと偶数フイールドとで交互に行
   うようになし、読み出し時にシリアルに読み出す
   ことにより、画面の垂直方向のデイジタルデータ
   を出力するようにしたビデオ信号処理装置。