JPH0326020A - 位相ロックループ回路 - Google Patents
位相ロックループ回路Info
- Publication number
- JPH0326020A JPH0326020A JP1159589A JP15958989A JPH0326020A JP H0326020 A JPH0326020 A JP H0326020A JP 1159589 A JP1159589 A JP 1159589A JP 15958989 A JP15958989 A JP 15958989A JP H0326020 A JPH0326020 A JP H0326020A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- circuit
- integration
- output voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 abstract description 11
- 238000012935 Averaging Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は位相ロックループ回路、特にデジタル処理回路
で積分型ループフィルタを用いた位相ロックループ回路
の構威に関する． ［従来の技術Ｊ 従来から，完全積分型ループフィルタ（例えば，位相ラ
グ型フィルタ）を有する位相ロックループ（ＰＬＬ）回
路が周知であり、この位相ロックルーブ回路はデジタル
処理回路でのデジタル復調器などに用いられる． ［解決すべき課題］ この種の位相ロックループ回路では、完全積分型ループ
フィルタを用いることから、．無信号時における位相検
出器に生じる誤差電圧の蓄積により上記ループフィルタ
内の積分器に誤差が蓄積されるので，後段に設けられた
積分器で構成される電圧制御発振器（Ｖ Ｃ Ｏ）の周
波数が異常にずれるという問題がある．このため、ｖＣ
Ｏの周波数が位相ロックループ回路の同期範囲を超える
ことになり，正常な同期ができず暴走する結果となる．
このことを、第２ｒＡおよび第３図により詳細に説明す
る． 第２図には、積分型ループフィルタの回路構或が示され
ており、この回路の伝達関数Ｈ （Ｚ）は次式で与えら
れる． ｌ Ｈ（Ｚ）＝α＋β ― ・・・（１）１
− Ｚ 上記（１）式において、第２項のｌ／（１−Ｚ−１）は
積分器で生じる値であるが、入力にある固定電圧が印加
された場合にはその電圧が積分され、出力には大きな電
圧が発生することになる。
で積分型ループフィルタを用いた位相ロックループ回路
の構威に関する． ［従来の技術Ｊ 従来から，完全積分型ループフィルタ（例えば，位相ラ
グ型フィルタ）を有する位相ロックループ（ＰＬＬ）回
路が周知であり、この位相ロックルーブ回路はデジタル
処理回路でのデジタル復調器などに用いられる． ［解決すべき課題］ この種の位相ロックループ回路では、完全積分型ループ
フィルタを用いることから、．無信号時における位相検
出器に生じる誤差電圧の蓄積により上記ループフィルタ
内の積分器に誤差が蓄積されるので，後段に設けられた
積分器で構成される電圧制御発振器（Ｖ Ｃ Ｏ）の周
波数が異常にずれるという問題がある．このため、ｖＣ
Ｏの周波数が位相ロックループ回路の同期範囲を超える
ことになり，正常な同期ができず暴走する結果となる．
このことを、第２ｒＡおよび第３図により詳細に説明す
る． 第２図には、積分型ループフィルタの回路構或が示され
ており、この回路の伝達関数Ｈ （Ｚ）は次式で与えら
れる． ｌ Ｈ（Ｚ）＝α＋β ― ・・・（１）１
− Ｚ 上記（１）式において、第２項のｌ／（１−Ｚ−１）は
積分器で生じる値であるが、入力にある固定電圧が印加
された場合にはその電圧が積分され、出力には大きな電
圧が発生することになる。
一方，第３図には、上記ループフィルタの後段に設けら
れるＶＣＯの回路構威が示されており、変換テーブル前
までの伝達５１１数は上記の場合と同様に１／（１−Ｚ
−１）である．従って，上記第２図のループフィルタの
出力が入力ざれると、その電圧はさらに積分され、誤差
電圧も大きな値となる．すなわち、ループフィルタの出
力をｖｎとすれば、ＶＣＯ内の変換テーブルの入力はΣ
ｖｎとなる．したがって、変換テーブルからはＳＩＮ（
Σｖｎ），ｃｏｓ （Σｖ ｎ ）のｖｃｏ信号が生威
される． 仮に、ループフィルタ出力がｖｎ＝Ｖであるとすると、
周波数ｆは次式のようになる．■ ｆ − （１｛？） ・・・（２）２
π ◆ Ｔ したがって、上式（２）式の周波数が位相ロックループ
回路で同期できる周波数範囲内にあれば、正常に復帰す
ることができるが，長時間放置されると、積分型ループ
フィルタの周波数が高くなり、同期できなくなる． 本発明は上記問題点にかんがみてなされたもので、その
目的は，積分型ループフィルタの出力電圧周波数が同期
範囲の周波数を超えることを防止し、デジタル処理回路
においても正常な動作を維持できる位相口ックループ回
路を提供することにある． ［課題の解決手段］ 上記目的を達戊するために、本発明は、積分型ループフ
ィルタを有する位相ロックルーブ回路において、上記積
分型ループフィルタの出力電圧と所定のしきい値電圧と
を比較し、このしきい値を超えたか否かを判定する判定
回路を設け，この判定回路出力に基づいて上記しきい値
を超えたときに上記積分型ループフィルタ内の積分値を
リセットする構或としてある． ［作用］ 上記構威によれば、判定回路により積分型ループフィル
タの出力電圧と正常な同期を雑持するためのしきい値電
圧とが比較され、出力電圧が所定のしきい値を超えた場
合にはリセット信号が積分型ループフィルタに出力され
る．そして、積分型ループフィルタ内では積分器の値が
リセットされ、新たに積分動作が開始されることになる
．［実施例］ 以下、本発明の一実施例について図面を参照しながら詳
細に説明する． 第１図には、実施例に係る位相ロックループ（ＰＬＬ）
回路の回路ブロックが示されており、位相比較器ｌには
積分型ループフィルタ２が接続されると共に、この積分
型ループフィルタ２の後段に電圧制御発振器（ＶＣＯ）
３が接続され、このＶＣＯ出力を位相比較器１にフィー
ドバックすることによりループを形成する．そして実施
例では、上記積分型ループフィルタ２とＶＣＯ３との間
に判定回路４を設けており、この判定回路４にはしきい
値電圧Ｖ＾が設定されている．このしきい値電圧ＶＡは
、位相ロックループ回路においてロック動作可能な周波
数をｆ ＋−とすれば、ＶＡ２π●Ｔ●ｆ１に設定する
． また、実施例では雑音等による誤動作を防止するために
、低域通過フィルタである平均回路５を判定回路４に接
続しており、この平均回路５の出力を積分型ルーブフ４
，Ｉレタ２に入力する構成とする． 以上の構或によれば、上記判定回路４によってＶＣＯ３
の制御電圧となる積分型ループフィルタ２の出力電圧Ｖ
Ｃが検出され、この出力電圧Ｖｃは予め設定したしきい
値電圧ＶＡと比較されることになり、！Ｖｃｌ＞ｖＡの
ときにしきい値を超えたことを示す情報償号が平均回路
５に出力される．そうすると、平均回′ｉ８５からはリ
セット信号が積分ｙ！１ループフィルタ２に出力される
ので，このリセット信号によって積分型ループフィルタ
２内の積分器の積分値はリセットされ、新たに積分動作
を開始することになる． 例えば、第２図においては積分器としてシフトレシスタ
を用いているので，このシフトレジスタの内容を平均回
路５からのリセット信号によりクリアすることになる． このようにして、積分型ループフィルタ２の出力電圧が
ＶＣＯ３の制御電圧を逸脱した場合には、ループフィル
タ内の積分値がリセットされることにより正常な同期が
維持されることになる．［発明の効果］ 以上説明したように本発明によれば、積分型ループフィ
ルタの出力電圧を所定のしきい値電圧と比較判定し、こ
のしきい値を超えた場合には積分型ループフィルタ内の
積分値をリセットするようにしたので．ＶＣＯの制御電
圧となる積分聖ループフィルタ出力電圧の周波数が位相
ロフ・クルーブ回路の正常な同期範囲の周波数を超える
ことを防止できる．したがって，デジタル処理回路にお
いても正常な同期動作を維持することができ５位相ロシ
クループ回路の暴走を防止することが可能となる．
れるＶＣＯの回路構威が示されており、変換テーブル前
までの伝達５１１数は上記の場合と同様に１／（１−Ｚ
−１）である．従って，上記第２図のループフィルタの
出力が入力ざれると、その電圧はさらに積分され、誤差
電圧も大きな値となる．すなわち、ループフィルタの出
力をｖｎとすれば、ＶＣＯ内の変換テーブルの入力はΣ
ｖｎとなる．したがって、変換テーブルからはＳＩＮ（
Σｖｎ），ｃｏｓ （Σｖ ｎ ）のｖｃｏ信号が生威
される． 仮に、ループフィルタ出力がｖｎ＝Ｖであるとすると、
周波数ｆは次式のようになる．■ ｆ − （１｛？） ・・・（２）２
π ◆ Ｔ したがって、上式（２）式の周波数が位相ロックループ
回路で同期できる周波数範囲内にあれば、正常に復帰す
ることができるが，長時間放置されると、積分型ループ
フィルタの周波数が高くなり、同期できなくなる． 本発明は上記問題点にかんがみてなされたもので、その
目的は，積分型ループフィルタの出力電圧周波数が同期
範囲の周波数を超えることを防止し、デジタル処理回路
においても正常な動作を維持できる位相口ックループ回
路を提供することにある． ［課題の解決手段］ 上記目的を達戊するために、本発明は、積分型ループフ
ィルタを有する位相ロックルーブ回路において、上記積
分型ループフィルタの出力電圧と所定のしきい値電圧と
を比較し、このしきい値を超えたか否かを判定する判定
回路を設け，この判定回路出力に基づいて上記しきい値
を超えたときに上記積分型ループフィルタ内の積分値を
リセットする構或としてある． ［作用］ 上記構威によれば、判定回路により積分型ループフィル
タの出力電圧と正常な同期を雑持するためのしきい値電
圧とが比較され、出力電圧が所定のしきい値を超えた場
合にはリセット信号が積分型ループフィルタに出力され
る．そして、積分型ループフィルタ内では積分器の値が
リセットされ、新たに積分動作が開始されることになる
．［実施例］ 以下、本発明の一実施例について図面を参照しながら詳
細に説明する． 第１図には、実施例に係る位相ロックループ（ＰＬＬ）
回路の回路ブロックが示されており、位相比較器ｌには
積分型ループフィルタ２が接続されると共に、この積分
型ループフィルタ２の後段に電圧制御発振器（ＶＣＯ）
３が接続され、このＶＣＯ出力を位相比較器１にフィー
ドバックすることによりループを形成する．そして実施
例では、上記積分型ループフィルタ２とＶＣＯ３との間
に判定回路４を設けており、この判定回路４にはしきい
値電圧Ｖ＾が設定されている．このしきい値電圧ＶＡは
、位相ロックループ回路においてロック動作可能な周波
数をｆ ＋−とすれば、ＶＡ２π●Ｔ●ｆ１に設定する
． また、実施例では雑音等による誤動作を防止するために
、低域通過フィルタである平均回路５を判定回路４に接
続しており、この平均回路５の出力を積分型ルーブフ４
，Ｉレタ２に入力する構成とする． 以上の構或によれば、上記判定回路４によってＶＣＯ３
の制御電圧となる積分型ループフィルタ２の出力電圧Ｖ
Ｃが検出され、この出力電圧Ｖｃは予め設定したしきい
値電圧ＶＡと比較されることになり、！Ｖｃｌ＞ｖＡの
ときにしきい値を超えたことを示す情報償号が平均回路
５に出力される．そうすると、平均回′ｉ８５からはリ
セット信号が積分ｙ！１ループフィルタ２に出力される
ので，このリセット信号によって積分型ループフィルタ
２内の積分器の積分値はリセットされ、新たに積分動作
を開始することになる． 例えば、第２図においては積分器としてシフトレシスタ
を用いているので，このシフトレジスタの内容を平均回
路５からのリセット信号によりクリアすることになる． このようにして、積分型ループフィルタ２の出力電圧が
ＶＣＯ３の制御電圧を逸脱した場合には、ループフィル
タ内の積分値がリセットされることにより正常な同期が
維持されることになる．［発明の効果］ 以上説明したように本発明によれば、積分型ループフィ
ルタの出力電圧を所定のしきい値電圧と比較判定し、こ
のしきい値を超えた場合には積分型ループフィルタ内の
積分値をリセットするようにしたので．ＶＣＯの制御電
圧となる積分聖ループフィルタ出力電圧の周波数が位相
ロフ・クルーブ回路の正常な同期範囲の周波数を超える
ことを防止できる．したがって，デジタル処理回路にお
いても正常な同期動作を維持することができ５位相ロシ
クループ回路の暴走を防止することが可能となる．
第１図は位相ｂツクルーブ回路の構成を示す回路ブロッ
ク図、第２図は積分型ループフィルタの構成を示す回路
ブロック図、第３図は電圧制御発振器（Ｖ Ｃ Ｏ）の
構或を示す回路ブロック図である． １：位相比較器 ２：２ｉ分型ループフィルタ ３：電圧制御発振器（ＶＣＯ） ４：判定回路 ５：平均回路
ク図、第２図は積分型ループフィルタの構成を示す回路
ブロック図、第３図は電圧制御発振器（Ｖ Ｃ Ｏ）の
構或を示す回路ブロック図である． １：位相比較器 ２：２ｉ分型ループフィルタ ３：電圧制御発振器（ＶＣＯ） ４：判定回路 ５：平均回路
Claims (1)
- 積分型ループフィルタを有する位相ロックループ回路に
おいて、上記積分型ループフィルタの出力電圧と所定の
しきい値電圧とを比較し、このしきい値を超えたか否か
を判定する判定回路を設け、この判定回路出力に基づい
て上記しきい値を超えたときに上記積分型ループフィル
タ内の積分値をリセットすることを特徴とする位相ロッ
クループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159589A JP2564940B2 (ja) | 1989-06-23 | 1989-06-23 | 位相ロックループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1159589A JP2564940B2 (ja) | 1989-06-23 | 1989-06-23 | 位相ロックループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0326020A true JPH0326020A (ja) | 1991-02-04 |
| JP2564940B2 JP2564940B2 (ja) | 1996-12-18 |
Family
ID=15697011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1159589A Expired - Fee Related JP2564940B2 (ja) | 1989-06-23 | 1989-06-23 | 位相ロックループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564940B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6264125A (ja) * | 1985-09-13 | 1987-03-23 | Sanyo Electric Co Ltd | 位相同期回路 |
| JPS63182691U (ja) * | 1987-05-14 | 1988-11-24 | ||
| JPH0292035A (ja) * | 1988-09-28 | 1990-03-30 | Kenwood Corp | 拡散スペクトル受信機における遅延ロックループ回路 |
-
1989
- 1989-06-23 JP JP1159589A patent/JP2564940B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6264125A (ja) * | 1985-09-13 | 1987-03-23 | Sanyo Electric Co Ltd | 位相同期回路 |
| JPS63182691U (ja) * | 1987-05-14 | 1988-11-24 | ||
| JPH0292035A (ja) * | 1988-09-28 | 1990-03-30 | Kenwood Corp | 拡散スペクトル受信機における遅延ロックループ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564940B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870002A (en) | Phase-frequency lock detector | |
| JPS63204920A (ja) | Ｐｌｌ監視回路 | |
| US10498344B2 (en) | Phase cancellation in a phase-locked loop | |
| US20030011437A1 (en) | Phase locked loop circuit | |
| US6314150B1 (en) | Lock detector circuit for a phase-locked loop | |
| JP3028955B1 (ja) | Ｐｌｌロック回路におけるロック検出方法及びその装置 | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| JPH0326020A (ja) | 位相ロックループ回路 | |
| KR19990030150U (ko) | 디피피엘엘에서 주파수와 위상 동시 보상 장치 | |
| GB2399240A (en) | Start up circuit for a phase locked loop | |
| CN1286530B (zh) | 一种时钟同步系统数字锁相环实现方法 | |
| JPH08211968A (ja) | 改善されたリセット信号発生方法及びその装置 | |
| JPH06164381A (ja) | Ｐｌｌの同期はずれ検出回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPS6236944A (ja) | 搬送波再生方式 | |
| US5631708A (en) | Automatic phase control apparatus | |
| JPS5922420B2 (ja) | Ａｆｃ回路方式 | |
| KR0162463B1 (ko) | 디지탈 위상 조정 장치 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| JPH034619A (ja) | 位相同期回路 | |
| JPH01233831A (ja) | 位相同期ループ回路 | |
| JPH05129947A (ja) | 位相同期装置 | |
| JPH04274617A (ja) | Ｐｌｌ回路 | |
| JPH0936734A (ja) | 警報機能付発振回路 | |
| JPH03217124A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |