【発明の詳細な説明】
［産業上の利用分野］
本発明は位相ロックループ回路、特にデジタル処理回路
で積分型ループフィルタを用いた位相ロックループ回路
の構威に関する．
［従来の技術Ｊ
従来から，完全積分型ループフィルタ（例えば，位相ラ
グ型フィルタ）を有する位相ロックループ（ＰＬＬ）回
路が周知であり、この位相ロックルーブ回路はデジタル
処理回路でのデジタル復調器などに用いられる．
［解決すべき課題］
この種の位相ロックループ回路では、完全積分型ループ
フィルタを用いることから、．無信号時における位相検
出器に生じる誤差電圧の蓄積により上記ループフィルタ
内の積分器に誤差が蓄積されるので，後段に設けられた
積分器で構成される電圧制御発振器（Ｖ Ｃ Ｏ）の周
波数が異常にずれるという問題がある．このため、ｖＣ
Ｏの周波数が位相ロックループ回路の同期範囲を超える
ことになり，正常な同期ができず暴走する結果となる．
このことを、第２ｒＡおよび第３図により詳細に説明す
る．
第２図には、積分型ループフィルタの回路構或が示され
ており、この回路の伝達関数Ｈ （Ｚ）は次式で与えら
れる．
ｌ
Ｈ（Ｚ）＝α＋β ― ・・・（１）１
− Ｚ
上記（１）式において、第２項のｌ／（１−Ｚ−１）は
積分器で生じる値であるが、入力にある固定電圧が印加
された場合にはその電圧が積分され、出力には大きな電
圧が発生することになる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase-locked loop circuit, and particularly to the structure of a phase-locked loop circuit using an integral loop filter in a digital processing circuit. [Prior Art J] A phase-locked loop (PLL) circuit having a fully integral loop filter (for example, a phase lag filter) has been well known, and this phase-locked loop circuit is used in a digital demodulator, etc. in a digital processing circuit. Used for. [Problems to be solved] This type of phase-locked loop circuit uses a fully integral loop filter, so... Because the error voltage that occurs in the phase detector when there is no signal is accumulated, the error is accumulated in the integrator in the loop filter, so the frequency of the voltage controlled oscillator (VCO) consisting of the integrator installed at the subsequent stage is There is a problem that there is an abnormal deviation. For this reason, vC
The frequency of O will exceed the synchronization range of the phase-locked loop circuit, and normal synchronization will not be possible, resulting in a runaway.
This will be explained in detail with reference to 2rA and FIG. Figure 2 shows the circuit structure of an integral loop filter, and the transfer function H (Z) of this circuit is given by the following equation. l H (Z) = α + β - ... (1) 1
- Z In the above equation (1), the second term l/(1-Z-1) is a value generated by the integrator, but when a fixed voltage is applied to the input, that voltage is integrated, A large voltage will be generated at the output.
一方，第３図には、上記ループフィルタの後段に設けら
れるＶＣＯの回路構威が示されており、変換テーブル前
までの伝達５１１数は上記の場合と同様に１／（１−Ｚ
−１）である．従って，上記第２図のループフィルタの
出力が入力ざれると、その電圧はさらに積分され、誤差
電圧も大きな値となる．すなわち、ループフィルタの出
力をｖｎとすれば、ＶＣＯ内の変換テーブルの入力はΣ
ｖｎとなる．したがって、変換テーブルからはＳＩＮ（
Σｖｎ），ｃｏｓ （Σｖ ｎ ）のｖｃｏ信号が生威
される．
仮に、ループフィルタ出力がｖｎ＝Ｖであるとすると、
周波数ｆは次式のようになる．■
ｆ − （１｛？） ・・・（２）２
π ◆ Ｔ
したがって、上式（２）式の周波数が位相ロックループ
回路で同期できる周波数範囲内にあれば、正常に復帰す
ることができるが，長時間放置されると、積分型ループ
フィルタの周波数が高くなり、同期できなくなる．
本発明は上記問題点にかんがみてなされたもので、その
目的は，積分型ループフィルタの出力電圧周波数が同期
範囲の周波数を超えることを防止し、デジタル処理回路
においても正常な動作を維持できる位相口ックループ回
路を提供することにある．
［課題の解決手段］
上記目的を達戊するために、本発明は、積分型ループフ
ィルタを有する位相ロックルーブ回路において、上記積
分型ループフィルタの出力電圧と所定のしきい値電圧と
を比較し、このしきい値を超えたか否かを判定する判定
回路を設け，この判定回路出力に基づいて上記しきい値
を超えたときに上記積分型ループフィルタ内の積分値を
リセットする構或としてある．
［作用］
上記構威によれば、判定回路により積分型ループフィル
タの出力電圧と正常な同期を雑持するためのしきい値電
圧とが比較され、出力電圧が所定のしきい値を超えた場
合にはリセット信号が積分型ループフィルタに出力され
る．そして、積分型ループフィルタ内では積分器の値が
リセットされ、新たに積分動作が開始されることになる
．［実施例］
以下、本発明の一実施例について図面を参照しながら詳
細に説明する．
第１図には、実施例に係る位相ロックループ（ＰＬＬ）
回路の回路ブロックが示されており、位相比較器ｌには
積分型ループフィルタ２が接続されると共に、この積分
型ループフィルタ２の後段に電圧制御発振器（ＶＣＯ）
３が接続され、このＶＣＯ出力を位相比較器１にフィー
ドバックすることによりループを形成する．そして実施
例では、上記積分型ループフィルタ２とＶＣＯ３との間
に判定回路４を設けており、この判定回路４にはしきい
値電圧Ｖ＾が設定されている．このしきい値電圧ＶＡは
、位相ロックループ回路においてロック動作可能な周波
数をｆ ＋−とすれば、ＶＡ２π●Ｔ●ｆ１に設定する
．
また、実施例では雑音等による誤動作を防止するために
、低域通過フィルタである平均回路５を判定回路４に接
続しており、この平均回路５の出力を積分型ルーブフ４
，Ｉレタ２に入力する構成とする．
以上の構或によれば、上記判定回路４によってＶＣＯ３
の制御電圧となる積分型ループフィルタ２の出力電圧Ｖ
Ｃが検出され、この出力電圧Ｖｃは予め設定したしきい
値電圧ＶＡと比較されることになり、！Ｖｃｌ＞ｖＡの
ときにしきい値を超えたことを示す情報償号が平均回路
５に出力される．そうすると、平均回′ｉ８５からはリ
セット信号が積分ｙ！１ループフィルタ２に出力される
ので，このリセット信号によって積分型ループフィルタ
２内の積分器の積分値はリセットされ、新たに積分動作
を開始することになる．
例えば、第２図においては積分器としてシフトレシスタ
を用いているので，このシフトレジスタの内容を平均回
路５からのリセット信号によりクリアすることになる．
このようにして、積分型ループフィルタ２の出力電圧が
ＶＣＯ３の制御電圧を逸脱した場合には、ループフィル
タ内の積分値がリセットされることにより正常な同期が
維持されることになる．［発明の効果］
以上説明したように本発明によれば、積分型ループフィ
ルタの出力電圧を所定のしきい値電圧と比較判定し、こ
のしきい値を超えた場合には積分型ループフィルタ内の
積分値をリセットするようにしたので．ＶＣＯの制御電
圧となる積分聖ループフィルタ出力電圧の周波数が位相
ロフ・クルーブ回路の正常な同期範囲の周波数を超える
ことを防止できる．したがって，デジタル処理回路にお
いても正常な同期動作を維持することができ５位相ロシ
クループ回路の暴走を防止することが可能となる．On the other hand, FIG. 3 shows the circuit structure of the VCO provided after the loop filter, and the number of 511 signals transmitted up to the conversion table is 1/(1-Z) as in the above case.
-1). Therefore, when the output of the loop filter shown in FIG. 2 is not input, its voltage is further integrated, and the error voltage also becomes a large value. That is, if the output of the loop filter is vn, the input of the conversion table in the VCO is Σ
vn. Therefore, from the conversion table, SIN(
Σvn), cos (Σv n ) vco signals are generated. If the loop filter output is vn=V,
The frequency f is as follows. ■ f − (1{?) ...(2)2
π ◆ T Therefore, if the frequency of equation (2) above is within the frequency range that can be synchronized with the phase-locked loop circuit, it can return to normal, but if left unused for a long time, the frequency of the integral loop filter will change. becomes high and synchronization becomes impossible. The present invention has been made in view of the above-mentioned problems, and its purpose is to prevent the output voltage frequency of an integral loop filter from exceeding the frequency of the synchronization range, and to provide a phase shifter that can maintain normal operation even in digital processing circuits. The objective is to provide an open loop circuit. [Means for Solving the Problems] In order to achieve the above object, the present invention provides a phase-locked loop circuit having an integral loop filter, which compares the output voltage of the integral loop filter with a predetermined threshold voltage. A determination circuit is provided to determine whether or not this threshold value has been exceeded, and the integral value in the integral loop filter is reset when the threshold value is exceeded based on the output of this determination circuit. ．． [Operation] According to the above structure, the determination circuit compares the output voltage of the integral loop filter with a threshold voltage for maintaining normal synchronization, and determines whether the output voltage exceeds a predetermined threshold. In this case, a reset signal is output to the integral loop filter. Then, the value of the integrator in the integral type loop filter is reset, and a new integral operation is started. [Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a phase-locked loop (PLL) according to an embodiment.
A circuit block of the circuit is shown, in which an integral loop filter 2 is connected to the phase comparator l, and a voltage controlled oscillator (VCO) is connected to the integral loop filter 2.
3 is connected, and this VCO output is fed back to the phase comparator 1 to form a loop. In this embodiment, a determination circuit 4 is provided between the integral loop filter 2 and the VCO 3, and a threshold voltage V^ is set in the determination circuit 4. This threshold voltage VA is set to VA2π●T●f1, assuming that the frequency at which locking operation is possible in the phase-locked loop circuit is f + -. In addition, in the embodiment, in order to prevent malfunctions due to noise, etc., an averaging circuit 5, which is a low-pass filter, is connected to the judgment circuit 4, and the output of this averaging circuit 5 is connected to the integrating loop filter 4.
, the configuration is such that it is input to I letter 2. According to the above structure, the determination circuit 4 determines whether the VCO3
The output voltage V of the integral loop filter 2 becomes the control voltage of
C is detected, and this output voltage Vc is compared with a preset threshold voltage VA, ! When Vcl>vA, an information signal indicating that the threshold value has been exceeded is output to the averaging circuit 5. Then, from the averaging cycle 'i85, the reset signal is integrated y! Since it is output to the 1-loop filter 2, the integral value of the integrator in the integral type loop filter 2 is reset by this reset signal, and a new integration operation is started. For example, in FIG. 2, a shift register is used as an integrator, so the contents of this shift register are cleared by the reset signal from the averaging circuit 5. In this way, when the output voltage of the integral loop filter 2 deviates from the control voltage of the VCO 3, the integral value within the loop filter is reset, thereby maintaining normal synchronization. [Effects of the Invention] As explained above, according to the present invention, the output voltage of the integral loop filter is compared and determined with a predetermined threshold voltage, and when the output voltage exceeds this threshold voltage, the output voltage of the integral loop filter is Since the integral value of is reset. It is possible to prevent the frequency of the integral loop filter output voltage, which is the control voltage of the VCO, from exceeding the frequency within the normal synchronization range of the phase lobe loop circuit. Therefore, normal synchronous operation can be maintained even in the digital processing circuit, and it is possible to prevent runaway of the 5-phase lossy loop circuit.
【図面の簡単な説明】[Brief explanation of drawings]
第１図は位相ｂツクルーブ回路の構成を示す回路ブロッ
ク図、第２図は積分型ループフィルタの構成を示す回路
ブロック図、第３図は電圧制御発振器（Ｖ Ｃ Ｏ）の
構或を示す回路ブロック図である．
１：位相比較器
２：２ｉ分型ループフィルタ
３：電圧制御発振器（ＶＣＯ）
４：判定回路
５：平均回路Figure 1 is a circuit block diagram showing the configuration of a phase b block loop circuit, Figure 2 is a circuit block diagram showing the configuration of an integral loop filter, and Figure 3 is a circuit diagram showing the configuration of a voltage controlled oscillator (VCO). This is a block diagram. 1: Phase comparator 2: 2i division loop filter 3: Voltage controlled oscillator (VCO) 4: Judgment circuit 5: Average circuit