JPH0326070A - Contour emphasis circuit - Google Patents
Contour emphasis circuitInfo
- Publication number
- JPH0326070A JPH0326070A JP1160114A JP16011489A JPH0326070A JP H0326070 A JPH0326070 A JP H0326070A JP 1160114 A JP1160114 A JP 1160114A JP 16011489 A JP16011489 A JP 16011489A JP H0326070 A JPH0326070 A JP H0326070A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- adder
- outputs
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の目的〕
(産業上の利用分野)
この発明はベースバンドのビデオ信号の処理を行う例え
ばデジタルテレビジョン受像機に使用される輪郭強調回
路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an edge enhancement circuit used in, for example, a digital television receiver, which processes a baseband video signal.
(従来の技術〉
一般にデジタルテレビジョン受像機の内部には、輝度信
号あるいは色差信号の高城成分を増幅する輪郭強調回路
が設けられている。(Prior Art) Generally, a digital television receiver is provided with an edge enhancement circuit that amplifies the Takagi component of a luminance signal or a color difference signal.
第2図は、従来の輪郭強調同路を示している。FIG. 2 shows a conventional contour enhancement system.
NTSC方式では、1フィールド当たり(525/2)
本の走査線による映像を伝送しているが、近年ではライ
ン間及びフl−ルド間での走査線補間処理を施すことに
より、1フィールド当たり525本の走査線より構成さ
れる映像を映出するテレビジョン受像機が開発されてい
る。In the NTSC system, per field (525/2)
Images are transmitted using the scanning lines of a book, but in recent years, by applying scanning line interpolation processing between lines and between full fields, images consisting of 525 scanning lines per field can be projected. A television receiver has been developed.
入力端子11には、上記のようム順次走査のための補間
処理が行われた輝度信号が入力される。The input terminal 11 receives a luminance signal that has been subjected to interpolation processing for sequential scanning as described above.
輝度信号は、(−1/4)倍を行う係数器21及びIH
遅延線12に供給される。直列接続されたIH遅延線1
2、13、14はすべて同じ構成のもであり、それぞれ
1水早期間の遅延量を持つ。遅延線の出力は、フィルタ
20と30に入力される。The luminance signal is multiplied by (-1/4) by a coefficient multiplier 21 and an IH.
The signal is supplied to delay line 12. IH delay line 1 connected in series
2, 13, and 14 all have the same configuration, and each has a delay amount in the early stage of one water. The output of the delay line is input to filters 20 and 30.
フィルタ20は、係数器21、22、23を有し、係数
器22には遅延線13の出力、係数器23には遅延線1
5の出力が供給される。またフィルタ30は、係数器3
1、32、33を有し、係数器31には遅延線12の出
力、係数器32には遅延線13の出力、係数器33には
遅延線14の出力が供給される。The filter 20 has coefficient units 21, 22, and 23, the coefficient unit 22 has the output of the delay line 13, and the coefficient unit 23 has the output of the delay line 1.
5 outputs are provided. Further, the filter 30 includes a coefficient unit 3
1, 32, and 33, the output of the delay line 12 is supplied to the coefficient unit 31, the output of the delay line 13 is supplied to the coefficient unit 32, and the output of the delay line 14 is supplied to the coefficient unit 33.
係数器21、22、230出力は加算器24で加算され
、係数器25で適切な振輻に調整された後、加算器16
に入力される。また係数器31、32、33の出力は加
算器34で加算され、係数器35で適切な振幅に調整き
れた後、加算器16に入力される。加算器16の出力は
、リミツター回路17を介して出力端子に輪郭強調信号
として導出される。The outputs of the coefficient multipliers 21, 22, and 230 are added in an adder 24, and after being adjusted to an appropriate amplitude in a coefficient multiplier 25, the outputs are added in an adder 16.
is input. Further, the outputs of the coefficient units 31, 32, and 33 are added by an adder 34, and after being adjusted to an appropriate amplitude by a coefficient unit 35, the outputs are input to an adder 16. The output of the adder 16 is delivered to an output terminal via a limiter circuit 17 as an edge emphasis signal.
上記フィルタ20の特性は、第3図の周波数特性40で
あり、中心周波数は(525/4) (cpl1)であ
る。The characteristic of the filter 20 is the frequency characteristic 40 shown in FIG. 3, and the center frequency is (525/4) (cpl1).
一方、フィルタ30の特性は、(525/2) (cp
h)に中心周波数をもークもので、第3図の周波数特性
41のように表せる。従って、加算器16からは、入力
端子に供給された信号のうち(525/4) (cph
)、(525/2) (cph)成分の強調されたもの
が出力され、リミヴタ−回路17で振幅制限されて出力
ざれることになる。On the other hand, the characteristics of the filter 30 are (525/2) (cp
By setting the center frequency at h), it can be expressed as the frequency characteristic 41 in FIG. Therefore, from the adder 16, (525/4) (cph
), (525/2) (cph) components are outputted, and the amplitude is limited by the limiter circuit 17 and the output is eliminated.
垂直輪郭強調の説明を容易にするために、第4図及び第
5図に示す方法により、垂直方向の輝度嚢化を表現して
説明する。In order to facilitate the explanation of vertical contour enhancement, luminance encapsulation in the vertical direction will be expressed and explained using the method shown in FIGS. 4 and 5.
これは、1フィールドの絵柄を垂直に切断し、その切断
点での輝度を走査線毎に模式的に表現している。縦軸が
輝度で、横軸が走査線番号となっている。入力端子11
より入力される輝度信号は、0〜255までの値の信号
とし、また出力端子18から出力される信号も0〜25
5までの値を取り得るものとする。また係数器25及び
係数器35の係数値も共に1として説明する。In this method, a picture in one field is cut vertically, and the brightness at the cut point is schematically expressed for each scanning line. The vertical axis is the brightness, and the horizontal axis is the scanning line number. Input terminal 11
The luminance signal input from the output terminal 18 has a value of 0 to 255, and the signal output from the output terminal 18 also has a value of 0 to 255.
It can take values up to 5. Further, the coefficient values of the coefficient multiplier 25 and the coefficient multiplier 35 are both assumed to be 1 in the explanation.
第4図の絵柄51は、(525/2) (cph)なる
絵柄であり、上記垂直輪郭強調回路により出力としては
第5図の絵柄61に示すように強調される。また、第4
図の絵柄52は、(525/4) (cph)なる絵柄
であり、出力としては第5図の絵柄62に示すように強
調される。いずれも輝度差が拡大し、見かけ上絵柄がは
っきりする。このような原理により、輪郭の強調が得ら
れる。The pattern 51 in FIG. 4 is a pattern (525/2) (cph), and is emphasized as an output by the vertical contour emphasizing circuit as shown in the pattern 61 in FIG. Also, the fourth
The picture 52 in the figure is a picture (525/4) (cph), and the output is emphasized as shown in the picture 62 in FIG. In both cases, the difference in brightness increases, making the image clearer in appearance. This principle provides contour enhancement.
とこで、第4図の絵柄53及び絵柄54を輪郭強調する
と、出力としてそれぞれ第5図の絵柄63及び絵柄64
を得る。このようなステップ状の絵柄は、(525/4
)(cph)及び(525/2)(cph)の両戊分を
持つために、上記回路により輪郭強調を行うと、エッジ
の上下の2ラインにオーバーシュート、ブリシュートが
現れてしまう。そして見かけ上は、(525/4) (
cph)或分(周波数の低い方の成分)の強調のみ目立
つようになる。しかしこのようなエッジ部においては、
(525/2)(cph)の強調を行った方がより自然
で精細感のある絵柄となる。By the way, if the outline of the pattern 53 and pattern 54 in FIG. 4 is emphasized, the pattern 63 and pattern 64 in FIG.
get. This kind of step-like pattern is (525/4
)(cph) and (525/2)(cph), so if the above circuit is used to enhance the contour, overshoot and brishoot will appear on the two lines above and below the edge. And apparently, (525/4) (
cph) Only a certain amount (lower frequency components) becomes noticeable. However, in such an edge part,
Emphasizing (525/2) (cph) results in a more natural and detailed image.
(発明が解決しようとずる課M)
上記したように、従来の輪郭強調回路によると、複数の
周波数成分を強調した場合、周波数或分に広がりを持つ
ステップ状の絵柄においては、より低い周波数戊分の強
調のみが目立ち見掛上好ましくない。(Problem M to be Solved by the Invention) As mentioned above, according to the conventional contour enhancement circuit, when multiple frequency components are emphasized, lower frequency components are Only the emphasis on the minutes is noticeable and is visually undesirable.
そこでこの発明は、周波数成分に広がりを持つステップ
状の絵柄においては、周波数的に低い輪郭或分の強調の
度合を下げ周波数的に高い輪郭成分の強調効果を損なう
ことのない輪郭強調回路を提供することを目的とする。Accordingly, the present invention provides an edge enhancement circuit that reduces the degree of emphasis of some contours with low frequencies and does not impair the effect of emphasizing contour components with high frequencies in a step-like pattern with a spread in frequency components. The purpose is to
[発明の効果]
(a!題を解決するための手段)
この発明は、ベースバンド映像信号のうち周波数帯の異
なる成分をそれぞれトランスバーサル型フィルタで抽出
して振幅強調する輪郭強調回路において、
上記トランスバーサル型フィルタのうち最も低い周波数
帯の戊分を抽出して振幅強調する対象フィルタに加えて
、
前記ベースバンド映像信号を入力として、複数の遅延線
が直列接続され各遅延線のタップには遅延時間の異なる
複数のベースバンドの映像信号を得る遅延手段と、この
遅延手段のメインタップを中心として、このメインタッ
プの信号とこれより大なる遅延量を伴うタップの信号と
の第1の差及びその絶対値を得る手段と、同じく前記遅
延手段のメインタップを中心として、このメインタップ
の信号とこれより小なる遅延量を伴うタップの信号乙の
第2の差及びその絶対値を得る手段と、上記第1と第2
の絶対値を用いて演算するこεによりエッジ部のレベル
変化の程度を現す制御信号を取り出し、この制御信号に
上記フィルタの出力をエッジ部では利得を低減する手段
とを備えるものである。[Effects of the Invention] (A! Means for Solving Problem) The present invention provides an edge enhancement circuit that extracts components in different frequency bands from a baseband video signal using transversal filters and enhances their amplitude. In addition to the target filter that extracts the lowest frequency component of the transversal filter and emphasizes its amplitude, multiple delay lines are connected in series with the baseband video signal as input, and each delay line tap has a A delay means for obtaining a plurality of baseband video signals with different delay times, and a first difference between a signal of this main tap and a signal of a tap with a larger delay amount, centering on the main tap of this delay means. and means for obtaining the absolute value thereof, and means for obtaining a second difference between the signal of the main tap and the signal A of the tap with a smaller delay amount and its absolute value, also centering on the main tap of the delay means. and the above first and second
The control signal is calculated using the absolute value of ε to extract a control signal representing the degree of level change in the edge portion, and is provided with means for reducing the gain of the output of the filter in the edge portion of the control signal.
(作用)
上記の手段により、周波数帯の低い成分に対して輪郭強
調を行うフィルタは、エッジ部において利得制御される
ためが正弦波的な絵柄では利得が低下することがなく、
エッジ部において周波数帯の高い戒分が存在するステッ
プ状の絵柄では利得を下げることができる。よって、輪
郭強調効果を有効に発揮することができる。(Function) With the above means, the filter that emphasizes the contours of low frequency components has its gain controlled at the edges, so the gain does not decrease in sinusoidal patterns.
The gain can be lowered for a step-like pattern in which a high frequency band exists at the edge. Therefore, the contour enhancement effect can be effectively exhibited.
(実施例) 以下、この発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例であり、入力端子11には
、映像信号が供給され遅延回路52に導入される。遅延
回路52は、複数のタップを有し、各タップにはそれぞ
れ遅延時間の異なる映像信号を得ることができる。FIG. 1 shows an embodiment of the present invention, in which a video signal is supplied to an input terminal 11 and introduced into a delay circuit 52. In FIG. The delay circuit 52 has a plurality of taps, and each tap can obtain a video signal with a different delay time.
この遅延回路52には、複数のフィルタ回路が接続され
るが、それぞれ遅延回路とともにトランスバーサル型フ
ィルタを構或しており、各トランスバーサル型フィルタ
は、中心周波数が異なるようにタップ接続が工夫されて
おり抽出する成分の周波数帯が異なる。図では、2つの
フィルタ回路53.54を例示している。A plurality of filter circuits are connected to this delay circuit 52, and each of them constitutes a transversal type filter together with the delay circuit, and each transversal type filter has a tap connection devised so that the center frequency is different. The frequency bands of the extracted components are different. In the figure, two filter circuits 53 and 54 are illustrated.
ここで、フィルタ回路54は、フィルタ回路53よりも
周波数の低い成分を抽出するように設定されている。Here, the filter circuit 54 is set to extract components with a lower frequency than the filter circuit 53.
フィルタ回路54は、係数器55、56、57ヲT−7
し、係数器56はメインタップからの信号を供給されて
いる。係数器55と57は、(−174)の係数を有し
、係数器56は(1/4)の係数を持つ。The filter circuit 54 includes coefficient units 55, 56, 57 and T-7.
However, the coefficient multiplier 56 is supplied with a signal from the main tap. Coefficient multipliers 55 and 57 have coefficients of (-174), and coefficient multiplier 56 has a coefficient of (1/4).
係数器56と55の出力は、加算器58において加算さ
れ、係数器56と57の出力は、加算器59において加
算される。The outputs of the coefficient units 56 and 55 are added together in an adder 58, and the outputs of the coefficient units 56 and 57 are added together in an adder 59.
そして加算器58と59の出力は、加算器60において
加算され、その出力は、係数器61において振幅:A整
されて加算器62に供給される。The outputs of the adders 58 and 59 are added in an adder 60, and the output is adjusted in amplitude by a coefficient multiplier 61 and supplied to an adder 62.
一方、加算器58の出力(メインタップと係数器55側
のタップと間の信号差を現している)は、さらに絶対値
回路71に入力される。また加算器59の出力(メイン
タップと係数器57側のタップと間の信号差を現してい
る)は、さらに絶対値回路72に入力される。この絶対
値回路71と72の出力は、最大値回路73に供給され
るとともに最小値回路74に供給される。最大値回路7
3から取り出された最大値と、最小値回路74から取り
出された最小値とは演算回路75に入力される。演算回
路75では、最大値と最小値εを用いて、エッジ部が急
俊なものであるか否かを示す制御信号を得ることができ
る。On the other hand, the output of the adder 58 (representing the signal difference between the main tap and the tap on the coefficient unit 55 side) is further input to the absolute value circuit 71. Further, the output of the adder 59 (representing the signal difference between the main tap and the tap on the coefficient unit 57 side) is further input to the absolute value circuit 72. The outputs of the absolute value circuits 71 and 72 are supplied to a maximum value circuit 73 and a minimum value circuit 74. Maximum value circuit 7
The maximum value taken out from No. 3 and the minimum value taken out from the minimum value circuit 74 are input to an arithmetic circuit 75. The arithmetic circuit 75 can use the maximum value and the minimum value ε to obtain a control signal indicating whether the edge portion is sharp or not.
制御信号は、リミッタ回路76を介して係数器61の制
御端子に供給される。これによりフィルタ54を介して
抽出された信号は、係数器61により利得制御された後
、加算器62に入力される。The control signal is supplied to the control terminal of the coefficient multiplier 61 via the limiter circuit 76. The signal thus extracted through the filter 54 is gain-controlled by the coefficient multiplier 61 and then input to the adder 62 .
加算器62には、他のフィルタ回路の出力も供給されて
おり、その出力が輪郭強調信号として出力端子63に導
出される。The outputs of other filter circuits are also supplied to the adder 62, and the outputs thereof are led out to an output terminal 63 as an edge emphasis signal.
上記した輪郭強調回路によると、トランスバーサル型フ
ィルタ部の周波数特性は、第3図で示した特性と同じで
ある。しかし、周波数帯の低い成分に対して輪郭強調を
行う場合は、エッジ部において利得制御されるためが正
弦波的な絵柄では利得が低下することがなく、エッジ部
において周波数帯の高い成分が存在するステップ状の絵
柄では利得を下げることができる。よって、輪郭強調効
果を有効に発揮することができる。According to the above-described contour enhancement circuit, the frequency characteristics of the transversal filter section are the same as those shown in FIG. However, when contour emphasis is applied to low-frequency components, the gain is controlled at the edges, so the gain does not decrease with sinusoidal patterns, and high-frequency components exist at the edges. The gain can be lowered for step-like patterns. Therefore, the contour enhancement effect can be effectively exhibited.
上記した回路の動作をさらに説明する。The operation of the above circuit will be further explained.
今、最大値回路73の出力をx1最小値回路74の出力
をyとして説明を加える。Now, an explanation will be added assuming that the output of the maximum value circuit 73 is x1 and the output of the minimum value circuit 74 is y.
演算回路75は、その内部に
絶対値回路71および72による絵柄正規化回路の出力
のうち、上記最大値を入力とし、その値が小さいときは
絶対値の大きな値を出力し、また大きいときは絶対値の
小さな値を出力させる第1の非線形回路と、上記最小値
を入力とし、その値が小さいときは絶対値の小さな値を
出力させ、また大きいときは絶対値の大きな値を出力さ
せる第2の非線形回路と、上記第1及び第2の非線形回
路の出力の和をとる第4の加算器手段εを有する。The arithmetic circuit 75 inputs the maximum value among the outputs of the picture normalization circuit including the absolute value circuits 71 and 72, and when the value is small, it outputs a large absolute value, and when it is large, it outputs the maximum value. a first nonlinear circuit that outputs a value with a small absolute value, and a second nonlinear circuit that receives the above-mentioned minimum value as an input and outputs a value with a small absolute value when the value is small, and outputs a value with a large absolute value when the value is large. and fourth adder means ε for summing the outputs of the first and second nonlinear circuits.
即ち、演算回路75の出力をf (X.y)とすると、
演算回路は、その内部回路により、
f (X,y) =MAX(Φ、c−ax) 十by
(a.b.c.は正数)・・・(1)
(ただし、MAX (α、β)はα、βの大きい値を出
力する関数)
なる演算を行う。f (X.y)は、リミッター回路7
6に供給され、リミッター回路76は出力αを得る。リ
ミッター回路76の特性は、次の通りである。That is, if the output of the arithmetic circuit 75 is f (X.y), then
Due to its internal circuit, the arithmetic circuit has f (X, y) = MAX (Φ, c-ax) 10 by
(a.b.c. are positive numbers)...(1) (However, MAX (α, β) is a function that outputs large values of α and β.) The following calculation is performed. f (X.y) is the limiter circuit 7
6, and the limiter circuit 76 obtains an output α. The characteristics of the limiter circuit 76 are as follows.
a−k. (f(X.y) >k)= f (
X.y) (k≧f (X.y) a O )よって
、αは、0≦α≦kなる範囲をとる。a-k. (f(X.y) >k)=f (
X. y) (k≧f (X.y) a O ) Therefore, α takes the range of 0≦α≦k.
αは、係数器61に制御信号として供給され、係数器6
1は加算器60からの出力を(α/k)倍とする。α is supplied to the coefficient multiplier 61 as a control signal, and
1 multiplies the output from the adder 60 by (α/k).
ステップ状の絵柄のエッジ部においては、αの値がOに
近付くため、トランスバーザル型フィルタの利得調整を
行う係数器61の出力が小さくなる。またステップ状の
絵柄のエッジ部以外では、αの値がkに近付くため、ト
ランスバーサル型フィルタの追うはそのまま加算器62
に導入される。At the edge portion of the step-like pattern, the value of α approaches O, so the output of the coefficient multiplier 61 that adjusts the gain of the transversal filter becomes small. In addition, since the value of α approaches k in areas other than the edge portions of the step-like pattern, the transversal filter simply follows the adder 62.
will be introduced in
さらに(1)式について説明を加える。(1)式は2項
の和で構成されている。ステップ状絵柄のエッジ部にお
ける特徴は、Xの値が大きく、さらにy−0となる。そ
こで、Xが大きくなると値が減少していく第1項(ただ
しC−aXが負のときは0となる)と、yが小さくなる
と値が減少していく第2項を用意し、その和をとるよう
にしている。Furthermore, an explanation will be added regarding equation (1). Equation (1) is composed of the sum of two terms. The edge portion of the step-like pattern is characterized by a large value of X, and furthermore, a value of y-0. Therefore, we prepare the first term whose value decreases as X increases (however, it becomes 0 when C-aX is negative) and the second term whose value decreases as y decreases, and then add I try to take it.
このように得られたf (X−y)は、上述のエッジ部
においてのみOに近付き、それ以外では、値が大きくな
る傾向となる。f (X.y)が、所定レベルk以上に
なったときは、上述のエッジではないものとしてトラン
スバーサル型フィルタの出力がそのまま採用される。ま
た、(X.y)が、所定レベルk以下になったときは、
t (X.y)の値に応じて係数器61の係数を変える
ことになり、エッジの低域成分の強調を押さえ、高域或
分が目立つように制御することになる。なお具体的な数
値としては、0から255<8ビット)の値をとり、ま
たk−8のときa−1、b−2、e −8の場合に良好
な結果を得ることができた。f (X-y) obtained in this way approaches O only at the above-mentioned edge portion, and the value tends to increase elsewhere. When f (X.y) reaches a predetermined level k or higher, the output of the transversal filter is adopted as is, assuming that it is not the above-mentioned edge. Also, when (X.y) becomes below the predetermined level k,
The coefficients of the coefficient unit 61 are changed according to the value of t (X.y), and control is performed so that the emphasis on the low frequency components of the edge is suppressed and the high frequency components are made more noticeable. In addition, as specific numerical values, values were taken from 0 to 255<8 bits), and good results were obtained in the case of a-1, b-2, and e-8 when k-8.
[発明の効果]
以上説明したようにこの発明は、周波数成分に広がりを
持つステップ状の絵柄においては、周波数的に低い輪郭
成分の強調の度合を下げ周波数的に高い輪郭成分の強調
効果を損なうことがなく、視覚上の輪郭強調効果を良好
にすることができる。[Effects of the Invention] As explained above, the present invention reduces the degree of emphasis of contour components with low frequency and impairs the effect of emphasizing contour components with high frequency in a step-like pattern with spread in frequency components. Therefore, it is possible to improve the visual contour enhancement effect.
第1図はこの発明の一実施例を示す回路図、第2図は従
来の輪郭強調回路の例を示す図、第3図は“第2図の回
路の動作を説明するために示した特性図、第4図および
第5図は従来の輪郭強調回路の問題点を説明するために
示した信号波形図である。
52・・・遅延回路、53、54・・・フィルタ回路、
55、56、57・・・係数器、58、59、60・・
−加算器、61・・・係数器、62・・・加算器、71
、72・・・絶対値回路、73・・・最大値回路、74
・・・最小位回路、75・・・演算回路、76・・・リ
ミッタ回路。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an example of a conventional edge enhancement circuit, and FIG. 3 is a diagram showing "characteristics shown to explain the operation of the circuit in FIG. 4 and 5 are signal waveform diagrams shown to explain the problems of the conventional contour enhancement circuit. 52...delay circuit, 53, 54...filter circuit,
55, 56, 57...Coefficient unit, 58, 59, 60...
- Adder, 61... Coefficient unit, 62... Adder, 71
, 72... Absolute value circuit, 73... Maximum value circuit, 74
... Minimum order circuit, 75 ... Arithmetic circuit, 76 ... Limiter circuit.
Claims (2)
分をそれぞれトランスバーサル型フィルタで抽出して振
幅強調する輪郭強調回路において、上記トランスバーサ
ル型フィルタのうち最も低い周波数帯の成分を抽出して
振幅強調する対象フィルタに加えて、 前記ベースバンド映像信号を入力として、複数の遅延線
が直列接続され各遅延線のタップには遅延時間の異なる
複数のベースバンドの映像信号を得る遅延手段と、 この遅延手段のメインタップを中心として、このメイン
タップの信号とこれより大なる遅延量を伴うタップの信
号との第1の差及びその絶対値を得る手段と、 同じく前記遅延手段のメインタップを中心として、この
メインタップの信号とこれより小なる遅延量を伴うタッ
プの信号との第2の差及びその絶対値を得る手段と、 上記第1と第2の絶対値を用いて演算することによりエ
ッジ部のレベル変化の程度を現す制御信号を取り出し、
この制御信号に上記フィルタの出力をエッジ部では利得
を低減する手段とを具備したことを特徴とする輪郭強調
回路。(1) In an edge enhancement circuit that uses transversal filters to extract components in different frequency bands from the baseband video signal and emphasize their amplitude, the components in the lowest frequency band of the transversal filters are extracted and the amplitude In addition to the target filter to be emphasized, a delay means receives the baseband video signal as input and obtains a plurality of baseband video signals having different delay times at the taps of each delay line, in which a plurality of delay lines are connected in series; means for obtaining a first difference and its absolute value between a signal of the main tap and a signal of a tap with a larger delay amount, centered on the main tap of the delay means; , means for obtaining a second difference between the main tap signal and a tap signal with a smaller delay amount and its absolute value, and calculating using the first and second absolute values. Extract the control signal that represents the degree of level change at the edge,
An edge enhancement circuit characterized in that the control signal includes means for reducing the gain of the output of the filter at edge portions.
と、 上記入力映像信号をτだけ遅延させる第1の遅延素子と
、 上記第1の遅延素子の出力を(1/4)倍する第2の係
数器と、 上記第1の遅延素子の出力をτだけ遅延させる第2の遅
延素子と、 上記第2の遅延素子の出力を(−1/4)倍する第3の
係数器と、 上記第1の係数器の出力と上記第2の係数器の出力の加
算を行う第1の加算器と、 上記第2の係数器の出力および上記第3の係数器の出力
の加算を行う第2の加算器と、 上記第1及び第2の加算器の出力の和をとる第3の加算
器と、 上記第1の加算器の出力及び第2の加算器の出力を入力
とし、これら2入力の絶対値の最大値、及び最小値を出
力する絵柄正規化回路と、 上記絵柄正規化回路の出力の上記最大値を入力とし、そ
の値が小さいときは絶対値の大きな値を出力し、また大
きいときは絶対値の小さな値を出力させる第1の非線形
回路手段と、 上記最小値を入力とし、その値が小さいときは絶対値の
小さな値を出力させ、また大きいときは絶対値の大きな
値を出力させる第2の非線形回路手段と、 上記第1及び第2の非線形回路の出力の和をとる第4の
加算器手段と、 上記第4の加算器の出力を入力とし値の上限を制限する
リミッター回路と、 上記第3の加算器出力及び上記リミッター回路出力を入
力とし、上記リミッター回路出力をもとに上記第3の加
算器の出力の利得調整を行う第4の係数器とを具備した
ことを特徴とする輪郭強調回路。(2) a first coefficient multiplier that multiplies the input video signal by (-1/4); a first delay element that delays the input video signal by τ; 4) a second coefficient multiplier, a second delay element that delays the output of the first delay element by τ, and a third coefficient multiplier that multiplies the output of the second delay element by (-1/4). a first adder that adds the output of the first coefficient unit and the output of the second coefficient unit; the output of the second coefficient unit and the output of the third coefficient unit; a second adder that adds the outputs of the first and second adders; a third adder that adds the outputs of the first and second adders; The input is a picture normalization circuit that outputs the maximum and minimum absolute values of these two inputs; a first nonlinear circuit means that outputs a value and outputs a value with a small absolute value when the value is large; is a second nonlinear circuit means that outputs a value with a large absolute value; a fourth adder means that sums the outputs of the first and second nonlinear circuits; and inputs the output of the fourth adder. a limiter circuit that limits the upper limit of the output value; and a fourth limiter circuit that receives the output of the third adder and the output of the limiter circuit and adjusts the gain of the output of the third adder based on the output of the limiter circuit. A contour emphasizing circuit characterized by comprising a coefficient unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160114A JPH0326070A (en) | 1989-06-22 | 1989-06-22 | Contour emphasis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160114A JPH0326070A (en) | 1989-06-22 | 1989-06-22 | Contour emphasis circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0326070A true JPH0326070A (en) | 1991-02-04 |
Family
ID=15708162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160114A Pending JPH0326070A (en) | 1989-06-22 | 1989-06-22 | Contour emphasis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0326070A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574075U (en) * | 1990-11-27 | 1993-10-08 | 日本ビクター株式会社 | Vertical contour correction circuit for video signals |
| KR100263875B1 (en) * | 1997-07-25 | 2000-08-16 | 윤종용 | Method and apparatus for digital color sketch |
| US6915023B2 (en) | 1999-11-30 | 2005-07-05 | Sharp Kabushiki Kaisha | Contour correction device |
-
1989
- 1989-06-22 JP JP1160114A patent/JPH0326070A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574075U (en) * | 1990-11-27 | 1993-10-08 | 日本ビクター株式会社 | Vertical contour correction circuit for video signals |
| KR100263875B1 (en) * | 1997-07-25 | 2000-08-16 | 윤종용 | Method and apparatus for digital color sketch |
| US6915023B2 (en) | 1999-11-30 | 2005-07-05 | Sharp Kabushiki Kaisha | Contour correction device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945502A (en) | Digital image sharpening method using SVD block transform | |
| EP1237360B1 (en) | Contour correcting device | |
| US7009662B2 (en) | Electronic circuit and method for enhancing an image | |
| US5146319A (en) | Digital luminance signal transient improver and peaker | |
| JP4463400B2 (en) | Luminance signal enhancer | |
| EP1195054A1 (en) | Video-apparatus with peaking filter | |
| JPH0326070A (en) | Contour emphasis circuit | |
| JP3298162B2 (en) | Contour correction device | |
| JPH04321379A (en) | Adaptive picture emphasis circuit | |
| US7894686B2 (en) | Adaptive video enhancement gain control | |
| US5448304A (en) | Process for reducing the noise of a video signal | |
| JP3014102B2 (en) | Contour correction circuit | |
| JP2655602B2 (en) | Image enhancement circuit | |
| JPH02213283A (en) | Contour emphasis quantity adjusting circuit | |
| JPS63260276A (en) | Picture quality improving device | |
| JP2871323B2 (en) | Video signal processing device | |
| JP2001285672A (en) | Contour correction device | |
| JP2760255B2 (en) | Image quality correction device | |
| JP2001148474A (en) | Solid-state imaging device | |
| JP3242934B2 (en) | Contour correction device | |
| JPH02171872A (en) | Color picture emphasizing circuit | |
| JPH0273783A (en) | Picture emphasis circuit | |
| JPH02171873A (en) | Color picture emphasizing circuit | |
| JP2516088B2 (en) | Color signal compensator | |
| JP2755084B2 (en) | Image quality improvement device |