JPH03260840A - Bank memory control system for multi-task - Google Patents

Bank memory control system for multi-task

Info

Publication number
JPH03260840A
JPH03260840A JP2060549A JP6054990A JPH03260840A JP H03260840 A JPH03260840 A JP H03260840A JP 2060549 A JP2060549 A JP 2060549A JP 6054990 A JP6054990 A JP 6054990A JP H03260840 A JPH03260840 A JP H03260840A
Authority
JP
Japan
Prior art keywords
task
memory
bank
bank memory
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2060549A
Other languages
Japanese (ja)
Inventor
Hajime Sugano
肇 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2060549A priority Critical patent/JPH03260840A/en
Publication of JPH03260840A publication Critical patent/JPH03260840A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the switching even to a task included in a bank memory different from its own one by providing a memory which stores previously a table corresponding a task and bank memory, referencing to the table when the switch of tasks is carried out by an interruption and switching a task to a bank memory corresponding to the task of the switching destination. CONSTITUTION:A dispatch processing part is provided with a memory 31 storing previously a task-bank memory table. When the tasks are switched to each other, a bank memory is switched to another corresponding to the task of the switching destination by referencing to the table of the memory 31. Thus a task switching dispatch processing part switches the bank memories together with the switch of tasks which is carried out by an interruption. Thus a task can be also switched to another included in a bank memory different from its own memory.

Description

【発明の詳細な説明】 〔概要〕 コンピュータシステムの処理プログラムを分割した複数
のタスクを、それぞれ所定のバンクメモリに保有し該複
数のタスクをディスパッチ処理部で切換えて並行処理す
るマルチタスクプロゲラ果ングに関し、 タスク切換のディスパッチ処理部が、割込みによるタス
ク切換の際に、バンクメモリも切り換えて、自メモリと
は別のバンクメモリ内のタスクへのタスク切換も可能と
するマルチタスクにおけるバンクメモリの制御方式を目
的とし、 ディスパッチ処理部内に、タスクとバンクメモリの対応
テーブルを予め記憶するメモリROMを具え、割込によ
るタスクの切換の際に該メモリROMのテーブルを参照
し、切換先のタスクに対応するバンクメモリに切り換え
るように構成する。
[Detailed Description of the Invention] [Summary] A multitasking programmer effect that stores a plurality of tasks into which a processing program of a computer system is divided, respectively, in a predetermined bank memory, and processes the plurality of tasks in parallel by switching them in a dispatch processing unit. Regarding bank memory in multitasking, the dispatch processing unit for task switching also switches bank memory when switching tasks due to an interrupt, making it possible to switch to a task in a bank memory other than its own memory. For the purpose of a control system, the dispatch processing unit is equipped with a memory ROM that stores a correspondence table between tasks and bank memory in advance, and when switching tasks due to an interrupt, the table in the memory ROM is referred to and the task to be switched to is changed. The configuration is configured to switch to the corresponding bank memory.

〔産業上の利用分野〕[Industrial application field]

本発明はコンピュータシステムの処理の効率化の為に、
処理プログラムを分割した複数のタスク(マルチタスク
〉を−塊りのメモリ(バンクメモリ)に保有して、並行
処理するマルチタスクプログラミングに係り、特に外部
からの処理の割込み時におけるバンクメモリの制御方法
に関する。
The present invention aims to improve the efficiency of computer system processing.
This method relates to multitask programming in which multiple tasks (multitasking) in which a processing program is divided is held in a block of memory (bank memory) and processed in parallel, and in particular, a method of controlling bank memory when interrupting processing from an external source. Regarding.

コンピュータシステムのプログラム用メモリの使用量の
増加に伴い、コンピュータの主メモリに複数個のバンク
メモリを追加して、プログラム用メモリの拡張を行う方
法が採られる場合があるが、マルチタスクプログラミン
グの場合、複数のタスクが、複数のバンクメモリ間に跨
がって存在するため、割込みで成るタスクから他のタス
クに処理を切り換える際に、バンクメモリの制御を行う
必要がある。
As the amount of program memory used in computer systems increases, a method is sometimes adopted to expand the program memory by adding multiple bank memories to the computer's main memory, but in the case of multi-task programming. Since a plurality of tasks exist across a plurality of bank memories, it is necessary to control the bank memories when switching processing from a task consisting of an interrupt to another task.

〔従来の技術〕[Conventional technology]

コンピュータシステムのプログラム用メモリの拡張方式
には、主メモリと別にフロッピーディスク等の外部記憶
装置を増設し、必要に応じて其のプログラムを主メモリ
にロードする方法と、主メモリにバンクメモリを追加し
、バンクを切り換えてプログラムを実行する方法が考え
られるが、システムとして外部記憶装置を持たない場合
は、主メモリにバンクメモリを追加する方法が採られる
事が多い、この場合、予めバンク制御の機能を有するC
PUをシステムに使用する場合はバンクメモリの切換を
意識する必要は無いが、バンク制御の機能を持たないc
pυを使用する場合は、ユーザのプログラムでバンクメ
モリの切換が出来るように意識して設計する必要があっ
た。
Methods for expanding program memory in a computer system include adding an external storage device such as a floppy disk in addition to the main memory and loading the program into the main memory as needed, and adding bank memory to the main memory. However, if the system does not have an external storage device, the method of adding bank memory to the main memory is often adopted. C with function
When using PU in a system, there is no need to be aware of bank memory switching, but PU does not have a bank control function.
When using pυ, it was necessary to consciously design the bank memory so that it could be switched by the user's program.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、従来のマルチタスクプログラミングにおける
バンクメモリ制御方式は、例えば第3図の説明図の動作
を行う従来システムにおいて、タスク切換のディスパッ
チ処理部2OAに、外部の割込み処理部40からの起動
で成るタスク1から別タスク2へのタスク切換の必要が
発生した際に、切換先のタスク2が現在処理中のタスク
lを所有しているバンクメモリ11と別のバンクメモリ
12に在る場合は、ディスパッチ処理部20^はバンク
メモリ単位の切換機能を持たないので、バンクメモリ1
2内のタスク2ヘデイスバツチ(タスク切換)する事が
出来ない、そのため、バンクメモリll内でタスク切換
を行うこととなり、自分11の内部で暴走し、自分11
の実行アドレススタック等を破壊する結果となる。また
、バンクメモリll内のタスクlは、バンクメモリ12
内のタスク2へのタスク切換の要因の発生の予測は出来
ないため、バンクメモリ12内のタスク2への切換を制
御することは出来ないという問題があった0本発明の課
題は、タスク切換のディスパッチ処理部が、割込みによ
るタスク切換の際、バンクメモリも一緒に切り換えて、
自メモリとは別のバンクメモリ内のタスクへのタスク切
換も可能とするマルチタスクにおけるバンクメモリの制
御方式の提供にある。
However, in the conventional bank memory control method in multitask programming, for example, in a conventional system that performs the operation shown in the explanatory diagram of FIG. When it is necessary to switch a task from task 1 to another task 2, if the task 2 to which the task is to be switched is located in a bank memory 12 that is different from the bank memory 11 that owns the task l currently being processed, the dispatch Since the processing unit 20^ does not have a switching function in bank memory units, bank memory 1
It is not possible to batch (task switch) task 2 in task 2. Therefore, task switching is performed in bank memory ll, and the task goes out of control within self 11, and self 11
This results in the destruction of the execution address stack, etc. Further, task l in bank memory ll is stored in bank memory 12.
Since it is not possible to predict the occurrence of a factor that causes task switching to task 2 in the bank memory 12, it is not possible to control the switching to task 2 in the bank memory 12.The problem of the present invention is to When the dispatch processing unit switches tasks due to an interrupt, it also switches the bank memory,
An object of the present invention is to provide a bank memory control method in multitasking that enables task switching to a task in a bank memory different from its own memory.

〔課題を解決するための手段〕[Means to solve the problem]

この課題は、第1図の如く、ディスパッチ処理部20の
内部に、何番のタスクが何番のバンクメモリに属すると
いう、タスクとバンクメモリの対応テーブルを予め記憶
するメモリROM 31を具え1割込によるタスク切換
の際に、該メモリROM 31のテーブルを参照し、切
換先のタスクに対応するバンクメモリに切り換えるバン
ク切換部30を設けるようにした本発明の構成によって
解決される。
As shown in FIG. 1, the dispatch processing unit 20 is equipped with a memory ROM 31 that stores in advance a correspondence table between tasks and bank memories indicating which task number belongs to which bank memory. This problem is solved by the structure of the present invention, which is provided with a bank switching section 30 that refers to a table in the memory ROM 31 and switches to a bank memory corresponding to the task to which the task is to be switched, when a task is switched due to a task.

本発明のマルチタスクにおけるバンクメモリの制御方式
の基本構成を示す第1図の原理図において、 1〜nは、複数のバンクメモリ11〜1nの各々の内部
のタスクである。
In the principle diagram of FIG. 1 showing the basic configuration of the bank memory control method in multitasking of the present invention, 1 to n are tasks inside each of the plurality of bank memories 11 to 1n.

10は、バンクメモリ部であって、複数のバンクメモリ
11 = 1 nから成る。
Reference numeral 10 denotes a bank memory section, which is composed of a plurality of bank memories 11=1n.

20は、タスク切換のディスパッチ処理部であって、外
部の割込処理部40からの起動により、成るタスクから
別のタスクへのタスク切換を行う。
Reference numeral 20 denotes a task switching dispatch processing unit, which performs task switching from one task to another upon activation from an external interrupt processing unit 40.

30は、ディスパッチ処理部20に設けたバンク切換部
であって、その内部にタスク1〜nとバンクメモリ11
〜1nの対応をテーブルとして予め記憶するメモリRO
M 31を有し、ディスパッチ処理部20が外部からの
割込みによるタスク切換の際、該メモlJROM31の
テーブルを参照し、切換先のタスクに対応するバンクメ
モリに切り換える。
30 is a bank switching unit provided in the dispatch processing unit 20, and the tasks 1 to n and the bank memory 11 are stored therein.
Memory RO that stores in advance the correspondence of ~1n as a table
When the dispatch processing unit 20 switches tasks due to an interrupt from the outside, it refers to the table in the memory 1JROM 31 and switches to the bank memory corresponding to the task to be switched.

40は、外部からのタスク切換の割込みの際に、cpu
に制御されバンク切換部30へ起動命令を送出する割込
処理部である。
40 indicates that the CPU
This is an interrupt processing section that is controlled by the bank switching section 30 and sends an activation command to the bank switching section 30.

〔作用〕[Effect]

本発明では、タスク切換のディスパッチ処理部20が、
外部の割込処理部40からの起動命令を受け、成るバン
クメモリ11内のタスク1から、別のバンクメモリ12
内のタスク2へのタスク切換を行う時、先ずディスパッ
チ処理部20の内部のバンク切換部30が、そのメモリ
ROM 31に予め記憶したタスク1〜nとバンクメモ
リ11〜1nの対応テーブルを基にして所要のバンクメ
モリ12に切り換える。
In the present invention, the task switching dispatch processing unit 20
In response to a startup command from an external interrupt processing unit 40, task 1 in bank memory 11 is transferred to another bank memory 12.
When switching the task to task 2 in the dispatch processing section 20, first, the bank switching section 30 inside the dispatch processing section 20 performs the task based on the correspondence table between the tasks 1 to n and the bank memories 11 to 1n stored in advance in the memory ROM 31. to switch to the desired bank memory 12.

従って本発明のマルチタスクにおけるバンクメモリの制
御方式は、外部からのタスク切換の要因の発生により、
切換先のタスク2が、現在処理中のタスク1の属するバ
ンクメモリllと別のバンクメモリ12内に在っても、
ディスパッチ処理部20によるタスク切換が可能となる
ので問題は解決される。
Therefore, the bank memory control method in multitasking according to the present invention can
Even if the switching destination task 2 is in a bank memory 12 different from the bank memory ll to which the task 1 currently being processed belongs,
The problem is solved because task switching by the dispatch processing unit 20 becomes possible.

〔実施例〕〔Example〕

第1図の原理図はそのまま、本発明の実施例のマルチタ
スクにおけるバンクメモリの制御方式の構成を示すブロ
ック図であり、第2図はその動作を説明するためのディ
スパッチ処理のフロー図である。
The principle diagram in FIG. 1 is a block diagram showing the configuration of a bank memory control method in multitasking according to an embodiment of the present invention, and FIG. 2 is a flow diagram of dispatch processing to explain its operation. .

第2図のフロー図において、第1図のディスパッチ処理
部20は、CPUのプログラム(ソフトウェア〉による
割込みや、タイマーや外部からの信号の受信など(ハー
ドウェア)による割込みによるタスク切換の要因の発生
により、起動される。
In the flowchart shown in FIG. 2, the dispatch processing unit 20 shown in FIG. It is started by.

ディスパッチ処理部20には、その内部のバンク切換部
30のメモリROM 31に、予め何のタスクが何のバ
ンクメモリに属するという情報を2図の如く。
The dispatch processing unit 20 stores information in advance in the memory ROM 31 of the internal bank switching unit 30 as shown in FIG. 2, which task belongs to which bank memory.

テーブルとして持つようにしておき、前記タスク切換の
要因の発生時に、切換先のタスクが何のバンク内に在る
かを該テーブルより獲得する。
It is kept as a table, and when the task switching factor occurs, the bank in which the switching destination task is located is obtained from the table.

そして例えば切換先のタスク2が、現在処理中のタスク
1のバンクメモリ11と別のバンクメモリ12内に在る
時は、先ずそのバンクメモリ12にバンク切換を行った
後に、タスク2への切換を行う。
For example, if the switching destination task 2 is in a bank memory 12 different from the bank memory 11 of task 1 currently being processed, the bank switching is first performed to that bank memory 12, and then the switching to task 2 is performed. I do.

従って、第1図の本発明の実施例のマルチタスクにおけ
るバンクメモリの制御方式は、外部からのタスク切換の
要因の発生により、切換先のタスク2が、現在処理中の
タスクlの属するバンクメモリ11と別のバンクメモリ
12内に在っても、ディスパッチ処理部20によるタス
ク切換が可能となるので問題は無い。
Therefore, in the bank memory control method in the multitasking according to the embodiment of the present invention shown in FIG. Even if the task is in a bank memory 12 different from 11, there is no problem because task switching can be performed by the dispatch processing unit 20.

〔発明の効果〕 以上説明した如く、本発明によれば、マルチタスクプロ
グラミングにおいてタスク切換のディスパッチ処理を行
う際に、先ず切換先のタスクを保有しているバンクメモ
リへの切換を行うことにより、他のバンクメモリ内にあ
るタスクへの切換も可能となるので、複数のタスクを複
数のバンクメモリ内に配置できて、プログラムメモリの
拡張を容易にする効果が得られる。
[Effects of the Invention] As explained above, according to the present invention, when performing task switching dispatch processing in multi-task programming, by first switching to the bank memory holding the switching destination task, Since it is also possible to switch to a task in another bank memory, a plurality of tasks can be placed in a plurality of bank memories, and the effect of facilitating expansion of the program memory can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のマルチタスクにおけるバンクメモリの
制御方式の基本構成を示す原理図、第2図は本発明の実
施例の動作を説明するためのディスパッチ処理のフロー
図、 第3図は従来のマルチタスクにおけるバンクメモリの制
御方式の説明図である。 図において、 1〜nはタスク、11 = I nはバンクメモリ、l
Oはバンクメモリ部、20はディスパッチ処理部、30
はバンク切換部、31はメモリROMである。
Fig. 1 is a principle diagram showing the basic configuration of the bank memory control method in multitasking of the present invention, Fig. 2 is a flow diagram of dispatch processing to explain the operation of the embodiment of the present invention, and Fig. 3 is a conventional diagram. FIG. 2 is an explanatory diagram of a bank memory control method in multitasking. In the figure, 1 to n are tasks, 11 = I n is bank memory, l
O is a bank memory section, 20 is a dispatch processing section, 30
31 is a bank switching section, and 31 is a memory ROM.

Claims (1)

【特許請求の範囲】 コンピュータシステムの処理プログラムを分割した複数
のタスク(1〜n)を、それぞれ所定のバンクメモリ(
11〜1n)に保有し該複数のタスクをディスパッチ処
理部(20)で切換えて並行処理するマルチタスクプロ
グラミングにおいて、 該ディスパッチ処理部内に前記タスクとバンクメモリの
対応テーブルを予め記憶するメモリ(31)を具え、 割込によるタスクの切換の際に該メモリのテーブルを参
照し、切換先のタスクに対応するバンクメモリに切り換
える(30)ことを特徴としたマルチタスクにおけるバ
ンクメモリの制御方式。
[Claims] A plurality of tasks (1 to n) obtained by dividing the processing program of a computer system are each stored in a predetermined bank memory (
11 to 1n) and in which a plurality of tasks are switched and processed in parallel by a dispatch processing section (20), a memory (31) that stores in advance a correspondence table between the tasks and the bank memory in the dispatch processing section; A bank memory control method in multitasking, characterized in that when a task is switched by an interrupt, a table in the memory is referred to and the bank memory corresponding to the task to be switched is switched to (30).
JP2060549A 1990-03-12 1990-03-12 Bank memory control system for multi-task Pending JPH03260840A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2060549A JPH03260840A (en) 1990-03-12 1990-03-12 Bank memory control system for multi-task

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2060549A JPH03260840A (en) 1990-03-12 1990-03-12 Bank memory control system for multi-task

Publications (1)

Publication Number Publication Date
JPH03260840A true JPH03260840A (en) 1991-11-20

Family

ID=13145481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2060549A Pending JPH03260840A (en) 1990-03-12 1990-03-12 Bank memory control system for multi-task

Country Status (1)

Country Link
JP (1) JPH03260840A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174367A (en) * 2020-04-28 2021-11-01 株式会社デンソー Real-time arithmetic processing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01159737A (en) * 1987-12-16 1989-06-22 Fujitsu Ltd Computer system with bank selecting function
JPH01246635A (en) * 1988-03-29 1989-10-02 Nec Corp Task switching system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01159737A (en) * 1987-12-16 1989-06-22 Fujitsu Ltd Computer system with bank selecting function
JPH01246635A (en) * 1988-03-29 1989-10-02 Nec Corp Task switching system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174367A (en) * 2020-04-28 2021-11-01 株式会社デンソー Real-time arithmetic processing device

Similar Documents

Publication Publication Date Title
JP4871948B2 (en) Virtual computer system, hypervisor in virtual computer system, and scheduling method in virtual computer system
JP2003167737A (en) Stack use method
JPH04332002A (en) Programmable controller
US7412590B2 (en) Information processing apparatus and context switching method
US6820153B2 (en) Interrupt processing and memory management method in an operation processing device and a device using the same
JPH03260840A (en) Bank memory control system for multi-task
JPWO2008114415A1 (en) Multi-processing system
JP2902746B2 (en) Virtual computer control method
JPH02135528A (en) Method for selecting activation os in multi-os
JPH02163834A (en) Multi-tasking method
JPH06337796A (en) Priority access control device
JPH02139630A (en) Online task exchange device
JPH01246635A (en) Task switching system
JP4116752B2 (en) Computer and its control method
JPH0495137A (en) Context switching method for operating system
JPH04155532A (en) Task switching system
JPS58142451A (en) Interruption control system
JPS63197239A (en) Saving/storing system for control information of virtual processor
JPH02226429A (en) Information processor
JPH04160408A (en) Numerical controller
JPH02196330A (en) Computer system
JPH03282756A (en) Asynchronous input/output system
JPS60221853A (en) How to swap computer operating systems
JPS6314242A (en) Memory expansion method
JPH0830466A (en) Multitask switching control method