JPH03261996A - 文字発生器 - Google Patents

文字発生器

Info

Publication number
JPH03261996A
JPH03261996A JP2411108A JP41110890A JPH03261996A JP H03261996 A JPH03261996 A JP H03261996A JP 2411108 A JP2411108 A JP 2411108A JP 41110890 A JP41110890 A JP 41110890A JP H03261996 A JPH03261996 A JP H03261996A
Authority
JP
Japan
Prior art keywords
value
reference signal
generator
frequency
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2411108A
Other languages
English (en)
Other versions
JP3081255B2 (ja
Inventor
Adrianus Augustinus Den Ouden Joseph
ジョセフス　アドリアヌス　アウフスティヌス　デン　オーデン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH03261996A publication Critical patent/JPH03261996A/ja
Application granted granted Critical
Publication of JP3081255B2 publication Critical patent/JP3081255B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/278—Subtitling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【技術分野】
この発明は、文字発生器がスタート・ストップ（ｓｔａ
ｒｔ−ｓｔｏｐ）発振器を具える表示スクリーン上に文
字を発生するための文字発生器に関するものである。こ
の発明は特にいわゆるスクリーン表示器に情報を表示す
るテレビジョン受信機、ＣＤビデオプレイヤ、カメラレ
コーダやテレビジョンモニタで使用される文字発生器に
関するものである。 ［０００２］
【従来の技術】 スタート・ストップ発振器を具えた文字発生器は一般に
公知である。公知の文字発生器ではスタート・ストップ
発振器はそれに外部の周期的基準信号例えばテレビジョ
ン受信機におけるライン同期信号が印加されるクロック
信号発生器を構成している。この基準信号は以下ライン
信号と称せられる。スタート・ストップ発振器はライン
信号が第１の値を有する時はテレビジョンライン監視部
分の間予定の周波数で発振し、ライン信号が第２の値を
有する時はテレビジョンラインの帰線周期の間発振しな
い。スタート・ストップ発振器により発生するクロック
信号はそれ放下連続である。表示された文字の安定性を
決めるクロック信号の位相結合は、ライン信号の第１の
値が発生するときは常に同じ状態で発振が開始するよう
確立されている。テレビジョンラインの観視部分の間の
クロック信号の周波数は表示された文字の幅を決める。 公知の文字発生器では周波数はラインとは独立でそれ故
意図された部品の大きさによってのみ決まる。その周波
数は２つの予定の限界値間の値を有しさらに安定であれ
ば十分である。クロック信号における前述の不連続は文
字発生機では屡々関係はない。文字の安定な表示のため
にはライン信号との位相結合のみが重要である。 ［０００３］ 具体的には集積回路（ＩＣ）で要求される許容限界内に
スタート・ストップ発振器には時間がかかりコスト的に
上昇してしまう。 ［０００４］
【発明の開示】
ように調整値を適応させる制御手段を具えている。 ［０００５］ 因する電磁放射を発生する問題を除去することができる
。 ［０００６］ るため連続的に累積される。 ［０００７］ 文字発生器の好適な本発明に係る実施態様は、前記制御
手段が、ライン信号の第１の値が有効である時その周期
の間クロックパルスの数に対応する計数値を発生し、そ
の計数値と所要の周波数に対応する基準値との差が予定
の値を越えないように調整値を適応すべく適応されるこ
とを特徴とする。かかる制御手段は簡単なデジタル部品
により実現され他の回路とともにＩＣで集積化される。 さらにそれによって文字発生器は例えばテレビジョン受
信機を制御するためのマイクロプロセッサＩＣに完全に
収容することができる。文字発生器は、なかんずく、ク
ロック信号が画像ラインに表示されるべき文字の画素を
位置付けるために印加される水平位置カウントを具えて
いる。文字発生器の本発明にがかる一実施態様では、こ
の水平位置カウンタは計数値を発生するために適応され
る。このことはデジタル部品の数を削減しかくてさらに
コスト節約効果につながる。 ［０００８］ 本発明に係る文字発生器の別の実施態様は、前記ライン
信号が基準信号の第１の値から第２の値への遷移を遅延
させるべく適応される遅延手段を介してスタート・スト
ップ発振器へ印加されることを特徴とする。このことは
ライン信号の第２の値への遷移に関する予定の遅延後の
みに発振器がその非発振状態に到達することを意味する
。このことはテレビジョンラインの帰線周期の間クロッ
ク信号がないことが許容され、ただしその期間が限定さ
れるときには特に適応的である。 このことは例えばいわゆるリフレッシュパルスがその帰
線周期の間に印加されねばならぬダイナミックメモリを
具えた文字発生器で生じる。
【実施例】
図１は本発明に係る位相結合クロック信号発生器の構成
を線図的に示している。クロック信号発生器は周期的制
御信号器が印加される第１の入力ＳＳと調整値Ｆが印加
される別の入力を有するスタート・ストップ（ｓｔａｒ
ｔ−５ｔｏｐ）発振器１を具えている。スタート・スト
ップ発振器１はクロック信号と称せられる出力信号ＣＬ
Ｋを供給する。このクロック信号はカウンタ２に印加さ
れる。カウンタ２は計数値Ｃを発生しそれを制御回路３
に印加する。制御回路３はその受信計数値Ｃゆる “遮断要求″入力である。 ［０００９］ ［００１０］ 器１のクロック信号ＣＬＫは図２Ｂに示されている。そ
れはライン信号ＲＥＦの表示周期の閾値Ｆを調整するこ
とにより決定される周波数の一連のクロックパルスを具
え、ライン信号ＲＥＦの帰線周期の間一定の値を有して
いる。制御回路３は帰線周期の開国２０図示のリセット
信号ＣＬＲを発生する。その結果、カウンタ２は、カウ
ントＯとなる。表示周期の間カウントはクロック信号Ｃ
ＬＫの各クロックパルス毎に１だけ進む。図２Ｄはカウ
ントの数を示す。表示周期が終了すると、カウンタ２へ
のクロックパルスのそれ以上の供給は停止される。その
時到達したカウンタはライン信号ＲＥＦの表示周期の間
発生したクロックパルスの数に対応する計数値Ｃである
。計数値Ｃは制御回路３に印加される。この回路は別に
説明するように、計数値Ｃを基準値Ｒと比較し、必要あ
れば調整値Ｆを適応すべく適応される［００１１］ 図３は図１のクロック信号発生器で使用されるスタート
・ストップ発振器１の実施例を示している。電流源１１
は充電電流■を発生し、その値は印加される６ビツト調
整値Ｆにより決定される。このため電流源１１は複数の
別々の電流源１１ａがらｌｌｆを具えており、それらは
調整値Ｆのビットにより切り換え要素１２ａから１２ｆ
の手段で切換えられる。かかる電流源は例えばエミッタ
面積の相互比が電流の値を決める電流ミラーとして配置
された複数のトランジスタにより実現されてもよい。電
流源１１はさらに充電電流工の最小値を決める電流源１
３を具えている。電流源１１ａからｌｌｆは好適には電
流源工が印加された調整値Ｆに線形に依存するような大
きさである。充電電流工はコンテンツ１４に印加される
。双安定閾値回路１５に印加される電圧ＶＣはこのコン
デンサ１４をよぎって発生される。かかる閾値回路は一
般にシュミット　トリガ（Ｓｃｈｍｉｔｔ　ｔｒｉｇｇ
ｅｒ）の名で知られている。閾値回路１５の出力はＯＲ
ゲート１６の第１人力を介して放電回路１７に連結され
る。このＯＲゲートの第２の入力はライン信号のＲＥＦ
を受信する。 ［００１２］ 図４は図３図示スタート・ストップ発振器を説明するた
めのいくつかの時間線図である。図４Ａ図示のライン信
号ＲＥＦは１＜１０で論理値゛′１′′を有すると暫定
的に仮定される。放電回路１７は次にＯＲゲート１６の
出力により活性化され、それＲゲート１６の２つの入力
は今や で放電回路１７はもはや活性化されない。充電電流工が
今やコンデンサ１４を介して流れこのコンデンサをよぎ
って１０＜１＜電時間ｔ２からｔ３ どから決定される。放電時間はほぼ一定で、反対に充電
時間位相（θ） は一定である。 ［００１３］ 図３図示スタート ストップ発振器１は文字発生器の集積化に非常に適して
いコンデンサ容量の大きなひろがりの場合でさえ、可能
な調整値Ｆ（Ｆ＝Ｏ− ６３）の少なくとも１つが所要の周波数に対応するのを
保証するよう例えば４がら値Ｆにほぼ線形的に依存する
ように思われる。 ２つの引続く調整値に対応する周 はない。 ［００１４］ すでに述べてきたように、図１図示のライン回路３は好
適にはマイクロプロセッサにより構成される。このプロ
セッサは調整値Ｆを適応させるため制御プログラムを実
行するのに適応される。 ［００１５］ 図５はかかる制御プログラムのフローチャートを示す。 ステップ２０において予定の初期値が調整値Ｆに割り当
てられる。この実施例ではＦ＝１５がこの目的に取り上
げられた。ステップ２１において制御プログラムは制御
回路３の入力ＩＲＱ　　（図１参照）で発生する“遮断
要求″を待ち構える。この要求はライン信号に論理値“
Ｏ′°から論理値“１″への遷移があることを示してい
る。この遷移は帰線周期の開始をマークする。ステップ
２２において制御プログラムは例えば出力ポート（ｐｏ
ｒｔ）のラインでリセット信号ＣＬＲを発生する。引続
いて制御プログラムはステップ２３で入力ＩＲＱで他の
遮断要求を持ち構える。とかくするうちカウンタ２は初
期の調整値Ｆにより決められたクロック周波数でクロッ
クパルスを受信する。この調整値でスタート・ストップ
発振器は公差に基いて所要の８　ＭＨｚからかなり偏倚
していてもよいクロック周波数を発生する。カウンタ２
はライン信号の表示周期の間（６０μ５ｅｃ）のクロッ
クパルスの数をカウントし計数値Ｃに到達する。ステッ
プ２４ではこの計数値Ｃは制御プログラムにより読み取
られる。８　ＭＨｚの所要のクロック周波数に対応する
基準値Ｒは制御回路３に記憶される。この基準値はＲ＝
４８０　（６０μｓｅｃ　Ｘ　８ＭＨｚ）。±２５０Ｋ
Ｈｚの偏倚（±１５クロックパルスに対応する）は許さ
れるから、ステップ２５で計数値ＣがＲ＋１５より大き
いかどうかがしらべられる。大きい場合にはクロック周
波数が高すぎるので調整値Ｆはステップ２７で１だけ低
められる。クロック周波数はそれによって約２００ＫＨ
ｚ低い値に調整される。 クロック周波数が高すぎない場合は、ステップ２６で計
数値ＣがＲ−１５より小さいかどうかがしらべられる。 小さい場合にはクロック周波数が低すぎるので調整値Ｆ
はステップ２８で１だけ上げられる。クロック周波数は
それによって約２００ＫＨｚだで上げられる。計数値Ｃ
が前述の２つの限界値の間ならば値の調整は適応されな
い。制御プログラムは次に再びステップ２２から２８を
実行するためステップ２２にも特開平３−ｚ６１ｃ）ｃ
）６（１０） どる。 ［００１６］ 図５図示制御プログラムにおいてはステップ２２から２
８を具えるプログラムループは遮断要求が発生する時は
常に、すなわち帰線周期ごとに横断される。このことは
周波数が急速に調整される利点を有する。すべての可能
な６４の調整値を引続いて横断するのさえ４　ｍ５ｅｃ
以上はかからない。しかしながらかかる高速はテレビジ
ョン受信機の文字発生器用クロック信号発生器としてな
される応用の場合には必要でない。それ故に前記プログ
ラムループのステップをテレビジミンフレームまたはフ
ィールドごとに１変臭行するのが賢明である一制御プロ
グラムはこの時同調とか、画像および音声の制御とかの
ような機能を制御するための通常のマイクロ゛プロセッ
サに収容される。 ［００１７］ 図６Ａはクロック周波数が図５図示制御プログラムによ
り時間の関数としていかに調整されるか例をあげて示し
ている。この例では調整値は最終的にはＦ＝１８で、こ
の値でクロック周波数はＣ＝４６６の計数値に対応する
７、　７６ＭＨｚである。図６Ｂはクロック周波数がた
とえばスタート・ストップ発振器の温度効果に起因して
増大したときは自動的に補正されることを示している。 ８．２５ＭＨ２（Ｃ＝４９５）までの増大が許容され、
続いて制御プログラムはＦ＝１７へ１だけ調整値を低め
る。それに対応するクロック周波数は８．０５ＭＨｚで
定められた限界値内に再びおちつく。 ［００１８］ 制御プログラムの別の実施態様が図７に示されているる
この図ではステップ２１から２６が図５、の対応する番
号を有するステップと全く同一である。。調整値゛はこ
こでは調整値の間隔を次々に半分にすることによって得
られる。ステップ２７で初期値Ｏが間隔の下限りとして
割り当てられ、初期値６３が上限Ｈとして割り当てられ
る。次にその間隔の中間値が操作Ｆ＝　（Ｌ＋Ｈ）／２
によりステップ２８で調整値Ｆに割り当てられる。この
調整値が大きすぎると、新らしい間隔がステップ２９で
上限Ｅを調整値に等しくすることで決定される。、下限
はこの場合変化しない。調整値が小さすぎる場合は、新
゛らしい間隔がステップ３０で下限りを調整値に等しく
することで決定される。、この場合上限は変化し９ない
。ついで新らしい間隔の中間の次の調整値がステップ３
１で決定される。図８はこの実施態様で時間の関数とし
て発生されるクロック周波数の例を示している。この例
では調整値Ｆ＝１９は最終的に到達され、それは７．９
７ＭＨｚのクロック周波数に対応する。 ［００１９］ 平均して、所要のクロック周波数は図７図示の制御プロ
グラムについて図５図示制御プログラムよりより速く得
られる。しがしながら、クロック周波数が例えば温度効
果に起因して変化するとすれば、一般的に新らしい調整
値に到達するにより多くのくり返しがある。各くり返し
でクロック周波数はショック状に変化し文字発生器を使
用するとき表示スクリーンに望ましくない影響をひきお
こす。 それ故にテレビジョン受信機が切り換えられたり局の変
更のある時（すなわちライン帰線信号が一時的に乱され
る時）のクロック周波数の調整のみに図７図示の制御プ
ログラムを使用し、次に調整されたクロック周波数を別
に監視する時には図５図示の制御プログラムを使用する
のが賢明である。 ［００２０］ 図１図示文字発生器に関してクロック信号がライン帰線
信号の帰線周期の間発生されないということは注目すべ
きことである。場合によってはこの周期が比較的長いの
は不利になるかもしれない。 ［００２１］ 図１はクロック信号の発生が帰線周期の開始で予定の周
期さらに継続する文字発生器の拡張を破線ブロック４と
５により示している。その動作は図１の文字発生器の関
連部分を示す図９を参照して以下に説明する。同一の参
照番号は同一のブロックを示している。クロック信号発
生器はこ）では帰線周期の開始がクロックパルスの予定
の数Ｎだけ遅延させられる遅延回路４を備えている。そ
の動作は図１０図示のいくつかの信号波形を参照して説
明される。ライン帰線信号ＲＥＦ（図１ＯＡ）は遅延要
素４１とＭΦゲート４２の第１の入力へ印加される。遅
延要素４１の出力信号ＲＦＩ（図１０Ｂ）はＡＮＤゲー
ト４２の第２の入力へ印加される。遅延要素４１の入力
で論理値１パの発生後、その出力信号ＲＦＩはＮクロッ
クパルスの間論理値゛０°”を維持する。ＡＮＤゲート
４２の出力ＲＦ２　（図１０Ｄ）はこの周期の間論理値
“０９１を有しそれでスタート・ストップ発振器１はク
ロック信号を発生し続ける（図１０Ｃ）。Ｎクロックパ
ルス後遅延要素の出力信号ＲＦＩは論理値４１１　ＩＩ
を獲得する。ＡＮＤゲート４２の出力信号ＲＦ２は次に
また論理値“１°°を獲得しそれでスタート・ストップ
発振器ｌはもはやクロック信号を発生しない。新らしい
表示周期の開始でライン帰線信号ＲＥＦは論理値°“Ｏ
”となる。この値はＡＮＤゲート４２によりスタート・
ストップ発振器１へ何ら遅延なく印加され、それでクロ
ック信号が再び発生する。遅延要素４１は通常の計数手
段、例えばＮビットシフトレジスタにより実現すること
ができる。 ［００２２］ 遅延回路４を用いる時は、カウンタがクロックパルスを
受信しない周期（図１０ｂでＲＦ２　＝“’１”）はよ
り短くなった。この時この周期内で計数値を読み取りカ
ウンタ２をリセットする仕事から制御プログラムを解放
することは必要かもしれない。この目的で図９図示のク
ロック信号発生器はリセット回路５を有している。この
回路はフリップフロップ５１と反転ＯＲゲート５２を具
えそれで図１０Ｅ図示のリセット信号ＣＬＲが発生され
る。カウンタ２はまた出力レジスタ２１を具えそこで到
達された計数値がリセット信号ＣＬＲによりクロックイ
ンされる。制御回路３は今や任意の瞬時で計数値を読む
ことができる。出力レジスタ２１に記憶された計数値は
今やＣ＋Ｎであるのは注目すべきことである。これは制
御プログラムで考慮される。 ［００２３］ 最後に計数値Ｃが他の方法でも得られることは注目すべ
きことである。例えば、スタート・ストップ発振器から
クロック信号を受信し、クロックパルスの予定の数をカ
ウントする第１のカウンタを有することが可能である。 かくてこの第１のカウンタはその期間がクロック周波数
によって決まる時間間隔を発生する。この時間間隔の期
間は次に既知の周波数を有する別のクロック信号により
第２のカウンタで測定される。かかる別のクロック信号
は、例えば、既にマイクロプロセッサ駆動に有用な水晶
制御クロック信号である。
【図面の簡単な説明】
【図１】 図１は本発明に係る文字発生器を線図的に示す。
【図２】 図２は図１図示のいくつかの信号の信号波形を示す。
【図３】 図３は図１図示スタート・ストップ発振器の１実施例を
示す。
【図４】 図４は図３図示のいくつかの信号の信号波形を示す。
【図５】 図５は図１図示文字発生器に使用される制御プログラム
のフローチャーす。 トを示
【図６】 図６は図５図示制御プログラムの動作を説明するための
時間線図を示す。
【図７】 図７は図１図示文字発生器に使用される他の制御プログ
ラムのフローチャーを示す。
【図８】 図８は図７図示制御プログラムの動作を説明するための
時間線図を示す。
【図９】 図９は図１図示文字発生器の別の実施例を線図的に示す
。
【図１０１ 図１０は図９図示のいくつかの信号の信号波形を示す。 【符号の説明】 １　スタート・ストップ発振器 ２　カウンタ ３　制御回路 ４　遅延回路 ５　リセット回路 ６　ラインおよび行カウンタ ７　表示メモリ ８　文字メモリ ト パラレル・シリアル変換器 電流源 切り換え要素 電流源 コンデンサ 閾値回路 ＯＲゲート 放電回路 遅延要素 ＡＮＤゲート フリップフロップ 反転ＯＲゲート
【書類名】
図面
【図２】
【図４】
【図５】
【図８】
【図９】
【図１０】 ■

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】基準信号を受信する入力と、基準信号が印
    加され基準信号の第１の値に応答して発振し基準信号の
    第２の値に応答して発振を止めるスタート・ストップ発
    振器とを具えた、表示スクリーン上に文字を発生するた
    めの文字発生器において、 スタート・ストップ発振器がその発振周波数を調整値に
    より調整することが可能な型で、該文字発生器がさらに
    、発振周波数と予定の所要の周波数との差が予定の値を
    越えないように調整値を適応させる制御手段を具えるこ
    とを特徴とする文字発生器。
  2. 【請求項２】請求項１記載の発生器において、前記制御
    手段が、基準信号の第１の値が有効である時その周期の
    間発振器のクロックパルスをカウントし、それに対応す
    る計数値を発生し、前記計数値を所要の周波数に対応す
    る基準値と比較し、計数値と基準値の差が予定の値を越
    えないように調整値を適応すべく適応されることを特徴
    とする文字発生器。
  3. 【請求項３】発振周波数が印加され画像ラインに表示さ
    れるべき文字の画素を位置させるべく適応される水平位
    置カウンタを具える請求項２記載の発生器において、該
    水平位置カウンタがさらに前記計数値を発生すべく適応
    されることを特徴とする文字発生器。
  4. 【請求項４】請求項２または３記載の発生器において、
    前記基準信号が基準信号の第１の値から第２の値への遷
    移を遅延させるべく適応される遅延手段を介してスター
    ト・ストップ発振器へ印加されることを特徴とする文字
    発生器。
  5. 【請求項５】請求項１から４いずれか記載の発生器にお
    いて、前記スタート・ストップ発振器がコンデンサと、
    電流値が印加された調整値に対応するコンデンサを充電
    する電流源と、コンデンサを放電する放電回路と、コン
    デンサをよぎる予定の第１の電圧への到達に対応して放
    電回路に切り換わり、コンデンサをよぎる第２の電圧に
    対応して放電回路が切り換えられる閾値回路と、印加さ
    れた基準信号の第２の値に対応して放電回路に切り換わ
    るストップ回路とを具えたことを特徴とする文字発生器
    。
JP02411108A 1989-12-18 1990-12-17 文字発生器 Expired - Lifetime JP3081255B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8903087 1989-12-18
NL8903087A NL8903087A (nl) 1989-12-18 1989-12-18 Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.

Publications (2)

Publication Number Publication Date
JPH03261996A true JPH03261996A (ja) 1991-11-21
JP3081255B2 JP3081255B2 (ja) 2000-08-28

Family

ID=19855794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02411108A Expired - Lifetime JP3081255B2 (ja) 1989-12-18 1990-12-17 文字発生器

Country Status (7)

Country Link
US (2) US6456679B1 (ja)
EP (1) EP0436246B1 (ja)
JP (1) JP3081255B2 (ja)
KR (1) KR100201524B1 (ja)
DE (1) DE69026362T2 (ja)
FI (1) FI906171A7 (ja)
NL (1) NL8903087A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
DE69609488T2 (de) * 1996-05-15 2000-12-14 Stmicroelectronics S.R.L., Agrate Brianza Taktgenerator mit drei Perioden, die unter Anwendung eines binären Signales auswählbar sind
TW477149B (en) * 2000-08-01 2002-02-21 Acer Peripherals Inc Method to resolve the EMI problem of the circuit system in the on-screen display menu
DE10115385A1 (de) * 2001-03-28 2002-10-10 Siemens Ag Verfahren und Vorrichtung zur Takterhöhung einer Pulse-Output-DDS
JP2006520135A (ja) * 2003-02-07 2006-08-31 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データ線を介してクロック発生器ユニットのクロック周波数を較正するシステムおよび方法
KR100638875B1 (ko) * 2005-07-15 2006-10-27 삼성전기주식회사 초저전력 고효율 무선 디지탈 수신기
TWI656742B (zh) * 2018-07-31 2019-04-11 慧榮科技股份有限公司 振盪器裝置
JP7695763B2 (ja) * 2022-03-16 2025-06-19 株式会社東芝 送信回路、電子回路および送受信回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1276025A (en) 1968-12-09 1972-06-01 Mohawk Data Sciences Corp Noise insensitive time delay apparatus
JPS51111318A (en) 1975-03-26 1976-10-01 Nippon Hoso Kyokai <Nhk> Recording and playing of voice signal in vtr
DE2710883C2 (de) * 1977-03-12 1979-04-12 Robert Bosch Gmbh, 7000 Stuttgart System zur Diskrimination eines Videosignals
US4103251A (en) * 1977-05-05 1978-07-25 The United States Of America As Represented By The Secretary Of The Navy Stabilized delay line oscillator
DE3026473A1 (de) * 1980-07-12 1982-02-04 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum ausgleich von zeitfehlern
NL8104415A (nl) * 1981-09-25 1983-04-18 Philips Nv Afstemschakeling met een frequentiesyntheseschakeling.
CA1222063A (en) * 1982-08-24 1987-05-19 Haruki Ishimochi Crt display control system
DE3324711C2 (de) * 1983-07-08 1986-07-24 Hewlett-Packard GmbH, 7030 Böblingen Impulsgenerator
NL8501861A (nl) * 1984-09-03 1986-04-01 Philips Nv Beeldopneem- respektievelijk weergeefinrichting met een lijnafbuigschakeling.
DE3446227A1 (de) 1984-12-19 1986-06-19 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zum erzeugen einer impulsfolge
US4622586A (en) * 1985-04-04 1986-11-11 Rca Corporation Digital slicer having a pulse-width locked loop
US4646030A (en) * 1986-03-03 1987-02-24 Tektronix, Inc. Triggered frequency locked oscillator having programmable delay circuit
US4723114A (en) * 1986-07-07 1988-02-02 Texas Instruments Incorporated Method and circuit for trimming the frequency of an oscillator
CH675183A5 (ja) * 1987-11-23 1990-08-31 Koechler Erika Fa
DE68915228T2 (de) * 1988-09-02 1994-12-15 Sanyo Electric Co Phasensynchronisierschaltung in einem Videosignalempfänger und Verfahren zur Herstellung der Phasensynchronisation.
NL8903087A (nl) * 1989-12-18 1991-07-16 Philips Nv Fasegekoppelde kloksignaal generator en karaktergenerator voorzien van een fasegekoppelde kloksignaal generator.
DE4125219A1 (de) * 1991-07-30 1993-02-04 Pep Modular Computers Ag Hochgeschwindigkeits-bussystem und verfahren zum betreiben desselben

Also Published As

Publication number Publication date
US8451968B2 (en) 2013-05-28
US6456679B1 (en) 2002-09-24
FI906171A0 (fi) 1990-12-14
EP0436246B1 (en) 1996-04-03
EP0436246A1 (en) 1991-07-10
NL8903087A (nl) 1991-07-16
DE69026362D1 (de) 1996-05-09
FI906171L (fi) 1991-06-19
JP3081255B2 (ja) 2000-08-28
KR100201524B1 (ko) 1999-06-15
DE69026362T2 (de) 1996-10-02
KR910013877A (ko) 1991-08-08
US20020196888A1 (en) 2002-12-26
FI906171A7 (fi) 1991-06-19

Similar Documents

Publication Publication Date Title
JPH03261996A (ja) 文字発生器
KR100389774B1 (ko) 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치
JPH05327486A (ja) 同期信号生成回路
JPH0755856A (ja) 周期測定装置
JPH11102168A (ja) 水平走査パルス信号制御回路
EP0520558A1 (en) Phase locked loop and digital phase comparator for use in a phase-locked loop
KR100281220B1 (ko) 외부 동기신호와 동기하여 동작하는 제어기를 갖는마이크로컴퓨터
KR19990006211A (ko) 동기 신호 검출 회로 및 방법
JP2645039B2 (ja) 位相同期ループ回路
KR20010050583A (ko) 멀티 스캔 호환 가능 수평 동기 신호 생성 시스템
JP2936800B2 (ja) 信号発生装置
JPH10145682A (ja) パルス信号発生装置
US6084442A (en) Digital oscillator for generating two fixed pulse signals from one clock
JP2935319B2 (ja) マルチバイブレ−タ
JP3222356B2 (ja) 疑似ａｆｃ装置
JP2004173075A (ja) Ａｐｃ回路
JPH10126233A (ja) クロック生成回路
KR950001436B1 (ko) 기준펄스 발생회로
JPH11298754A (ja) 水平画面位置調整回路
KR0150973B1 (ko) 전압제어발진기의 발진주파수 제어장치
JPS6161755B2 (ja)
JP2766094B2 (ja) 位相ロックループ
JPS63275273A (ja) 画像入力装置
JPS6338123B2 (ja)
JPS6316049B2 (ja)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11