JPH03263147A

JPH03263147A - 半導体集積回路装置

Info

Publication number: JPH03263147A
Application number: JP2062060A
Authority: JP
Inventors: Tokunori Maeda; 前田　徳則
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-03-13
Filing date: 1990-03-13
Publication date: 1991-11-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕半導体集積回路装置（以下、ＬＳＩという。）に係り、
より詳しくは、プログラム命令メモリ等のデータを内蔵
するＬＳＩに関し、より解読困難なデータ暗号化回路を有する半導体集積回
路装置を提供することを目的とし、請求項１記載の発明
は、格納データを読み出し可能なメモリ手段と、ある初
期値に対して予め関連づけられた固有のパターンの乱数
データを発生する乱数発生手段と、前記格納データを前
記乱数データにより前記格納データとは異なる不規則性
を有するデータに変換するデータ変換手段とを備えて半
導体集積回路装置を構成する。

〔従来の技術〕

従来のプログラム内容保護回路としては、アドレス又は
データをインバータなどの論理回路によって変更するこ
とによって暗号化するものや、アドレスのスクランブル
によってプログラムの流れを暗号化するものがあった。

〔産業上の利用分野〕

本発明は、半導体集積回路装置（以下、ＬＳＩという。

）に係り、より詳しくは、プログラム命令メモリ等のデ
ータを内蔵するＬＳＩに関する。

シングルチップ化されたマイクロコンピュータやＤＳＰ
　（ディジタル会シグナル・プロセッサ）などには、内
部にＲＯＭ　（読み出し専用メモリ＝Ｒｅｉｄ　０ｎ１
７　Ｍ！ｍｏｔ７）等のプログラム命令メモリが内蔵さ
れている。この場合、ＬＳＩの信頼性向上の為、プログ
ラム命令メモリの内容を外部に出力できるような構成に
なっている。このため第三者にもプログラム命令メモリ
の内容を見ることが可能であり不都合である。

〔発明が解決しようとする課題〕

しかし、上記従来の技術では、暗号化されたデータが比
較的簡単な規則に従った内容となり、複雑な加工を施し
たとしても解読は可能であった。

本発明の目的は、より解読困難なプログラムデータ暗号
化回路を有する半導体集積回路装置を提供することにあ
る。

〔課題を解決するための手段〕

第１図に、請求項１にかかる発明の原理説明図を示す。

上記課題を解決するために、請求項１記載の発明は、格
納データを読み出し可能なメモリ手段（１）と、ある初
期値に対して予め関連づけられた固有のパターンの乱数
データを発生する乱数発生手段（２）と、前記格納デー
タを前記乱数データにより前記格納データとは異なる不
規則性を有するデータに変換するデータ変換手段（３）
とを備えて半導体集積回路装置を構成する。

〔作用〕

上記構成を有する請求項１記載の発明にかかる半導体集
積回路装置によれば、乱数発生回路部の発生する乱数デ
ータにより、格納データをデータ変換することによって
不規則なデータを生成し、暗号化をおこなう。したがっ
て、従来の暗号化回路を含む半導体集積回路装置に比べ
、より解読困難なデータ出力を行うことができる。

〔実施例〕

第１実施例第２図に請求項１．２．３．５記載の発明の実施例であ
るｉｌｌ実施例を示す。このＬＳＩ４は、メモリ手段で
あるプログラム命令メモリ部１０と、乱数初期値部４０
と、乱数発生手段である乱数発生回路部２０と、乱数格
納メモリ部４１と、データ変換手段である論理演算部３
０とを備えている。

プログラム命令メモリ部１０には、プログラムカウンタ
４２が接続されている。また、論理演算部３０の出力端
は、命令デコーダ部４３に接続されている。プログラム
命令メモリ部１０は、このＬＳＩ４の格納データである
プログラム命令データを格納するＲＯＭである。乱数初
期値部４０は、乱数の初期値を発生する。乱数発生回路
部２０は、乱数初期値部４０から与えられる初期値に基
づき乱数データを発生する。この場合、乱数発生回路部
２０は、初期値が同一であれば、予め関連づけられた固
有のパターンの乱数データを発生するような回路である
。

乱数格納メモリ部４１は、乱数発生回路部２０が発生し
た乱数データを格納するＲ　Ａ　Ｍ　（ＲａｎｄｏｍＡ
ｃｃｅｓｓ　Ｍｃｍｏｒ２　）であり、プログラム命令
メモリ部１０とプログラムカウンタ４２によって同期し
ている。すなわち、プログラム実行時に乱数格納メモリ
部４１の内容によって正規化するため、プログラム命令
メモリ部１０と乱数格納メモリ部４１は、アドレス数が
同じで各アドレスは同一ワード数となっている。論理演
算部３０は、排他的論理和（エクスクル−シブＯＲ）回
路を備え、プログラム命令メモリ部１０の出力データと
、乱数格納メモリ部４１の出力データとの排他的論理和
を演算し、その出力を命令デコーダ部４３に供給する。

次に、第４図に、第１実施例のＬＳＩの動作を説明する
。プログラム命令データを、仮に、第４図のように４ワ
ードデータとする。また、乱数発生回路部２０が発生し
乱数格納メモリ部４１が格納する乱数データは、プログ
ラム命令データに対応する形となっている。

図示例の場合、論理演算部３０にある特定の解読用乱数
データＡが与えられた時のみ、プログラム命令データＢ
は正しいプログラム命令Ｃとして出力される。排他的論
理和の真理値は図示の通りである。

すなわち、プログラム命令データＢは、所定の解読用乱
数データＡが与えられたときにのみ、正しいプログラム
命令Ｃとなるように予め変換され記憶されている。従っ
て、策２図に示すＬＳＩの外部入力端４４に初期値を入
れて外部出力端４５からプログラム内容を読み出そうと
しても、解読用乱数データＡを発生させるような特定の
初期値でない限り、正しいプログラム命令Ｃを読み出す
ことはできない。また、何らかの方法でＲＯＭの内容を
直接読み出してもプログラム命令データＢは、正しいプ
ログラム命令Ｃとは全く異なっており、この場合もプロ
グラム内容を読み出すことはできない。

この第１実施例において、プログラム命令メモリ部１０
は、ＲＯＭに限らず他のタイプのメモリであってもよく
、格納データは、プログラム命令データには限定されず
、このＬＳＩ４において用いる他のデータであってもか
まわない。

また、乱数初期値は、乱数初期値部４０を介さず、ＬＳ
Ｉ４の内部又は外部から直接与えてもよい。

さらに、乱数格納メモリ部４１は省略して、プログラム
命令メモリ部のデータ出力時にあわせて、乱数発生回路
部２０から論理演算部３０に、直接、乱数データを出力
してもよい。

また、上記の論理演算は、排他的論理和には限られない
。排他的論理和は、第４図の真理値表に示すように、一
方の入力Ｉが０の場合は、他の入力ｎをそのまま排他的
論理和出力Ｘとしてａカし、また、入力Ｉが１の場合に
は入力■を反転して出力するところに特徴があり、論理
としてはかなり複雑である。

しかし、請求項１記載の発明によれば、特定の初期値の
ときのみ固有の乱数パターンを発生し、その場合に限っ
て論理演算により正しいプログラム内容を出力するよう
＋ｍ　ＲＯＭ内のプログラム内容Ｂをあらかじめ変換し
ておけばよい。

したがって、論理演算部３０としては、否定（ＮＯＴ）
　、論理積（ＡＮＤ）　、論理和（ＯＲ）又ハ負論理（
ＮＡＮＤ、Ｎ０Ｒ）　、さらには、これら論理の組合せ
でもかまわない。

第２実施例次に、第３図に請求項１．２．４．５記載の発明の実施
例である第２実施例を示す。

第２実施例のＬＳＩ４は、第１実施例と同様に、メモリ
手段であるプログラム命令メモリ部１０と、乱数初期値
部４０と、乱数発生手段である乱数発生回路部２０と、
乱数格納メモリ部４１と、データ変換手段である論理演
算部３０とを備えている。

プログラム命令メモリ部１０には、プログラムカウンタ
４２が接続されている。論理演算部３０は、排他的論理
和回路を備えている。第２実施例が第１実施例と異なる
点は、プログラム命令メモリ部１０のプログラム命令デ
ータを外部出力端４５に出力する場合のみ論理演算部３
０を経由する点である。ＬＳＩ内においては、プログラ
ム命令メモリ部１０から命令デコーダ部４３にそのまま
出力される。

したがって、この場合には、プログラム命令メモリ部１
０のプログラム命令データは予め変換は施されていない
。このため、ＬＳＩの出力端４５からプログラム内容を
読み出そうとする場合には、論理演算部３０に特定の解
読用乱数データＡを与えない限り、第１実施例と同様に
、全く規則性のないデータとして出力される。ただし、
何らかの方法でプログラム命令メモリ部１０の内容を直
接読み出せば、正しいプログラム内容が読み出せ′るこ
とになる。しかし、第１実施例のようにプログラム命令
メモリ部の内容を予め変換しておく必要がなく取扱いが
簡便であるという利点を有する。

第２実施例の場合も、プログラム命令メモリ部１０はＲ
ＯＭに限られず、格納データはプログラム命令データに
は限定されない。また、乱数初期値部を介さず、ＬＳＩ
の内部又は外部から直接初期値を与えてもい。さらに、
乱数格納メモリ部４１を介さず乱数データを直接論理演
算部３０に出力してもよい。そして論理演算部３０の論
理として、排他的論理和のみならず、他の論理を用いる
ことが可能である。

〔発明の効果〕

以上説明した様に、請求項１記載の発明によれば、暗号
化の種類も多くその規則性も判別しにくいという効果を
奏し、プログラム内容の保護に寄与するところが大きい
という利点を有する。

【図面の簡単な説明】

第１図は、請求項１記載の発明の原理説明図、第２図は
、請求項１．２．３又は５記載の発明の第１実施例の構
成を示すブロック図、第３図は、請求項１．２．４又は
５記載の発明の第２実施例の構成を示すブロック図、第
４図は、第１実施例のＬＳＩの発明の詳細な説明する図
である。１・・・メモリ手段２・・・乱数発生手段３・・・データ変換手段４・・・ＬＳｌ１０・・・プログラム命令メモリ部２０・・・乱数発生回路部３０・・・論理演算部４０・・・乱数初期値部４１・・・乱数データ格納メモリ部４２・・・プログラムカウンタ４３・・・命令デコーダ４４・・・外部入力端４５・・・外部出力端Ａ・・・解読用乱数データＢ・・・プログラム命令データＣ・・・正しいプログラム命令Ｘ・・・排他的論理和出力

Claims

【特許請求の範囲】１、格納データを読み出し可能なメモリ手段（１、１０
）と、ある初期値に対して予め関連づけられた固有のパ
ターンの乱数データを発生する乱数発生手段（２、２０
）と、前記格納データを前記乱数データにより前記格納データ
とは異なる不規則性を有するデータに変換するデータ変
換手段（３、３０）とを備えたことを特徴とする半導体
集積回路装置。２、前記格納データは、前記半導体集積装置において用
いるプログラム命令データであることを特徴とする請求
項１記載の半導体集積回路装置。３、前記格納データは、前記乱数発生手段（２、２０）が特定の初期値に基づいて発生する固有パ
ターンの乱数データが前記データ変換手段（３、３０）
に与えられた場合にのみ正常なデータとなるように予め
変換されていることを特徴とする請求項１又は２記載の
半導体集積回路装置。４、前記格納データは、前記半導体集積回路装置の外部
に導出される場合にのみ前記データ変換手段（３、３０
）を経由することを特徴とする請求項１又は２記載の半
導体集積回路装置。５、前記データ変換手段（３、３０）は、排他的論理和
回路であることを特徴とする請求項１、２、３又は４記
載の半導体集積回路装置。