JPH03263827A - デジタルエツチング装置 - Google Patents

デジタルエツチング装置

Info

Publication number
JPH03263827A
JPH03263827A JP6125590A JP6125590A JPH03263827A JP H03263827 A JPH03263827 A JP H03263827A JP 6125590 A JP6125590 A JP 6125590A JP 6125590 A JP6125590 A JP 6125590A JP H03263827 A JPH03263827 A JP H03263827A
Authority
JP
Japan
Prior art keywords
substrate
plasma source
controlled
etching apparatus
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6125590A
Other languages
English (en)
Inventor
Yasuhiro Horiike
靖浩 堀池
Hideki Fujimoto
秀樹 藤本
Toshio Hayashi
俊雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP6125590A priority Critical patent/JPH03263827A/ja
Publication of JPH03263827A publication Critical patent/JPH03263827A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、超LSI及び超超LSI製造プロセスにおけ
るデジタルエツチング装置に関するものである。
[従来の技術] 従来ウェハプロセスに用いられてきたエツチング装置は
主として平行平板型の反応性イオンエツチング(RI 
E)装置であり、原理的には添附図面の第6図に示すよ
うに真空容器A内に配置された下部電極BにウェハCを
載置し、この下部電極BをブロッキングコンデンサDを
介して高周波電源Eに接続しており、ブロッキングコン
デンサDにより下部電極Bを負の自己バイアス電位にし
、プラズマ中のイオンを引き込み、方向性のあるエツチ
ングを達成するように構成されている。このうな従来の
RIEによるエツチングプロセスにおいては、真空容器
A内に導入されるハロゲンを含んだガスがプラズマ中で
分解され、それにより生じたラジカルがウェハCの表面
に吸着して反応すると同時に、プラズマで生じたイオン
が反応表面に衝突する。このイオン衝突は原子同志の結
合を破壊すると同時に表面に存在する原子にエネルギを
与え、反応を促進させる働きをする。これらの過程を経
て、表面の原子は揮発性のハロゲン化物となり、表面か
ら脱離する。これらの一連の過程を総称してエツチング
プロセスと呼ばれ、従ってイオン衝撃がエツチング過程
に大きく寄与しており、RIEはこれを積極的に利用す
る方法として用いられてきた。
ところで、超LSIの進展と共にデバイスプロセスは益
々微細化し、トレンチや多層配線等の高アスペクト比(
深さ7幅)構造の形成、その部位への絶縁物や金属の埋
込み、その際の低損傷プロセス等が要求されてきている
。しかしながら従来用いられてきた平行平板型のRIE
装置では、微細加工はイオンの運動量移送て達成されて
おり、損傷低減のためイオンエネルギを下げると化学反
応性か優勢となり、微細性が劣化するので、上記のよう
な要求を満し得なくなってきた。例えばナノメータ加工
が要求される電子波デバイスにおいてはRIE加工時の
損傷のため動作しないことが報告されている [E、M
、C1ausen、 Jr、、et atAbstru
cts for The 33rd PIPB、 Mo
nterey、 p−3(1989)]。
素子構造が微細になる64M、256 MDRAM及び
それよりさらに微細となる超超LSIでは、従来用いら
れてきた上述のようなRIE技術では、加工線幅及びコ
ンタクト孔等が0.56m以下になり、イオン照射によ
って線幅縮小や孔拡大成いは深い部分への損傷か起り、
そしてイオン照射による損傷は数百オングストロームに
まで及んでいるといわれているので、このようなRIE
技術は使用できない恐れがある。
これを解決するため、イオンを用いない方向性のあるエ
ツチング方法が求めるられるようになってきた。例えば
、光励起プロセスも考えられたが実用には至っていない
。すなわち、その主な理由としては200nm程度の光
では回折や反射現象により微細な加工が難しく、また、
より短波長光として放射光を用いた場合にはプロセス用
として十分な光量が得られないからと考えられる。従っ
て従来の方法の延長線上で考える限りこれに応える実用
的な技術は実際問題として開発されない。
このような観点から、低損傷でしかも微細加工に適した
エツチング注として要求されることは、徹底的に表面反
応律速にし、原子スケールでエツチングを制御すること
である。すなわち、人為的に一原子・分子層づづデジタ
ル的にプロセスを行い、下地基板に一切損傷を与えない
ことが必要であると提案されている(日経マイクロデバ
イス、8、No、 5 (1,989) 135 ) 
、添附図面の第7図にはこの考えに基いてデジタルエツ
チングの可能性を得るために製作された実験装置の概要
を示し、二の実験装置においては、図示したようにロー
ト部Fから搬入された試料Gを試料回転台Hに載置し、
CF4+02の放電部■に移送して、CF4+02(4
%)の短時間放電によって得られたFラジカルをダウン
ストリームで輸送し、冷却された試料G上に一原子・分
子層を吸着させる(添附図面の第8図参照)。この場合
、試料Gは、自然発生的なエツチングが起きないように
冷却しておくことが必要である。場合によってはこうし
た状態において光励起手段Jにより反応を促進させ、第
8図に示すように単反応層を形成することもある。その
後、ECRイオンソース部Kに移送し、低イオンエネル
ギAr”によって短い時間に一原子・分子層のみのエツ
チングを行う。この場合A「イオンのエネルギはプロー
ブ測定の結果20eVか適当であることか認められ、こ
の操作か一反応サイクルであり、試料回転台Hに載置し
た試料Gに対して上記の操作を繰返し行うことにより一
原子・分子層毎のエツチングが可能であることか日本学
術振興会第153委員会第7回研究会資料(1989年
10月19日)において発表された。
[発明か解決しようとする課題] 上述のように第7図に示す装置を用いることにより一原
子層毎のエツチングの可能性が明らかになった。しかし
なから、このような従来提案された装置は一原子層毎の
エツチングに時間がかかり過ぎてプロセス装置として実
用化できる段階に至っていない。
ところで、プロセス装置としては、再現性、信頼性を得
るために構造はできるだけ単純でしかも真空内部動部は
ない方が良い。
このような観点から、本発明は、上記の問題点を解決し
て構造が簡単でプロセス装置として実用化できるデジタ
ルエツチング装置を提供することにある。
[課題を解決するための手段] 上記の目的を達成するために、本発明によれば、真空容
器内で放電部に対向させて基板を配置し、反応性イオン
エツチングを行うようにしたデジタルエツチング装置に
おいて、放電部が、エッチャントを生成する第1プラズ
マ源及び基板上の吸着層のみを剥離するようにエネルギ
制御されたイオンを基板に照射する第2プラズマ源とを
備え、また基板保持台が、第1プラズマ源で生成された
エッチャントを基板上に一原子・分子層だけ吸着させる
ように温度制御されそして第2プラズマ源で発生された
イオンを基板側へ引き寄せさせる基板バイアス電圧印加
機構を備えていることを特徴としている。
第1プラズマ源及び第2プラズマ源は、パルス状に放電
するように制御され、好ましくは、第1プラズマ源はプ
ラズマ分解された活性種が基板上に一原子・分子層を形
成するように時間制御され得、また第2プラズマ源は第
1プラズマ源の休止中に作動され、そして発生するイオ
ンのエネルギを20eV〜150eVの範囲で制御でき
るようにされ得る。
代わりに、第1、第2プラズマ源は同一のプラズマ発生
装置として構成され得る。
[作  用コ このように構成したデジタルエツチング装置においては
、真空容器内には常に一定の放電を起こすためにキャリ
アガスが導入される。第1プラズマ源は放電部に第1放
電ガスをパルス状に導入し、放電部においてプラズマ分
解される。そして第1放電ガスのパルス幅は、分解され
た活性種か冷却された基板上で一原子・分子層を形成す
る時間に設定される。第1プラズマ源の作動中、バイア
ス電圧印加機構は基板にバイアス電圧を印加しない。
その後、第2プラズマ源より第2放電ガスが真空容器内
の放電部にパルス状に供給され、それと同時にバイアス
電圧印加機構により基板に負のバイアスパルス電圧が印
加される。これによって、放電部で生成されたイオン種
は基板側に引き寄せられ、基板上をイオン衝撃する。イ
オン衝撃を受けた基板上では吸着した活性種か基板と反
応を起こし、基板の物質をエツチングする。吸着層は一
原子・分子層であるため、一原子・分子層の剥離の生し
た後、エツチング反応は停止する。第2放電ガスの導入
時間及び基板バイアス電圧の印加時間すなわちパルス幅
は、一原子・分子層エツチングか十分起る時間に設定さ
れる。また適性な電位は条件によってプラズマ電位か変
化するため経験的に決められるが、実用範囲としては−
10〜−100Vの範囲の電圧が選ばれ得る。バイアス
電圧か低すぎると、一原子・分子層の剥離に時間かかる
だけてなく、エツチング反応か起らないことが生し得、
反対にバイアス電圧か高すぎると、一原子・分子層エツ
チングか終了した後でもイオンスパッタエツチングか起
ってしまい、一原子・分子層エツチングの制御ができな
くなるので、バイアス電圧は種々のファクタを考慮して
経験的に設定されるべきである。
[実施例] 以下添附図面の第1図〜第5図を参照して本発明の実施
例について説明する。
第1図には本発明のデジタルエツチング装置の一実施例
を概略的に示し、第1図において1は適当な型式の真空
ポンプ(図示してない)で排気できるようにされた真空
容器で、この真空容器1内には図示したように絶縁シー
ル部材2を介して基板保持台3が挿設されており、この
基板保持台3は液体窒素のような適当な冷媒を内部に循
環できるように構成されており、またこの基板保持台3
には負のバイアス電源4が接続され、基板保持台3上に
保持された基板5に後で説明するように負のバイアス電
圧を印加するように構成されている。
基板保持台3に対向して真空容器1には放電部6が設け
られ、この放電部6は高周波またはマイクロ波によって
放電できるように例えばガラス管によって構成され、そ
の一端は真空容器1内に開放し、他端には二つの三方弁
7.8及びガス流量制御装置9〜11を介してキャリヤ
ガス供給源、第1放電ガス供給源及び第2放電ガス供給
源(これらのガス供給源はいずれも図示してない)が結
合されている。また各ガス供給管路はそれぞれ三方弁7
.8の上流でバルブ12〜14を介して真空ポンプに接
続されている。
各三方弁7.8は貫通型の流路にデッドボリュウムの生
しないように一方向ハルブを組み込んて構成され、人出
口が三方向にある。各三方弁7.8が閉状態の時にはキ
ャリアカス、第1放電ガス及び第2放電ガスはそれぞれ
排気側バルブ12〜14を介して排気されており、また
各三方弁7.8が開状態の時には、排気側バルブ12〜
14は閉しられ、圧力変動か生じないように制御される
。本実施例において、第1放電ガス供給系及び第2放電
カス供給系は放電部6と組合さってそれぞれ第1プラズ
マ源及び第2プラズマ源を構成している。
バイアス電源4は、例えば持続時間01〜100秒の負
のパルスを発生でき、基準電圧が+50〜Ov1パルス
高が0〜−200Vの範囲の電圧を任意に選択できるよ
うに構成されている。
このように構成した図示装置の動作について第2図を参
照しながら説明する。
第2図には第1図に示す装置を用いてデジタルエツチン
グを行う際のタイムシーケンスの一例を示す。キャリア
ガスとしてはArガスを使用し、常時+00SCCMの
流量て真空容器]内に供給する。また第1放電ガス及び
第2放電ガスとしてはそれぞれCF4+02 (4%)
及び八「を使用し、それぞれIO3CCMでパルス状に
予め設定された時間間隔て交互に導入される。このよう
にして常に放電を行いながら、基板5上で活性種の吸着
及びエツチングか繰返される。
第2放電ガスの導入と同時にイオンを基板5側へ引き込
むための負のバイアス電圧がバイアス電源4によって印
加される。この負のバイアスとして図示例ではO〜−7
0Vのパルス電圧が印加される。
図示例では、放電のマツチングを取り易くするのと各放
電ガスをパルス状に導入する観点からキャリアガスを常
時JOO8CCM流しているが、キャリアガスを流さず
に放電ガスをパルス状でのみ導入することもでき、その
場合には放電が可能なように放電ガスを導入したときの
マツチング条件に設定しておく必要がある。
また、図示例では第2放電ガスの導入と同時に負のバイ
アスを掛けるようにしているが、吸着ガスすなわち第1
放電ガスの導入時に基板5付近てシースが形成される場
合にはそのプラズマ電位によってイオンが飛来し、吸着
か阻害されないようにするため、プラズマ電位に相当す
る正の電位を印加しておき、−〜三原子・分子層をエツ
チングするためのArガスすなわち第2放電ガスの導入
と同時に負のバイアスを掛けるようにすることもできる
第3図〜第5図には大きなウェハをエツチングするよう
に構成した本発明の別の実施例を示し、第3図は放電l
去としてECRを用いた場合の実施例を示し、第1図の
装置における構成要素と対応した部分は第1図で用いた
符号と同し符号で示す。
真空容器1の上部外周にはECR用コイル15か設けら
れ、また16は補助コイルで、この補助コイル16は磁
場を制御して発散磁場やミラー磁場を形成するのに用い
られる。また真空容器]の上部には第1図に示すものと
同様なガス導入機構(図示してない)及びマイクロ波導
入機構(図示してない)が結合され、電子サイクロトロ
ン共鳴によるブラスマ源を構成している。
バイアス用パルス電源4はフィルタ17を介して基板保
持台3に接続され、二のフィルタ17はバイアス用高周
波電源18からの高周波をカットするように作用してい
る。
この実施例において、マイクロ波を用いて比較的高い圧
力(0,1〜5 Torr)で運転する場合にはマツチ
ングが多少ずれていても放電は起り易いが、その場合に
もキャリアガスを流しておいた方がパルスの切れが良く
なる。
また第4図には本発明を容量結合型放電式により実施し
たデジタルエツチング装置を示し、真空容器1の上部に
は石英製のチャンバー19が設けられ、その外周には高
周波放電電極20.21が配置され、これらの放電電極
は放電用高周波電源22に接続され、また石英製のチャ
ンバー19の頂部には第1図に示すものと同様なガス導
入機構(図示してない)が結合されている。このように
して放電部が構成されている。
基板保持台3は第3図の実施例と同様にフィルタ17を
介してバイアス用パルス電源4にまたブロッキングコン
デンサ23を介してバイアス用高周波電源18にそれぞ
れ接続されている。この実施例では基板バイアス用と放
電用とに高周波を利用するためバイアス用高周波電源1
8と放電用高周波電源22とは移相器24により相互に
干渉しないように位相制御される。
第5図は本発明を誘導結合型高周波放電式により実施し
たデジタルエツチング装置を示し、この例は第4図の高
周波放電電極の代わりに高周波誘導コイル25を用いて
おり、それ以外の構成は第4図の場合と実質的に同しで
ある。
[発明の効果] 以上説明してきたように、本発明によるデジタルエツチ
ング装置においては、第1プラズマ源で生成されたエッ
チャントを基板上に一層だけ吸着させ、第2プラズマ源
により基板上の吸着層のみを剥離するようにエネルギ制
御されたイオンを基板に照射し、そして第2プラズマ源
と同期して、第2ブラスマ源で発生されたイオンを基板
側へ弓き寄せさせるバイアス電圧を基板へ印加するよう
に構成しているので、一原子・分子層毎のエツチングを
実用的に効率よく行うことかできる。
また本発明による装置は真空内部動部をもたないので、
再現性、信頼性の高い実用的なプロセス装置を提供する
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す概路線図、第2図は第
1図の装置の動作を説明するためのデジタルエツチング
のタイムシーケンスの一例を示す図、第3図はECR型
デジタルエツチング装置として実施した本発明の別の実
施例を示す概路線図、第4図は本発明を容量結合型放電
式デジタルエツチング装置として実施した例を示す概路
線図、第5図は本発明を誘導結合型放電式デジタルエツ
チング装置として実施した例を示す概路線図、第6図は
従来の平行平板型反応性イオンエツチング装置の構成を
示す概路線図、第7図は従来提案されたデジタルエツチ
ング実験装置を示す概略斜視図、第8図はデジタルエツ
チングのプロセスを示す説明図である。 図 中 1 真空容器 2:絶縁シール部材 3:基板保持台 4、負のバイアス電源 5:基板 6:放電部 7.8.三方弁 9〜11:ガス流量制御装置 12〜14:ハルブ 15:ECR用コイル 16:補助コイル 17:フィルタ 18、バイアス用高周波電源 19  石英製のチャンバー 20.21  高周波放電電極 22:放電用高周波電源 23、ブロッキングコンデンサ 24  移相器 25、高周波誘導コイル 第 1 図 第2図 日マま八!b 第6図 第7図 淑141呈系

Claims (4)

    【特許請求の範囲】
  1. 1.真空容器内に基板保持台と放電部とを対向させて配
    置し、反応性イオンエッチングを行うようにしたデジタ
    ルエッチング装置において、放電部が、エッチャントを
    生成する第1プラズマ源及び基板上の吸着層のみを剥離
    するようにエネルギ制御されたイオンを基板に照射する
    第2プラズマ源とを備え、また基板保持台が、第1プラ
    ズマ源で生成されたエッチャントを基板上に一原子・分
    子層だけ吸着させるように温度制御されそして第2プラ
    ズマ源で発生されたイオンを基板側へ引き寄せさせる基
    板バイアス電圧印加機構を備えていることを特徴とする
    デジタルエッチング装置。
  2. 2.第1プラズマ源及び第2プラズマ源が、交互に制御
    された時間間隔でパルス状に放電するように制御される
    請求項1に記載のデジタルエッチング装置。
  3. 3.第2プラズマ源は発生するイオンのエネルギを20
    〜150eVの範囲で制御できるように構成された請求
    項1に記載のデジタルエッチング装置。
  4. 4.第1、第2プラズマ源が同一のプラズマ発生装置と
    して構成される請求項1に記載のデジタルエッチング装
    置。
JP6125590A 1990-03-14 1990-03-14 デジタルエツチング装置 Pending JPH03263827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6125590A JPH03263827A (ja) 1990-03-14 1990-03-14 デジタルエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6125590A JPH03263827A (ja) 1990-03-14 1990-03-14 デジタルエツチング装置

Publications (1)

Publication Number Publication Date
JPH03263827A true JPH03263827A (ja) 1991-11-25

Family

ID=13165946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6125590A Pending JPH03263827A (ja) 1990-03-14 1990-03-14 デジタルエツチング装置

Country Status (1)

Country Link
JP (1) JPH03263827A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817559A (en) * 1994-05-16 1998-10-06 Matsushita Electric Industrial Co., Ltd. Production method for a semiconductor device
JP2005502198A (ja) * 2001-08-29 2005-01-20 東京エレクトロン株式会社 プラズマ処理のための装置並びに方法
JP2012529777A (ja) * 2009-12-15 2012-11-22 ユニバーシティ オブ ヒューストン システム パルスプラズマを用いた原子層エッチング
WO2013168509A1 (ja) * 2012-05-08 2013-11-14 東京エレクトロン株式会社 被処理基体をエッチングする方法、及びプラズマエッチング装置
JP2015503223A (ja) * 2011-11-15 2015-01-29 ラム リサーチ コーポレーションLam Research Corporation ハイブリッドパルス化プラズマ処理システム
KR20170141666A (ko) 2015-04-20 2017-12-26 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
WO2019117130A1 (ja) 2017-12-15 2019-06-20 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR20190089222A (ko) * 2016-12-19 2019-07-30 램 리써치 코포레이션 디자이너 ale (atomic layer etching)
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials
US12280091B2 (en) 2021-02-03 2025-04-22 Lam Research Corporation Etch selectivity control in atomic layer etching
US12315727B2 (en) 2017-05-16 2025-05-27 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US12598929B2 (en) 2020-03-06 2026-04-07 Lam Research Corporation Atomic layer etching of molybdenum
US12615980B2 (en) 2021-03-18 2026-04-28 Lam Research Corporation Etching of indium gallium zinc oxide

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169004B1 (en) 1994-05-16 2001-01-02 Matsushita Electric Industrial Co., Ltd. Production method for a semiconductor device
US5817559A (en) * 1994-05-16 1998-10-06 Matsushita Electric Industrial Co., Ltd. Production method for a semiconductor device
JP2005502198A (ja) * 2001-08-29 2005-01-20 東京エレクトロン株式会社 プラズマ処理のための装置並びに方法
JP4763235B2 (ja) * 2001-08-29 2011-08-31 東京エレクトロン株式会社 プラズマ処理のための装置並びに方法
US12444651B2 (en) 2009-08-04 2025-10-14 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP2014007432A (ja) * 2009-12-15 2014-01-16 Univ Of Houston System パルスプラズマを用いた原子層エッチング
US10515782B2 (en) 2009-12-15 2019-12-24 University Of Houston System Atomic layer etching with pulsed plasmas
KR101392838B1 (ko) * 2009-12-15 2014-05-15 유니버시티 오브 휴스턴 시스템 펄스형 플라즈마를 사용한 원자층 에칭
JP2012529777A (ja) * 2009-12-15 2012-11-22 ユニバーシティ オブ ヒューストン システム パルスプラズマを用いた原子層エッチング
JP2015503223A (ja) * 2011-11-15 2015-01-29 ラム リサーチ コーポレーションLam Research Corporation ハイブリッドパルス化プラズマ処理システム
KR20150018499A (ko) * 2012-05-08 2015-02-23 도쿄엘렉트론가부시키가이샤 피처리 기체를 에칭하는 방법 및 플라즈마 에칭 장치
US9721803B2 (en) 2012-05-08 2017-08-01 Tokyo Electron Limited Etching method for substrate to be processed and plasma-etching device
WO2013168509A1 (ja) * 2012-05-08 2013-11-14 東京エレクトロン株式会社 被処理基体をエッチングする方法、及びプラズマエッチング装置
KR20170141666A (ko) 2015-04-20 2017-12-26 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
US10347499B2 (en) 2015-04-20 2019-07-09 Tokyo Electron Limited Method for etching layer to be etched
KR20190089222A (ko) * 2016-12-19 2019-07-30 램 리써치 코포레이션 디자이너 ale (atomic layer etching)
KR20230145551A (ko) * 2016-12-19 2023-10-17 램 리써치 코포레이션 원자 층 에칭
JP2020502811A (ja) * 2016-12-19 2020-01-23 ラム リサーチ コーポレーションLam Research Corporation デザイナー原子層エッチング
KR20190089231A (ko) * 2016-12-19 2019-07-30 램 리써치 코포레이션 탄탈룸의 원자층 에칭 (ale)
TWI832325B (zh) * 2016-12-19 2024-02-11 美商蘭姆研究公司 設計者原子層蝕刻
JP2022180585A (ja) * 2016-12-19 2022-12-06 ラム リサーチ コーポレーション デザイナー原子層エッチング
US11721558B2 (en) 2016-12-19 2023-08-08 Lam Research Corporation Designer atomic layer etching
US12315727B2 (en) 2017-05-16 2025-05-27 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US11120999B2 (en) 2017-12-15 2021-09-14 Tokyo Electron Limited Plasma etching method
WO2019117130A1 (ja) 2017-12-15 2019-06-20 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials
US12598929B2 (en) 2020-03-06 2026-04-07 Lam Research Corporation Atomic layer etching of molybdenum
US12280091B2 (en) 2021-02-03 2025-04-22 Lam Research Corporation Etch selectivity control in atomic layer etching
US12615980B2 (en) 2021-03-18 2026-04-28 Lam Research Corporation Etching of indium gallium zinc oxide

Similar Documents

Publication Publication Date Title
KR102918885B1 (ko) 전자빔 매개 플라즈마 에칭 및 증착 공정을 위한 장치 및 공정
JP4657473B2 (ja) プラズマ処理装置
KR102510737B1 (ko) 원자층 에칭 방법
US9190290B2 (en) Halogen-free gas-phase silicon etch
KR100279091B1 (ko) 에칭방법 및 에칭장치
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
JP3706027B2 (ja) プラズマ処理方法
KR102772114B1 (ko) 텅스텐 또는 다른 금속층의 원자층 에칭
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
JP2001168086A (ja) 半導体装置の製造方法および製造装置
JPH03184335A (ja) 表面クリーニング装置及びその方法
WO2003056617A1 (en) Etching method and plasma etching device
JP3217875B2 (ja) エッチング装置
JPH09129607A (ja) マイクロ波プラズマエッチング装置及び方法
JP2000068227A (ja) 表面処理方法および装置
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
TW202322214A (zh) 金屬蝕刻方法
KR102638422B1 (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법
JPH0789545B2 (ja) プラズマエッチング方法
JPH03204925A (ja) プラズマプロセス用装置および方法
JP4141021B2 (ja) プラズマ成膜方法
JPH04137532A (ja) 表面処理方法及びその装置
JPH03276719A (ja) デジタルエツチング方法
JPH11340217A (ja) プラズマ成膜方法
JP3202877B2 (ja) プラズマアッシング装置