JPH03266155A - Test system for peripheral device - Google Patents
Test system for peripheral deviceInfo
- Publication number
- JPH03266155A JPH03266155A JP2066534A JP6653490A JPH03266155A JP H03266155 A JPH03266155 A JP H03266155A JP 2066534 A JP2066534 A JP 2066534A JP 6653490 A JP6653490 A JP 6653490A JP H03266155 A JPH03266155 A JP H03266155A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- peripheral
- processing device
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 78
- 238000012360 testing method Methods 0.000 title abstract description 55
- 238000010998 test method Methods 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、試験プログラムと、周辺処理装置およびチャ
ネルを介して入出力処理装置と接続された周辺装置への
前記試験プログラムからの入出力動作を前記入出力処理
装置に指示する入出力動作指示手段とを含むＣＰＵにお
ける、前記周辺装置の試験方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a test program and input/output operations from the test program to a peripheral processing device and a peripheral device connected to the input/output processing device via a channel. and input/output operation instruction means for instructing the input/output processing device to perform a test on the peripheral device in the CPU.
従来、周辺装置の試験は、試験対象の周辺装置に複数の
チャネルが接続されている場合でもその中から１つのチ
ャネルを使用して実行しており、試験が異常を検出した
場合、周辺装置に異常の要因があるものとして同一チャ
ネルを使用して再試行を行なっていた。Conventionally, testing of peripheral devices is performed using one channel even when multiple channels are connected to the peripheral device under test, and if the test detects an abnormality, the peripheral device is A retry was made using the same channel assuming that there was a cause for the error.
（発明が解決しようとする課題）
上述した従来の試験方式では、試験診断にて試験の異常
を検出した場合、異常の要因が周辺装置、入出力処理装
置、チャネルまたは周辺処理装置のいずれにあるのか判
別が容易でなく、また、入出力処理装置やチャネルや周
辺処理装置に障害が発生した時に周辺装置の試験が異常
終了してしまうという欠点がある。(Problem to be Solved by the Invention) In the conventional test method described above, when a test abnormality is detected in test diagnosis, it is difficult to determine whether the cause of the abnormality is in the peripheral device, input/output processing device, channel, or peripheral processing device. It is not easy to determine whether the input/output processing device, channel, or peripheral processing device is faulty, and testing of the peripheral device ends abnormally.
本発明の目的は、周辺装置の試験中に異常を検出したと
き、異常の要因が周辺装置、入出力処理装置、チャネル
または周辺処理装置のいずれにあるかの判別が容易で、
かつ、入出力処理装置やチャネルや周辺処理装置に障害
が発生した時に周辺装置の試験が異常終了してしまうこ
とのない周辺装置の試験方式を提供することである。An object of the present invention is to easily determine whether the cause of the abnormality is in the peripheral device, input/output processing device, channel, or peripheral processing device when an abnormality is detected during testing of a peripheral device.
Another object of the present invention is to provide a peripheral device testing method that prevents peripheral device testing from ending abnormally when a failure occurs in an input/output processing device, a channel, or a peripheral processing device.
本発明の周辺装置の試験方式は、
試験プログラムと、
周辺処理装置およびチャネルを介して入出力処理装置と
接続された周辺装置への前記試験プログラムからの入出
力動□作を前記入出力処理装置に指示する入出力動作指
示手段と、
前記試験プログラムからの前記周辺装置に対゛する入出
力動作が正常終了したか異常終了したがを識別する入出
力終了状態識別手段と、
前記周辺装置にいたる前記人出カ処理装置、チャネルお
よび周辺処理装置を含むすべてのパスと、各パスが有効
であるか否かを示す情報とからなる構成情報が格納され
ている構成情報テーブルと、
前記入出力終了状態識別手段が前記周辺装置に対する入
出力動作が異常終了したことを識別したとき、前記構成
情報テーブルを参照して異常終了となったパスを無効と
し、他の有効なパスを検索する構成情報検索手段と、
該構成情報検索手段により検索された有効なパスを用い
て前記入出力動作指示手段により前記試験プログラムか
らの前記周辺装置に対する入出力動作の再試行を前記入
出力処理装置に指示させる入出力再試行手段とを有する
。The peripheral device testing method of the present invention includes: a test program; and input/output operations from the test program to a peripheral device connected to the input/output processing device via a peripheral processing device and a channel to the input/output processing device. input/output operation instructing means for instructing the peripheral device; input/output completion state identifying means for identifying whether the input/output operation from the test program to the peripheral device has ended normally or abnormally; a configuration information table storing configuration information consisting of all paths including the people flow processing device, channel and peripheral processing device, and information indicating whether each path is valid; and the end of the input/output. When the status identifying means identifies that the input/output operation to the peripheral device has terminated abnormally, the configuration information search is performed to refer to the configuration information table, invalidate the abnormally terminated path, and search for another valid path. means for causing the input/output operation instruction means to instruct the input/output processing device to retry the input/output operation from the test program to the peripheral device using the valid path searched by the configuration information search means; and output retry means.
周辺装置の試験中に入出力動作が異常終了すると、構成
情報テーブルが参照されて異常終了となったパスか無効
となり他の有効なパスが検索され、該有効なパスを用い
て入出力再試行手段が入出力動作指示手段により前記周
辺装置に対する入出力動作の再試行を入出力処理装置に
指示させるので、入出力処理装置やチャネルや周辺処理
装置に障害が発生していても試験が異常終了してしまう
ことがなく、また、有効なパスの使用を試みることによ
って異常の要因が周辺装置、入出力処理装置、チャネル
または周辺処理装置のいずれであるかが容易に判断でき
る。When an input/output operation terminates abnormally during a peripheral device test, the configuration information table is referenced, the path that terminated abnormally is invalidated, another valid path is searched, and the input/output is retried using the valid path. Since the means instructs the input/output processing device to retry the input/output operation to the peripheral device by the input/output operation instruction means, the test ends abnormally even if a failure occurs in the input/output processing device, channel, or peripheral processing device. Furthermore, by attempting to use a valid path, it can be easily determined whether the cause of the abnormality is a peripheral device, an input/output processing device, a channel, or a peripheral processing device.
（実施例）
次に、本発明の実施例について図面を参照して説明する
。(Example) Next, an example of the present invention will be described with reference to the drawings.
第１図は本発明の周辺装置の試験方式の一実施例を示す
情報処理装置のブロック図、第２図は第１図の構成情報
テーブル７の構成を丞す図、第３図は第２図の構成情報
テーブル７の内容を示す図、第４図は第１図のＣＰＵＩ
の処理の流れ図である。FIG. 1 is a block diagram of an information processing device showing an embodiment of the peripheral device testing method of the present invention, FIG. 2 is a diagram showing the configuration of the configuration information table 7 shown in FIG. 1, and FIG. Figure 4 shows the contents of the configuration information table 7 in Figure 1.
2 is a flowchart of processing.
この情報処理装置はＣＰＵＩと入出力処理装置８．９と
チャネル８１．８２．＝・、８ｎ、９１゜９２、・・・
、９ｎと周辺処理装置１０．１１と周辺装置１２とから
構成される装置
２５、２６を介してそれぞれ周辺処理装置１０。This information processing device includes a CPUI, an input/output processing device 8.9, and channels 81.82. =・、8n、91゜92、・・・
, 9n, peripheral processing devices 10, 11, and peripheral processing devices 10 through devices 25 and 26, respectively.
１１に接続され、周辺処理装置１ｏはパス２１とチャネ
ル８２およびパス２３とチャネル９２を介してそれぞれ
入出力処理装置８．９に、周辺処理装置１１はパス２２
とチャネル８ｎおよびパス２４とチャネル９ｎを介して
それぞれ入出力処理装置８．９にそれぞれ接続され、入
出力処理装置８、９はそれぞれＣＰＵＩに接続されてい
る。The peripheral processing device 1o is connected to the input/output processing device 8.9 via the path 21 and the channel 82 and the path 23 and the channel 92, respectively.
and a channel 8n, and a path 24 and a channel 9n, respectively, to an input/output processing device 8.9, and the input/output processing devices 8, 9 are each connected to a CPUI.
ｃｐｕｉは試験プログラム２と入出力動作指示手段３と
入出力再試行手段４と構成情報検索手段５と入出力終了
状態識別手段６と構成情報テープルアを含んでいる。The cpui includes a test program 2, an input/output operation instruction means 3, an input/output retry means 4, a configuration information search means 5, an input/output end state identification means 6, and a configuration information table lure.
試験プログラム２は周辺装置１２の試験を行なう。入出
力動作指示手段３は入出力処理装置８゜９に対して試験
プログラム２から周辺装置１２への入出力動作の指示を
行なう。The test program 2 tests the peripheral device 12. The input/output operation instruction means 3 instructs the input/output processing device 8.9 to input/output operations from the test program 2 to the peripheral device 12.
構成情報テーブル７は、第２図に示すように、試験パス
を構成する装置である周辺装置番号１０１と、周辺装置
番号１０１に対応する入出力処理装置番号１０２とチャ
ネル番号１０３と周辺処理装置番号１０４と、試験パス
の状態が有効であるか無効であるかを示す試験パス状態
識別フラグ１０５とから構成され、この場合、第３図に
示すように、試験パス７１を入出力処理装置８、チャネ
ル８２および周辺処理装置１０として有効な状態であり
、試験パス７２を入出力処理装置８、チャネル８ｎおよ
び周辺処理装置１１として有効な状態であり、試験パス
７３を入出力処理装置９、チャネル９２および周辺処理
装置１０として有効な状態であり、試験パス７４を入出
力処理装置９、チャネル９ｎおよび周辺処理装置１１と
して無効な状態になっている。As shown in FIG. 2, the configuration information table 7 includes a peripheral device number 101 that is a device that constitutes a test path, an input/output processing device number 102 corresponding to the peripheral device number 101, a channel number 103, and a peripheral processing device number. 104 and a test path status identification flag 105 indicating whether the status of the test path is valid or invalid. In this case, as shown in FIG. The test path 72 is valid as the input/output processing device 8, the channel 8n and the peripheral processing device 11, and the test path 73 is valid as the input/output processing device 9, the channel 92. The test path 74 is in an invalid state as the input/output processing device 9, the channel 9n, and the peripheral processing device 11.
入出力終了状態識別手段６は入出力処理装置８．９が行
なった試験プログラム２から周辺装置１２への入出力動
作の終了状態を識別し、正常終了であるか異常終了であ
るかを識別する。The input/output end state identifying means 6 identifies the end state of the input/output operation from the test program 2 to the peripheral device 12 performed by the input/output processing device 8.9, and identifies whether it is a normal end or an abnormal end. .
構成情報検索手段５は、第４図に示すように、試験パス
７１，７２，７３．７４を使用した周辺装置１２の試験
中に、入出力終了状態識別手段６が周辺装置１２への入
出力動作が異常終了であることを検出すると（ステップ
３１）、構成情報テーブル７の中の周辺装置番号１０１
を参照して周辺装置１２と同じ装置番号を検索し、入出
力処理装置番号１０２、チャネル番号１０３および周辺
処理番号１０４の３つの内１つでも現使用中のものと違
う試験パス７１，７２，７３．７４を捜し出し、試験パ
ス状態識別フラグ１０５を参照する。試験パス状態識別
フラグ１０５が無効であったならば、更に検索を続ける
（ステップ３２）。As shown in FIG. When it is detected that the operation has ended abnormally (step 31), the peripheral device number 101 in the configuration information table 7 is
, search for the same device number as the peripheral device 12, and search for test paths 71, 72, and 72 that are different from the one currently in use by at least one of the input/output processing device number 102, channel number 103, and peripheral processing number 104. 73.74 and refer to the test pass status identification flag 105. If the test pass state identification flag 105 is invalid, the search is further continued (step 32).
構成情報検索手段５は現使用中の試験パスとは別の試験
パスで有効なものが存在するか判断しくステップ３３）
、有効なものが存在するならば、現使用中の試験パス７
１，７２，７３．７４を構成情報テーブル７の中の周辺
装置番号１０１を参照して周辺装置１２と同じ装置番号
１０１を検索し、その装置番号に対応する入出力処理装
置番号１０２、チャネル番号１０３および周辺処理装置
番号１０４の３つがすべて同じ試験パス７１゜７２．７
３．７４を捜し出し、対応する試験パス状態識別フラグ
１０５を無効にする（ステップ３４）。The configuration information search means 5 determines whether there is a valid test path other than the test path currently in use (step 33).
, if a valid one exists, the test path 7 currently in use.
1, 72, 73, and 74, refer to the peripheral device number 101 in the configuration information table 7, search for the same device number 101 as the peripheral device 12, and find the input/output processing device number 102 and channel number corresponding to that device number. 103 and peripheral processing unit number 104 are all the same test pass 71°72.7
3.74 and invalidates the corresponding test pass status identification flag 105 (step 34).
入出力再試行手段４は、第４図に示すように、構成情報
検索手段５がステップ３２て捜し出した有効な試験パス
７１，７２．７３．７４を使って入出力動作指示手段３
に指示して入出力処理装置８．９に周辺装置１２への入
出力動作をさせて周辺装置１２の試験を再試行させる（
ステップ３５）。As shown in FIG. 4, the input/output retrying means 4 uses the valid test paths 71, 72, 73, and 74 found by the configuration information searching means 5 in step 32 to execute the input/output operation instruction means 3.
instructs the input/output processing device 8.9 to perform input/output operations to the peripheral device 12 and retry the test of the peripheral device 12 (
Step 35).
第４図のステップ３３において使用可能な代替試験パス
が存在しなければ試験は異常終了となり、ステップ３５
で再試行されれば試験続行となる。If there is no usable alternative test path in step 33 of FIG. 4, the test ends abnormally, and step 35
If the test is retried, the test will continue.
次に、本実施例の試験方式における動作を説明する。Next, the operation in the test method of this embodiment will be explained.
周辺装置１２に第３図に示す試験パス７１すなわち入出
力処理装置８、チャネル８２および周辺処理袋＃１０を
使用しての試験が実行されている場合について説明する
。A case will be described in which a test is executed using the test path 71 shown in FIG. 3 in the peripheral device 12, that is, the input/output processing device 8, the channel 82, and the peripheral processing bag #10.
試験中に入出力終了状態識別手段６が異常終了を検出す
ると、構成情報検索手段５は構成情報テーブル７を参照
して３つの試験パス７２゜７３．７４から試験状態識別
フラグ１０５により有効な代替試験バス７２．７３を捜
し出し、構成情報テーブル７中の現使用中の試験パス７
１を検索して試験状態識別フラグ１０５を無効とする。When the input/output end state identification means 6 detects abnormal termination during a test, the configuration information search means 5 refers to the configuration information table 7 and selects an effective alternative from the three test paths 72°, 73, and 74 using the test state identification flag 105. Finds the test bus 72 and 73 and selects the test path 7 currently in use in the configuration information table 7.
1 and invalidates the test state identification flag 105.
そして、入出力再試行手段４により代替試験パス７２に
より周辺装置１２への入出力動作が再試行され、試験が
続行される。ここで、代替試験パス７２による入出力動
作が正常終了すれば、障害の要因はチャネル８２または
周辺処理装置１０のいずれかであったことが判る。また
、代替試験バス７２による入出力動作が異常終了し、代
替試験パス７３により再々試行を行なフて正常終了した
ときは、障害の要因は、少なくとも入出力処理装置８で
あったことが判る。Then, the input/output retry means 4 retries the input/output operation to the peripheral device 12 using the alternative test path 72, and the test continues. Here, if the input/output operation by the alternative test path 72 is successfully completed, it is known that the cause of the failure was either the channel 82 or the peripheral processing device 10. Furthermore, when the input/output operation by the alternative test bus 72 ends abnormally, and after repeated attempts by the alternative test path 73, it ends normally, it can be seen that the cause of the failure was at least the input/output processing device 8. .
以上説明したように本発明は、周辺装置にいたる入出力
処理装置、チャネルおよび周辺処理装置を含むすべての
パスと、各パスが有効であるか否かを示す情報とからな
る構成情報が格納されている構成情報テーブルを設け、
前記周辺装置に対する入出力動作が異常終了したとき、
前記構成情報テーブルを参照して異常終了となったパス
を無効とし、他の有効なパスを検索して該有効なパスを
用いて入出力動作指示手段により入出力動作の再試行を
入出力処理装置に指示させることにより、再試行が正常
終了した場合、異常となったパスと代替パスとの違いか
ら、異常の原因が試験対象装置である周辺装置であるか
、入出力処理装置やチャネルや周辺処理装置のいずれで
あるかを容易に判断することができ、また、代替パスを
使用して再試行することで周辺装置の試験を続行するこ
とかできるという効果がある。As explained above, the present invention stores configuration information consisting of all paths including input/output processing devices, channels, and peripheral processing devices leading to peripheral devices, and information indicating whether each path is valid. Create a configuration information table with
When the input/output operation for the peripheral device terminates abnormally,
Input/output processing refers to the configuration information table to invalidate the abnormally terminated path, searches for another valid path, and uses the valid path to retry the input/output operation by the input/output operation instruction means. If the retry is successfully completed by instructing the device, the difference between the failed path and the alternative path indicates whether the cause of the error is a peripheral device that is the device under test, or whether it is an input/output processing device, channel, or This has the effect that it is possible to easily determine which peripheral processing device it is, and that testing of the peripheral device can be continued by retrying using an alternative path.
第１図は本発明の周辺装置の試験方式の一実施例を示す
情報処理システムのブロック図、第２図は第１図の構成
情報テーブル７の構成を示す図、第３図は第２図の構成
情報テーブル７の内容を示す図、第４図は第１図のＣＰ
ＵＩの処理の流れ図である。
１−−−−−−−・・ＣＰＵ、
２−−−−−−−−−試験プログラム、３・・・・・・
・・・入出力動作指示手段、４・・・・・・・・・入出
力再試行手段、５−−−−−−−−−構成情報検索手段
、６・・・・・・・・・入出力終了状態識別手段、７−
−−−−−−−−構成情報テーブル、８．９−−−−−
入出力処理装置、
１０．１１−・周辺処理装置、
１２・・・・・・・・・周辺装置、
２１．２２．φ拳・、２６−−−−・・・・・パス、３
１．３２．・・・、３５・・・・・・・・・ステップ、
７１．７２．７３．７４−・・・・・・・・試験パス、
８１．８２．−−−．８ｎ 、 ９１．９２．・・・、
９ｎ・・・・・・・・・チャネル、１０１−−−−−−
周辺装置番号、
１０２−・・・・・入出力処理装置番号、１０３・・・
・・・チャネル番号、
１０４・・・・・・周辺処理装置番号、１０５・・・・
・・試験パス状態識別フラグ。FIG. 1 is a block diagram of an information processing system showing an embodiment of the peripheral device testing method of the present invention, FIG. 2 is a diagram showing the configuration of the configuration information table 7 shown in FIG. 1, and FIG. Figure 4 shows the contents of the configuration information table 7 of CP in Figure 1.
It is a flowchart of UI processing. 1------------CPU, 2---------Test program, 3------
. . . Input/output operation instruction means, 4 . Input/output end state identification means, 7-
-----------Configuration information table, 8.9------
Input/output processing device, 10.11-・Peripheral processing device, 12...Peripheral device, 21.22. φ fist・, 26−−−−・・pass, 3
1.32. ..., 35... Step,
71.72.73.74-・・・・・・Exam pass,
81.82. ---. 8n, 91.92. ...,
9n......Channel, 101------
Peripheral device number, 102-... Input/output processing device number, 103...
...Channel number, 104...Peripheral processing device number, 105...
...Test pass status identification flag.
Claims (1)
接続された周辺装置への前記試験プログラムからの入出
力動作を前記入出力処理装置に指示する入出力動作指示
手段と、 前記試験プログラムからの前記周辺装置に対する入出力
動作が正常終了したか異常終了したかを識別する入出力
終了状態識別手段と、 前記周辺装置にいたる前記入出力処理装置、チャネルお
よび周辺処理装置を含むすべてのパスと、各パスが有効
であるか否かを示す情報とからなる構成情報が格納され
ている構成情報テーブルと、 前記入出力終了状態識別手段が前記周辺装置に対する入
出力動作が異常終了したことを識別したとき、前記構成
情報テーブルを参照して異常終了となったパスを無効と
し、他の有効なパスを検索する構成情報検索手段と、 該構成情報検索手段により検索された有効なパスを用い
て前記入出力動作指示手段により前記試験プログラムか
らの前記周辺装置に対する入出力動作の再試行を前記入
出力処理装置に指示させる入出力再試行手段とを有する
、周辺装置の試験方式。[Claims] 1. A test program, and an input/output processing device that instructs the input/output processing device to perform an input/output operation from the test program to a peripheral device connected to the input/output processing device via a peripheral processing device and a channel. output operation instruction means; input/output completion state identification means for identifying whether the input/output operation from the test program to the peripheral device has ended normally or abnormally; and the input/output processing device and channel leading to the peripheral device. and a configuration information table storing configuration information consisting of all paths including the peripheral processing device and information indicating whether each path is valid or not; a configuration information search means for invalidating the abnormally terminated path by referring to the configuration information table and searching for another valid path when it is identified that an input/output operation has terminated abnormally; input/output retry means for causing the input/output operation instructing means to instruct the input/output processing device to retry the input/output operation from the test program to the peripheral device using the valid path searched by; Test method for peripheral devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066534A JP2643526B2 (en) | 1990-03-16 | 1990-03-16 | Peripheral equipment testing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066534A JP2643526B2 (en) | 1990-03-16 | 1990-03-16 | Peripheral equipment testing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03266155A true JPH03266155A (en) | 1991-11-27 |
| JP2643526B2 JP2643526B2 (en) | 1997-08-20 |
Family
ID=13318656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066534A Expired - Lifetime JP2643526B2 (en) | 1990-03-16 | 1990-03-16 | Peripheral equipment testing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643526B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013196336A (en) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | Control device, storage device, test method for storage device and test program for storage device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (en) * | 1986-10-14 | 1988-04-28 | Nec Corp | Input/output retrial control system for peripheral equipment |
-
1990
- 1990-03-16 JP JP2066534A patent/JP2643526B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (en) * | 1986-10-14 | 1988-04-28 | Nec Corp | Input/output retrial control system for peripheral equipment |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013196336A (en) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | Control device, storage device, test method for storage device and test program for storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643526B2 (en) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481737B2 (en) | Dump collection device and dump collection method | |
| JPH03266155A (en) | Test system for peripheral device | |
| JP2827713B2 (en) | Redundant device | |
| JP2922981B2 (en) | Task execution continuation method | |
| JPH0690693B2 (en) | Channel failure recovery controller | |
| JPS6155748A (en) | Electronic computer system | |
| JP2831480B2 (en) | Information processing device failure detection method | |
| JPS597982B2 (en) | Restart method in case of system failure of computer system | |
| JPH0233219B2 (en) | ||
| JP2919366B2 (en) | Bus failure handling method | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPS6130297B2 (en) | ||
| JPH02278436A (en) | Microprocessor diagnostic circuit | |
| JPH03242739A (en) | Trouble analysis information collection system | |
| JPS63638A (en) | Information processor | |
| JPH0341852B2 (en) | ||
| JPH03263230A (en) | Maintenance device | |
| JPH0675800A (en) | Fault processing system | |
| JPH03156646A (en) | Output system for fault information | |
| JPH04188337A (en) | Fault processing method in system initialization | |
| JPH01166140A (en) | Information processor diagnosing system | |
| JPH03233735A (en) | Faulty area point-out system | |
| JPS62180454A (en) | Collecting method for fault information for communication system | |
| JPS6314244A (en) | Error processing circuit | |
| JPS63637A (en) | Information processor |