JPH03266155A - 周辺装置の試験装置 - Google Patents
周辺装置の試験装置Info
- Publication number
- JPH03266155A JPH03266155A JP2066534A JP6653490A JPH03266155A JP H03266155 A JPH03266155 A JP H03266155A JP 2066534 A JP2066534 A JP 2066534A JP 6653490 A JP6653490 A JP 6653490A JP H03266155 A JPH03266155 A JP H03266155A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- peripheral
- processing device
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 78
- 238000012360 testing method Methods 0.000 title abstract description 55
- 238000010998 test method Methods 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005111 flow chemistry technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、試験プログラムと、周辺処理装置およびチャ
ネルを介して入出力処理装置と接続された周辺装置への
前記試験プログラムからの入出力動作を前記入出力処理
装置に指示する入出力動作指示手段とを含むＣＰＵにお
ける、前記周辺装置の試験方式に関する。
ネルを介して入出力処理装置と接続された周辺装置への
前記試験プログラムからの入出力動作を前記入出力処理
装置に指示する入出力動作指示手段とを含むＣＰＵにお
ける、前記周辺装置の試験方式に関する。
従来、周辺装置の試験は、試験対象の周辺装置に複数の
チャネルが接続されている場合でもその中から１つのチ
ャネルを使用して実行しており、試験が異常を検出した
場合、周辺装置に異常の要因があるものとして同一チャ
ネルを使用して再試行を行なっていた。
チャネルが接続されている場合でもその中から１つのチ
ャネルを使用して実行しており、試験が異常を検出した
場合、周辺装置に異常の要因があるものとして同一チャ
ネルを使用して再試行を行なっていた。
（発明が解決しようとする課題）
上述した従来の試験方式では、試験診断にて試験の異常
を検出した場合、異常の要因が周辺装置、入出力処理装
置、チャネルまたは周辺処理装置のいずれにあるのか判
別が容易でなく、また、入出力処理装置やチャネルや周
辺処理装置に障害が発生した時に周辺装置の試験が異常
終了してしまうという欠点がある。
を検出した場合、異常の要因が周辺装置、入出力処理装
置、チャネルまたは周辺処理装置のいずれにあるのか判
別が容易でなく、また、入出力処理装置やチャネルや周
辺処理装置に障害が発生した時に周辺装置の試験が異常
終了してしまうという欠点がある。
本発明の目的は、周辺装置の試験中に異常を検出したと
き、異常の要因が周辺装置、入出力処理装置、チャネル
または周辺処理装置のいずれにあるかの判別が容易で、
かつ、入出力処理装置やチャネルや周辺処理装置に障害
が発生した時に周辺装置の試験が異常終了してしまうこ
とのない周辺装置の試験方式を提供することである。
き、異常の要因が周辺装置、入出力処理装置、チャネル
または周辺処理装置のいずれにあるかの判別が容易で、
かつ、入出力処理装置やチャネルや周辺処理装置に障害
が発生した時に周辺装置の試験が異常終了してしまうこ
とのない周辺装置の試験方式を提供することである。
本発明の周辺装置の試験方式は、
試験プログラムと、
周辺処理装置およびチャネルを介して入出力処理装置と
接続された周辺装置への前記試験プログラムからの入出
力動□作を前記入出力処理装置に指示する入出力動作指
示手段と、 前記試験プログラムからの前記周辺装置に対゛する入出
力動作が正常終了したか異常終了したがを識別する入出
力終了状態識別手段と、 前記周辺装置にいたる前記人出カ処理装置、チャネルお
よび周辺処理装置を含むすべてのパスと、各パスが有効
であるか否かを示す情報とからなる構成情報が格納され
ている構成情報テーブルと、 前記入出力終了状態識別手段が前記周辺装置に対する入
出力動作が異常終了したことを識別したとき、前記構成
情報テーブルを参照して異常終了となったパスを無効と
し、他の有効なパスを検索する構成情報検索手段と、 該構成情報検索手段により検索された有効なパスを用い
て前記入出力動作指示手段により前記試験プログラムか
らの前記周辺装置に対する入出力動作の再試行を前記入
出力処理装置に指示させる入出力再試行手段とを有する
。
接続された周辺装置への前記試験プログラムからの入出
力動□作を前記入出力処理装置に指示する入出力動作指
示手段と、 前記試験プログラムからの前記周辺装置に対゛する入出
力動作が正常終了したか異常終了したがを識別する入出
力終了状態識別手段と、 前記周辺装置にいたる前記人出カ処理装置、チャネルお
よび周辺処理装置を含むすべてのパスと、各パスが有効
であるか否かを示す情報とからなる構成情報が格納され
ている構成情報テーブルと、 前記入出力終了状態識別手段が前記周辺装置に対する入
出力動作が異常終了したことを識別したとき、前記構成
情報テーブルを参照して異常終了となったパスを無効と
し、他の有効なパスを検索する構成情報検索手段と、 該構成情報検索手段により検索された有効なパスを用い
て前記入出力動作指示手段により前記試験プログラムか
らの前記周辺装置に対する入出力動作の再試行を前記入
出力処理装置に指示させる入出力再試行手段とを有する
。
周辺装置の試験中に入出力動作が異常終了すると、構成
情報テーブルが参照されて異常終了となったパスか無効
となり他の有効なパスが検索され、該有効なパスを用い
て入出力再試行手段が入出力動作指示手段により前記周
辺装置に対する入出力動作の再試行を入出力処理装置に
指示させるので、入出力処理装置やチャネルや周辺処理
装置に障害が発生していても試験が異常終了してしまう
ことがなく、また、有効なパスの使用を試みることによ
って異常の要因が周辺装置、入出力処理装置、チャネル
または周辺処理装置のいずれであるかが容易に判断でき
る。
情報テーブルが参照されて異常終了となったパスか無効
となり他の有効なパスが検索され、該有効なパスを用い
て入出力再試行手段が入出力動作指示手段により前記周
辺装置に対する入出力動作の再試行を入出力処理装置に
指示させるので、入出力処理装置やチャネルや周辺処理
装置に障害が発生していても試験が異常終了してしまう
ことがなく、また、有効なパスの使用を試みることによ
って異常の要因が周辺装置、入出力処理装置、チャネル
または周辺処理装置のいずれであるかが容易に判断でき
る。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の周辺装置の試験方式の一実施例を示す
情報処理装置のブロック図、第２図は第１図の構成情報
テーブル７の構成を丞す図、第３図は第２図の構成情報
テーブル７の内容を示す図、第４図は第１図のＣＰＵＩ
の処理の流れ図である。
情報処理装置のブロック図、第２図は第１図の構成情報
テーブル７の構成を丞す図、第３図は第２図の構成情報
テーブル７の内容を示す図、第４図は第１図のＣＰＵＩ
の処理の流れ図である。
この情報処理装置はＣＰＵＩと入出力処理装置８．９と
チャネル８１．８２．＝・、８ｎ、９１゜９２、・・・
、９ｎと周辺処理装置１０．１１と周辺装置１２とから
構成される装置 ２５、２６を介してそれぞれ周辺処理装置１０。
チャネル８１．８２．＝・、８ｎ、９１゜９２、・・・
、９ｎと周辺処理装置１０．１１と周辺装置１２とから
構成される装置 ２５、２６を介してそれぞれ周辺処理装置１０。
１１に接続され、周辺処理装置１ｏはパス２１とチャネ
ル８２およびパス２３とチャネル９２を介してそれぞれ
入出力処理装置８．９に、周辺処理装置１１はパス２２
とチャネル８ｎおよびパス２４とチャネル９ｎを介して
それぞれ入出力処理装置８．９にそれぞれ接続され、入
出力処理装置８、９はそれぞれＣＰＵＩに接続されてい
る。
ル８２およびパス２３とチャネル９２を介してそれぞれ
入出力処理装置８．９に、周辺処理装置１１はパス２２
とチャネル８ｎおよびパス２４とチャネル９ｎを介して
それぞれ入出力処理装置８．９にそれぞれ接続され、入
出力処理装置８、９はそれぞれＣＰＵＩに接続されてい
る。
ｃｐｕｉは試験プログラム２と入出力動作指示手段３と
入出力再試行手段４と構成情報検索手段５と入出力終了
状態識別手段６と構成情報テープルアを含んでいる。
入出力再試行手段４と構成情報検索手段５と入出力終了
状態識別手段６と構成情報テープルアを含んでいる。
試験プログラム２は周辺装置１２の試験を行なう。入出
力動作指示手段３は入出力処理装置８゜９に対して試験
プログラム２から周辺装置１２への入出力動作の指示を
行なう。
力動作指示手段３は入出力処理装置８゜９に対して試験
プログラム２から周辺装置１２への入出力動作の指示を
行なう。
構成情報テーブル７は、第２図に示すように、試験パス
を構成する装置である周辺装置番号１０１と、周辺装置
番号１０１に対応する入出力処理装置番号１０２とチャ
ネル番号１０３と周辺処理装置番号１０４と、試験パス
の状態が有効であるか無効であるかを示す試験パス状態
識別フラグ１０５とから構成され、この場合、第３図に
示すように、試験パス７１を入出力処理装置８、チャネ
ル８２および周辺処理装置１０として有効な状態であり
、試験パス７２を入出力処理装置８、チャネル８ｎおよ
び周辺処理装置１１として有効な状態であり、試験パス
７３を入出力処理装置９、チャネル９２および周辺処理
装置１０として有効な状態であり、試験パス７４を入出
力処理装置９、チャネル９ｎおよび周辺処理装置１１と
して無効な状態になっている。
を構成する装置である周辺装置番号１０１と、周辺装置
番号１０１に対応する入出力処理装置番号１０２とチャ
ネル番号１０３と周辺処理装置番号１０４と、試験パス
の状態が有効であるか無効であるかを示す試験パス状態
識別フラグ１０５とから構成され、この場合、第３図に
示すように、試験パス７１を入出力処理装置８、チャネ
ル８２および周辺処理装置１０として有効な状態であり
、試験パス７２を入出力処理装置８、チャネル８ｎおよ
び周辺処理装置１１として有効な状態であり、試験パス
７３を入出力処理装置９、チャネル９２および周辺処理
装置１０として有効な状態であり、試験パス７４を入出
力処理装置９、チャネル９ｎおよび周辺処理装置１１と
して無効な状態になっている。
入出力終了状態識別手段６は入出力処理装置８．９が行
なった試験プログラム２から周辺装置１２への入出力動
作の終了状態を識別し、正常終了であるか異常終了であ
るかを識別する。
なった試験プログラム２から周辺装置１２への入出力動
作の終了状態を識別し、正常終了であるか異常終了であ
るかを識別する。
構成情報検索手段５は、第４図に示すように、試験パス
７１，７２，７３．７４を使用した周辺装置１２の試験
中に、入出力終了状態識別手段６が周辺装置１２への入
出力動作が異常終了であることを検出すると（ステップ
３１）、構成情報テーブル７の中の周辺装置番号１０１
を参照して周辺装置１２と同じ装置番号を検索し、入出
力処理装置番号１０２、チャネル番号１０３および周辺
処理番号１０４の３つの内１つでも現使用中のものと違
う試験パス７１，７２，７３．７４を捜し出し、試験パ
ス状態識別フラグ１０５を参照する。試験パス状態識別
フラグ１０５が無効であったならば、更に検索を続ける
（ステップ３２）。
７１，７２，７３．７４を使用した周辺装置１２の試験
中に、入出力終了状態識別手段６が周辺装置１２への入
出力動作が異常終了であることを検出すると（ステップ
３１）、構成情報テーブル７の中の周辺装置番号１０１
を参照して周辺装置１２と同じ装置番号を検索し、入出
力処理装置番号１０２、チャネル番号１０３および周辺
処理番号１０４の３つの内１つでも現使用中のものと違
う試験パス７１，７２，７３．７４を捜し出し、試験パ
ス状態識別フラグ１０５を参照する。試験パス状態識別
フラグ１０５が無効であったならば、更に検索を続ける
（ステップ３２）。
構成情報検索手段５は現使用中の試験パスとは別の試験
パスで有効なものが存在するか判断しくステップ３３）
、有効なものが存在するならば、現使用中の試験パス７
１，７２，７３．７４を構成情報テーブル７の中の周辺
装置番号１０１を参照して周辺装置１２と同じ装置番号
１０１を検索し、その装置番号に対応する入出力処理装
置番号１０２、チャネル番号１０３および周辺処理装置
番号１０４の３つがすべて同じ試験パス７１゜７２．７
３．７４を捜し出し、対応する試験パス状態識別フラグ
１０５を無効にする（ステップ３４）。
パスで有効なものが存在するか判断しくステップ３３）
、有効なものが存在するならば、現使用中の試験パス７
１，７２，７３．７４を構成情報テーブル７の中の周辺
装置番号１０１を参照して周辺装置１２と同じ装置番号
１０１を検索し、その装置番号に対応する入出力処理装
置番号１０２、チャネル番号１０３および周辺処理装置
番号１０４の３つがすべて同じ試験パス７１゜７２．７
３．７４を捜し出し、対応する試験パス状態識別フラグ
１０５を無効にする（ステップ３４）。
入出力再試行手段４は、第４図に示すように、構成情報
検索手段５がステップ３２て捜し出した有効な試験パス
７１，７２．７３．７４を使って入出力動作指示手段３
に指示して入出力処理装置８．９に周辺装置１２への入
出力動作をさせて周辺装置１２の試験を再試行させる（
ステップ３５）。
検索手段５がステップ３２て捜し出した有効な試験パス
７１，７２．７３．７４を使って入出力動作指示手段３
に指示して入出力処理装置８．９に周辺装置１２への入
出力動作をさせて周辺装置１２の試験を再試行させる（
ステップ３５）。
第４図のステップ３３において使用可能な代替試験パス
が存在しなければ試験は異常終了となり、ステップ３５
で再試行されれば試験続行となる。
が存在しなければ試験は異常終了となり、ステップ３５
で再試行されれば試験続行となる。
次に、本実施例の試験方式における動作を説明する。
周辺装置１２に第３図に示す試験パス７１すなわち入出
力処理装置８、チャネル８２および周辺処理袋＃１０を
使用しての試験が実行されている場合について説明する
。
力処理装置８、チャネル８２および周辺処理袋＃１０を
使用しての試験が実行されている場合について説明する
。
試験中に入出力終了状態識別手段６が異常終了を検出す
ると、構成情報検索手段５は構成情報テーブル７を参照
して３つの試験パス７２゜７３．７４から試験状態識別
フラグ１０５により有効な代替試験バス７２．７３を捜
し出し、構成情報テーブル７中の現使用中の試験パス７
１を検索して試験状態識別フラグ１０５を無効とする。
ると、構成情報検索手段５は構成情報テーブル７を参照
して３つの試験パス７２゜７３．７４から試験状態識別
フラグ１０５により有効な代替試験バス７２．７３を捜
し出し、構成情報テーブル７中の現使用中の試験パス７
１を検索して試験状態識別フラグ１０５を無効とする。
そして、入出力再試行手段４により代替試験パス７２に
より周辺装置１２への入出力動作が再試行され、試験が
続行される。ここで、代替試験パス７２による入出力動
作が正常終了すれば、障害の要因はチャネル８２または
周辺処理装置１０のいずれかであったことが判る。また
、代替試験バス７２による入出力動作が異常終了し、代
替試験パス７３により再々試行を行なフて正常終了した
ときは、障害の要因は、少なくとも入出力処理装置８で
あったことが判る。
より周辺装置１２への入出力動作が再試行され、試験が
続行される。ここで、代替試験パス７２による入出力動
作が正常終了すれば、障害の要因はチャネル８２または
周辺処理装置１０のいずれかであったことが判る。また
、代替試験バス７２による入出力動作が異常終了し、代
替試験パス７３により再々試行を行なフて正常終了した
ときは、障害の要因は、少なくとも入出力処理装置８で
あったことが判る。
以上説明したように本発明は、周辺装置にいたる入出力
処理装置、チャネルおよび周辺処理装置を含むすべての
パスと、各パスが有効であるか否かを示す情報とからな
る構成情報が格納されている構成情報テーブルを設け、
前記周辺装置に対する入出力動作が異常終了したとき、
前記構成情報テーブルを参照して異常終了となったパス
を無効とし、他の有効なパスを検索して該有効なパスを
用いて入出力動作指示手段により入出力動作の再試行を
入出力処理装置に指示させることにより、再試行が正常
終了した場合、異常となったパスと代替パスとの違いか
ら、異常の原因が試験対象装置である周辺装置であるか
、入出力処理装置やチャネルや周辺処理装置のいずれで
あるかを容易に判断することができ、また、代替パスを
使用して再試行することで周辺装置の試験を続行するこ
とかできるという効果がある。
処理装置、チャネルおよび周辺処理装置を含むすべての
パスと、各パスが有効であるか否かを示す情報とからな
る構成情報が格納されている構成情報テーブルを設け、
前記周辺装置に対する入出力動作が異常終了したとき、
前記構成情報テーブルを参照して異常終了となったパス
を無効とし、他の有効なパスを検索して該有効なパスを
用いて入出力動作指示手段により入出力動作の再試行を
入出力処理装置に指示させることにより、再試行が正常
終了した場合、異常となったパスと代替パスとの違いか
ら、異常の原因が試験対象装置である周辺装置であるか
、入出力処理装置やチャネルや周辺処理装置のいずれで
あるかを容易に判断することができ、また、代替パスを
使用して再試行することで周辺装置の試験を続行するこ
とかできるという効果がある。
第１図は本発明の周辺装置の試験方式の一実施例を示す
情報処理システムのブロック図、第２図は第１図の構成
情報テーブル７の構成を示す図、第３図は第２図の構成
情報テーブル７の内容を示す図、第４図は第１図のＣＰ
ＵＩの処理の流れ図である。 １−−−−−−−・・ＣＰＵ、 ２−−−−−−−−−試験プログラム、３・・・・・・
・・・入出力動作指示手段、４・・・・・・・・・入出
力再試行手段、５−−−−−−−−−構成情報検索手段
、６・・・・・・・・・入出力終了状態識別手段、７−
−−−−−−−−構成情報テーブル、８．９−−−−−
入出力処理装置、 １０．１１−・周辺処理装置、 １２・・・・・・・・・周辺装置、 ２１．２２．φ拳・、２６−−−−・・・・・パス、３
１．３２．・・・、３５・・・・・・・・・ステップ、
７１．７２．７３．７４−・・・・・・・・試験パス、
８１．８２．−−−．８ｎ 、 ９１．９２．・・・、
９ｎ・・・・・・・・・チャネル、１０１−−−−−−
周辺装置番号、 １０２−・・・・・入出力処理装置番号、１０３・・・
・・・チャネル番号、 １０４・・・・・・周辺処理装置番号、１０５・・・・
・・試験パス状態識別フラグ。
情報処理システムのブロック図、第２図は第１図の構成
情報テーブル７の構成を示す図、第３図は第２図の構成
情報テーブル７の内容を示す図、第４図は第１図のＣＰ
ＵＩの処理の流れ図である。 １−−−−−−−・・ＣＰＵ、 ２−−−−−−−−−試験プログラム、３・・・・・・
・・・入出力動作指示手段、４・・・・・・・・・入出
力再試行手段、５−−−−−−−−−構成情報検索手段
、６・・・・・・・・・入出力終了状態識別手段、７−
−−−−−−−−構成情報テーブル、８．９−−−−−
入出力処理装置、 １０．１１−・周辺処理装置、 １２・・・・・・・・・周辺装置、 ２１．２２．φ拳・、２６−−−−・・・・・パス、３
１．３２．・・・、３５・・・・・・・・・ステップ、
７１．７２．７３．７４−・・・・・・・・試験パス、
８１．８２．−−−．８ｎ 、 ９１．９２．・・・、
９ｎ・・・・・・・・・チャネル、１０１−−−−−−
周辺装置番号、 １０２−・・・・・入出力処理装置番号、１０３・・・
・・・チャネル番号、 １０４・・・・・・周辺処理装置番号、１０５・・・・
・・試験パス状態識別フラグ。
Claims (1)
- 【特許請求の範囲】 １、試験プログラムと、 周辺処理装置およびチャネルを介して入出力処理装置と
接続された周辺装置への前記試験プログラムからの入出
力動作を前記入出力処理装置に指示する入出力動作指示
手段と、 前記試験プログラムからの前記周辺装置に対する入出力
動作が正常終了したか異常終了したかを識別する入出力
終了状態識別手段と、 前記周辺装置にいたる前記入出力処理装置、チャネルお
よび周辺処理装置を含むすべてのパスと、各パスが有効
であるか否かを示す情報とからなる構成情報が格納され
ている構成情報テーブルと、 前記入出力終了状態識別手段が前記周辺装置に対する入
出力動作が異常終了したことを識別したとき、前記構成
情報テーブルを参照して異常終了となったパスを無効と
し、他の有効なパスを検索する構成情報検索手段と、 該構成情報検索手段により検索された有効なパスを用い
て前記入出力動作指示手段により前記試験プログラムか
らの前記周辺装置に対する入出力動作の再試行を前記入
出力処理装置に指示させる入出力再試行手段とを有する
、周辺装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066534A JP2643526B2 (ja) | 1990-03-16 | 1990-03-16 | 周辺装置の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066534A JP2643526B2 (ja) | 1990-03-16 | 1990-03-16 | 周辺装置の試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03266155A true JPH03266155A (ja) | 1991-11-27 |
| JP2643526B2 JP2643526B2 (ja) | 1997-08-20 |
Family
ID=13318656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066534A Expired - Lifetime JP2643526B2 (ja) | 1990-03-16 | 1990-03-16 | 周辺装置の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643526B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013196336A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 制御装置、ストレージ装置、ストレージ装置の試験方法及びストレージ装置の試験プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (ja) * | 1986-10-14 | 1988-04-28 | Nec Corp | 周辺装置の入出力再試行制御方式 |
-
1990
- 1990-03-16 JP JP2066534A patent/JP2643526B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398041A (ja) * | 1986-10-14 | 1988-04-28 | Nec Corp | 周辺装置の入出力再試行制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013196336A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 制御装置、ストレージ装置、ストレージ装置の試験方法及びストレージ装置の試験プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2643526B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPH03266155A (ja) | 周辺装置の試験装置 | |
| JP2827713B2 (ja) | 二重化装置 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPH0690693B2 (ja) | チャネル障害回復制御装置 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP2831480B2 (ja) | 情報処理装置の障害検知方法 | |
| JPS597982B2 (ja) | 計算機システムのシステム障害時の再開始方式 | |
| JPH0233219B2 (ja) | ||
| JP2919366B2 (ja) | バス障害処理方式 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPS6130297B2 (ja) | ||
| JPH02278436A (ja) | マイクロプロセッサ診断回路 | |
| JPH03242739A (ja) | 障害解析情報収集方式 | |
| JPS63638A (ja) | 情報処理装置 | |
| JPH0341852B2 (ja) | ||
| JPH03263230A (ja) | 保守装置 | |
| JPH0675800A (ja) | 障害処理方式 | |
| JPH03156646A (ja) | 障害情報の出力方式 | |
| JPH04188337A (ja) | システム初期化における故障処理方法 | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPH03233735A (ja) | 障害箇所指摘方式 | |
| JPS62180454A (ja) | 通信システムの障害情報収集方法 | |
| JPS6314244A (ja) | エラ−処理回路 | |
| JPS63637A (ja) | 情報処理装置 |