JPH03266158A - チャネル装置 - Google Patents
チャネル装置Info
- Publication number
- JPH03266158A JPH03266158A JP6653790A JP6653790A JPH03266158A JP H03266158 A JPH03266158 A JP H03266158A JP 6653790 A JP6653790 A JP 6653790A JP 6653790 A JP6653790 A JP 6653790A JP H03266158 A JPH03266158 A JP H03266158A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- output
- control device
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はチャネル装置に関する。
従来のチャネル装置では、特にディスク等の回転体を制
御している装置を接続する場合においては、周辺処理装
置にデータを規定時間内に転送することを意識しなけれ
ばならず、一定時間内にデータが転送されない場合は、
データが正しくとどかなかったか、あるいは受けとられ
なかった（データオーバラン）としてデータオーバラン
の処理をしなければならなかった。オーバラン処理とは
、ソフトウェアが介在してＩ１０命令の最初から処理を
再開するか、あるいは現在実行中のコマンドの最初から
実行を再開することである。
御している装置を接続する場合においては、周辺処理装
置にデータを規定時間内に転送することを意識しなけれ
ばならず、一定時間内にデータが転送されない場合は、
データが正しくとどかなかったか、あるいは受けとられ
なかった（データオーバラン）としてデータオーバラン
の処理をしなければならなかった。オーバラン処理とは
、ソフトウェアが介在してＩ１０命令の最初から処理を
再開するか、あるいは現在実行中のコマンドの最初から
実行を再開することである。
上述した従来のチャネル装置は、データオーバランが発
生すると、ｌｌ１０命令を実行するのに何回もオーバラ
ン処理をしなければならず、ソフトウェアに対する負荷
が増えるだけではなく、データ転送処理全体の性能も落
とすという欠点があった。また、近年、ディスク制御装
置に大容量のキャッシュを持つとか、電子ディスクのよ
うに回転およびメカ（機械）を伴わない大容量、高速の
転送が急増してきているが、このような大容量の転送が
ある場合には、特にデータオーバランによるオーバラン
処理がシステムに及ぼす影響が大きくなるという欠点が
ある。
生すると、ｌｌ１０命令を実行するのに何回もオーバラ
ン処理をしなければならず、ソフトウェアに対する負荷
が増えるだけではなく、データ転送処理全体の性能も落
とすという欠点があった。また、近年、ディスク制御装
置に大容量のキャッシュを持つとか、電子ディスクのよ
うに回転およびメカ（機械）を伴わない大容量、高速の
転送が急増してきているが、このような大容量の転送が
ある場合には、特にデータオーバランによるオーバラン
処理がシステムに及ぼす影響が大きくなるという欠点が
ある。
本発明の目的は、データオーバランを発生せず、したが
ってＩ１０命令の再試行なせずにデータ転送を継続でき
るチャネル装置を提供することである。
ってＩ１０命令の再試行なせずにデータ転送を継続でき
るチャネル装置を提供することである。
本発明のチャネル装置は、
転送制御装置からの指示により、データ転送の中断・再
開機能の有効・無効を表示する中断・再開有効フリップ
フロップと、 転送制御装置により、データ入出力に応じてセット／リ
セットされる入力／出力指示フラグと、 転送制御装置により、それぞれデータ入力、出力時の先
行データオーバランを検出すべき、データバッファのデ
ータ量が与えられる第１、第２のレジスタと、 転送制御装置により、それぞれデータ入力、出力時のデ
ータ転送再開時のデータ量が与えられる第３、第４のレ
ジスタと、 入力／出力指示フラグに応じて第１のレジスタまたは第
２のレジスタの出力を選択する第１のセレクタと、 入力／出力指示フラグに応じて第３のレジスタまたは第
４のレジスタの出力を選択する第２のセレクタと、 フリップフロ・ツブと、 第１のセレクタの出力と有効データバッファ量を比較し
、一致するとフリップフロップをセットする第１の比較
回路と、 中断・再開有効フリップフロップがデータ転送の中断・
再開機能の有効を示し、フリップフロップがセットされ
ているときに、データ転送を一時抑止する信号を周辺制
御装置に出力するアンドゲートと、 フリップフロップがセットされているときに有効になり
、第２のセレクタの出力と有効データバッファ量を比較
し、一致すると、フリップフロップをリセットする第２
の比較回路と、前記有効データバッファ量を第１、第２
の比較回路に出力するとともに、データバッファに所定
バイト数以上のデータがたまると、検出信号を出力する
バッファ制御部と、 バッファ制御部より検出信号が出力されると、第１の比
較回路を有効にするとともに、転送開始指示信号を出力
する転送開始指示手段と、転送開始指示信号により周辺
制御装置とデータバッファの間でデータ転送を行ない、
転送制御装置より設定されたバイトカウントを減らすデ
ータ転送制御部とを有している。
開機能の有効・無効を表示する中断・再開有効フリップ
フロップと、 転送制御装置により、データ入出力に応じてセット／リ
セットされる入力／出力指示フラグと、 転送制御装置により、それぞれデータ入力、出力時の先
行データオーバランを検出すべき、データバッファのデ
ータ量が与えられる第１、第２のレジスタと、 転送制御装置により、それぞれデータ入力、出力時のデ
ータ転送再開時のデータ量が与えられる第３、第４のレ
ジスタと、 入力／出力指示フラグに応じて第１のレジスタまたは第
２のレジスタの出力を選択する第１のセレクタと、 入力／出力指示フラグに応じて第３のレジスタまたは第
４のレジスタの出力を選択する第２のセレクタと、 フリップフロ・ツブと、 第１のセレクタの出力と有効データバッファ量を比較し
、一致するとフリップフロップをセットする第１の比較
回路と、 中断・再開有効フリップフロップがデータ転送の中断・
再開機能の有効を示し、フリップフロップがセットされ
ているときに、データ転送を一時抑止する信号を周辺制
御装置に出力するアンドゲートと、 フリップフロップがセットされているときに有効になり
、第２のセレクタの出力と有効データバッファ量を比較
し、一致すると、フリップフロップをリセットする第２
の比較回路と、前記有効データバッファ量を第１、第２
の比較回路に出力するとともに、データバッファに所定
バイト数以上のデータがたまると、検出信号を出力する
バッファ制御部と、 バッファ制御部より検出信号が出力されると、第１の比
較回路を有効にするとともに、転送開始指示信号を出力
する転送開始指示手段と、転送開始指示信号により周辺
制御装置とデータバッファの間でデータ転送を行ない、
転送制御装置より設定されたバイトカウントを減らすデ
ータ転送制御部とを有している。
［作用］
データ転送中断・再開機能の有効が指示された後、デー
タバッファ内の有効データバッファ量がデータオーバラ
ンを検出すべきデータ量に等しくなると、データ転送を
一時抑止する信号が周辺制御装置に出力され、データバ
ッファ内の有効データ量が転送再開時のデータ量に等し
くなると、データ転送再開を可能にするので、データオ
ーバランが発生せず、したがって工／○命令の再試行な
せずにデータ転送を継続できる。
タバッファ内の有効データバッファ量がデータオーバラ
ンを検出すべきデータ量に等しくなると、データ転送を
一時抑止する信号が周辺制御装置に出力され、データバ
ッファ内の有効データ量が転送再開時のデータ量に等し
くなると、データ転送再開を可能にするので、データオ
ーバランが発生せず、したがって工／○命令の再試行な
せずにデータ転送を継続できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第２図は本発明の一実施例を示すシステム構成図である
。
。
転送制御装置２は信号線１０によりシステム制御装置ｌ
と接続され、システム制御装置１にはそれぞれ信号線１
１．１５により主記憶装置４、演算制御装置３が接続さ
れている。転送制御装置２にはそれぞれ信号線１２．．
１２２．・・・、’ １２ ｎ−＋。
と接続され、システム制御装置１にはそれぞれ信号線１
１．１５により主記憶装置４、演算制御装置３が接続さ
れている。転送制御装置２にはそれぞれ信号線１２．．
１２２．・・・、’ １２ ｎ−＋。
１２１１によりチャネル装置５８．５□、・・・＋５１
’ｌ−１５ｎが接続され、チャネル装置５□には信号線
１３により周辺制御装置６が接続され、周辺制御装着６
には信号線１４により周辺装置７が接続されている。チ
ャネル５．は主記憶装置４と周辺装置７のデータの転送
を行なう。
’ｌ−１５ｎが接続され、チャネル装置５□には信号線
１３により周辺制御装置６が接続され、周辺制御装着６
には信号線１４により周辺装置７が接続されている。チ
ャネル５．は主記憶装置４と周辺装置７のデータの転送
を行なう。
第１図はチャネル装置５Ｉの構成を示す図である。
チャネル５１はチャネル制御部２ｏ、バッファ制御部２
１、データバッファ２２、転送開始指示手段２３、デー
タ転送制御部２４、Ｉ１０インタフェース制御部２５、
レジスタ２６，２７゜２８．２９、データアウトレジス
タ３７、データインレジスタ３６、ドライバー３９、レ
シーバ−３８、セレクタ３０，３１、比較回路３２゜３
３、フリップフロップ３４、アンド回路３５、入力／出
力指示フラグ４２、中断・再開有効フリップフロップ４
１で構成され、転送制御装置２とは信号線５０，５１，
５２．５３を通して接続され、周辺制御装置６とは信号
線７７．８２゜８３．８４，８５．８６を通して接続さ
れている。また、チャネル内各部は信号線５４，５５゜
５６．５７，５８，５９，６０，６１，６２゜６３．６
４，６５，６６．６７．６８，６９゜７０．７１，７２
，７３．７４，７５．７６゜７８．７９，８０．８１に
より接続され、各制御部間で情報を与えながらデータ転
送を行なう。周辺制御装置６に対する起動指示は、信号
線５３を通してチャネル制御部２ｏに入力され、入出力
信号線６３を通してＩ１０インタフェース制御部２５に
与えられる。Ｉ１０インタフェース制御部２５は入出力
信号線６３上の信号を得ることにより周辺制御装置６へ
信号線８５により起動をかける。また、Ｉ１０インタフ
ェース制御部２５では、周辺制御装置６への制御線８５
．８６および信号線８３．８４のやり取りにより周辺制
御装置６とデータをやり取りしてデータ転送にそなえる
。データ転送は、転送制御装置２から信号線５３を通し
て入力／出力指示フラグ４２、中断・再開有効フリップ
フロップ４１を設定し、転送バイトカウントをチャネル
制御部２０を通して信号線６４としてデータ転送制御部
２４に与えることにより開始される。また、レジスタ２
６．２７には入力／出力時の先行データオーバランを検
出すべき、データバッファ２２のデータ量が与えられ、
レジスタ２８．２９には入力／出力時の転送再開時のデ
ータ量が与えられる。ここで、入力／出力指示フラグ４
２は、周辺装置７から主記憶装置４へのデータ転送（入
力）のとき“Ｏ”で、主記憶装置４から周辺装置７への
データ転送（出力）のとき”１”となる。中断／再開有
効フリップフロップ４１はデータ転送の中断・再開機能
を有効にする時“１”、無効にする時“０”である。
１、データバッファ２２、転送開始指示手段２３、デー
タ転送制御部２４、Ｉ１０インタフェース制御部２５、
レジスタ２６，２７゜２８．２９、データアウトレジス
タ３７、データインレジスタ３６、ドライバー３９、レ
シーバ−３８、セレクタ３０，３１、比較回路３２゜３
３、フリップフロップ３４、アンド回路３５、入力／出
力指示フラグ４２、中断・再開有効フリップフロップ４
１で構成され、転送制御装置２とは信号線５０，５１，
５２．５３を通して接続され、周辺制御装置６とは信号
線７７．８２゜８３．８４，８５．８６を通して接続さ
れている。また、チャネル内各部は信号線５４，５５゜
５６．５７，５８，５９，６０，６１，６２゜６３．６
４，６５，６６．６７．６８，６９゜７０．７１，７２
，７３．７４，７５．７６゜７８．７９，８０．８１に
より接続され、各制御部間で情報を与えながらデータ転
送を行なう。周辺制御装置６に対する起動指示は、信号
線５３を通してチャネル制御部２ｏに入力され、入出力
信号線６３を通してＩ１０インタフェース制御部２５に
与えられる。Ｉ１０インタフェース制御部２５は入出力
信号線６３上の信号を得ることにより周辺制御装置６へ
信号線８５により起動をかける。また、Ｉ１０インタフ
ェース制御部２５では、周辺制御装置６への制御線８５
．８６および信号線８３．８４のやり取りにより周辺制
御装置６とデータをやり取りしてデータ転送にそなえる
。データ転送は、転送制御装置２から信号線５３を通し
て入力／出力指示フラグ４２、中断・再開有効フリップ
フロップ４１を設定し、転送バイトカウントをチャネル
制御部２０を通して信号線６４としてデータ転送制御部
２４に与えることにより開始される。また、レジスタ２
６．２７には入力／出力時の先行データオーバランを検
出すべき、データバッファ２２のデータ量が与えられ、
レジスタ２８．２９には入力／出力時の転送再開時のデ
ータ量が与えられる。ここで、入力／出力指示フラグ４
２は、周辺装置７から主記憶装置４へのデータ転送（入
力）のとき“Ｏ”で、主記憶装置４から周辺装置７への
データ転送（出力）のとき”１”となる。中断／再開有
効フリップフロップ４１はデータ転送の中断・再開機能
を有効にする時“１”、無効にする時“０”である。
「先行データオーバランを検出すべきデータバッファの
データ量」とは転送の中断指示が出されてから中断する
までに転送されるデータの量（オーバーフローにならな
い値）、「転送再開時のデータ量」は中断したデータ転
送を再開することができるデータ量をいう。したがって
、出力データ転送の時は先行データオーバランを検出す
べきデータバッファのデータ置く転送再開時のデータ量
。
データ量」とは転送の中断指示が出されてから中断する
までに転送されるデータの量（オーバーフローにならな
い値）、「転送再開時のデータ量」は中断したデータ転
送を再開することができるデータ量をいう。したがって
、出力データ転送の時は先行データオーバランを検出す
べきデータバッファのデータ置く転送再開時のデータ量
。
入力データ転送の時は先行データオーバーランを検出す
べきデータバッファのデータ量〉転送再開水のデータ量
である。レジスタ２６．２７の出力信号５７．５８はセ
レクタ３０に入力され、入力／出力指示フラグレジスタ
４２の出力信号５９により選択され、比較回路３２の一
方の入力信号６５として入力される。比較回路３２の他
方の入力にはバッファ制御部２１からのデータ有効バッ
ファ量（ｎバイト）を示す信号６７が入力され比較され
る。比較回路３２の出力信号７５はフリップフロップ３
４のセット信号として使用され、出力信号７６は中断・
再開有効フリップフロップ４１の出力信号６２とともに
アンド回路３５に入力されデータ転送を一時抑止する信
号７７を周辺制御装置６に送ると共に、転送制御装置２
に対して、本チャネルの要求優先度を上げる信号として
送られる。また、信号７６は、比較回路３３の有効信号
として使用されている。レジスタ２８２９の出力信号６
０．６１はセレクタ３１に入力され選択信号５９により
選択され、比較回路３３の一方の入力信号６６として入
力されている。比較回路３３の他方の入力にはバッファ
制御部２１からのデータ有効バッファ量を示す信号６７
が入力され比較される。比較回路３３の出力信号７４は
フリップフロップ３４のリセット信号として使用されて
いる。データは信号５０を通して、セレクタ４０を通し
てデータバッファ２２に格納される。ここで、周辺制御
装置６からのデータバッファ２２へのデータの書込みは
１バイト単位、転送制御装置２からのデータバッファ２
２へのデータ書込みは４バイト単位で行なわれる。デー
タバッファ２２にデータがｎバイト以上たまるとバッフ
ァ制御部２１は信号線６９を論理値“１”にする。転送
開始指示手段２３は本信号を受けると論理値“１”の信
号７２をデータ転送制御部２４に送ると共に比較回路３
２を有効にする有効信号７３を論理値“１”にする。デ
ータ転送制御部２４は本信号を受けることによりデータ
アウトレジスタ３７にデータバッファ２２からのデータ
７１をセットして周辺制御装置６とのデータ転送を開始
する。データアウトレジスタ３７のデータは信号線８１
によりドライバー３９に送られ、信号線８２により周辺
制御装置６に送られる。データ転送制御部２４では信号
８３．８４のやりとりにより周辺制御装置６とデータ転
送を行ない、バイトカウントを減らすと共に転送側のカ
ウンタをアップする。本信号は信号線６８によりバッフ
ァ制御部２１に送られ、データバッファ２２の有効デー
タ量を求めるために使用される。バッファ制御部２１内
にはデータバッファ２２へのメモリからの／メモリへの
開始アドレスを制御するメモリポインタとＰＳＩインタ
フェース側に転送するデータバッファ２２の読出し／書
込みアドレスな制御するＰＳＩポインタがあり、この両
ポインタを使用してデータバッファ２２内の有効データ
量を求める。
べきデータバッファのデータ量〉転送再開水のデータ量
である。レジスタ２６．２７の出力信号５７．５８はセ
レクタ３０に入力され、入力／出力指示フラグレジスタ
４２の出力信号５９により選択され、比較回路３２の一
方の入力信号６５として入力される。比較回路３２の他
方の入力にはバッファ制御部２１からのデータ有効バッ
ファ量（ｎバイト）を示す信号６７が入力され比較され
る。比較回路３２の出力信号７５はフリップフロップ３
４のセット信号として使用され、出力信号７６は中断・
再開有効フリップフロップ４１の出力信号６２とともに
アンド回路３５に入力されデータ転送を一時抑止する信
号７７を周辺制御装置６に送ると共に、転送制御装置２
に対して、本チャネルの要求優先度を上げる信号として
送られる。また、信号７６は、比較回路３３の有効信号
として使用されている。レジスタ２８２９の出力信号６
０．６１はセレクタ３１に入力され選択信号５９により
選択され、比較回路３３の一方の入力信号６６として入
力されている。比較回路３３の他方の入力にはバッファ
制御部２１からのデータ有効バッファ量を示す信号６７
が入力され比較される。比較回路３３の出力信号７４は
フリップフロップ３４のリセット信号として使用されて
いる。データは信号５０を通して、セレクタ４０を通し
てデータバッファ２２に格納される。ここで、周辺制御
装置６からのデータバッファ２２へのデータの書込みは
１バイト単位、転送制御装置２からのデータバッファ２
２へのデータ書込みは４バイト単位で行なわれる。デー
タバッファ２２にデータがｎバイト以上たまるとバッフ
ァ制御部２１は信号線６９を論理値“１”にする。転送
開始指示手段２３は本信号を受けると論理値“１”の信
号７２をデータ転送制御部２４に送ると共に比較回路３
２を有効にする有効信号７３を論理値“１”にする。デ
ータ転送制御部２４は本信号を受けることによりデータ
アウトレジスタ３７にデータバッファ２２からのデータ
７１をセットして周辺制御装置６とのデータ転送を開始
する。データアウトレジスタ３７のデータは信号線８１
によりドライバー３９に送られ、信号線８２により周辺
制御装置６に送られる。データ転送制御部２４では信号
８３．８４のやりとりにより周辺制御装置６とデータ転
送を行ない、バイトカウントを減らすと共に転送側のカ
ウンタをアップする。本信号は信号線６８によりバッフ
ァ制御部２１に送られ、データバッファ２２の有効デー
タ量を求めるために使用される。バッファ制御部２１内
にはデータバッファ２２へのメモリからの／メモリへの
開始アドレスを制御するメモリポインタとＰＳＩインタ
フェース側に転送するデータバッファ２２の読出し／書
込みアドレスな制御するＰＳＩポインタがあり、この両
ポインタを使用してデータバッファ２２内の有効データ
量を求める。
ここで、出力時のデータ転送動作について説明する。
中断・再開有効フリップフロップ４１が論理値“１”、
入力／出力指示フラグ４２が論理値“１″、すなわち出
力時、先行データオーバラン検出用のバイトカウントレ
ジスタ２７には例えば“８”がセットされ、レジスタ２
９には“１６”がセットされ、データ転送制御部２４内
のバイトカウントレジスタには転送バイトカウントがセ
ットされて転送が開始される。データバッファ２２に１
６バイト以上が格納され、信号６９が論理値“１″にな
り転送開始指示手段２３の出力信号７２を論理値“１”
にすると共に信号７３も論理値”１“にする。データ転
送制御部２４はＩ１０インタフェースとのデータ転送を
開始する。通常はメモリ系の方が転送能力が大なのでデ
ータバッファ２２はいつも一杯であるが、他のチャネル
の要求や演算制御装置３との主記憶装置競合でメモリリ
クエストが待たされ、データが遅れる場合が発生する。
入力／出力指示フラグ４２が論理値“１″、すなわち出
力時、先行データオーバラン検出用のバイトカウントレ
ジスタ２７には例えば“８”がセットされ、レジスタ２
９には“１６”がセットされ、データ転送制御部２４内
のバイトカウントレジスタには転送バイトカウントがセ
ットされて転送が開始される。データバッファ２２に１
６バイト以上が格納され、信号６９が論理値“１″にな
り転送開始指示手段２３の出力信号７２を論理値“１”
にすると共に信号７３も論理値”１“にする。データ転
送制御部２４はＩ１０インタフェースとのデータ転送を
開始する。通常はメモリ系の方が転送能力が大なのでデ
ータバッファ２２はいつも一杯であるが、他のチャネル
の要求や演算制御装置３との主記憶装置競合でメモリリ
クエストが待たされ、データが遅れる場合が発生する。
このような状態が発生すると、転送制御装置２への転送
データが入ってこなくなり、データバッファ２２内の有
効データ量が減ってゆく。バッファ制御部２１からの信
号６７が論理値“８”を表示すると比較回路３２により
一致がとられ、論理値“１”の信号７５を発生すると、
フリップフロップ３４が論理値“１”にセットされる。
データが入ってこなくなり、データバッファ２２内の有
効データ量が減ってゆく。バッファ制御部２１からの信
号６７が論理値“８”を表示すると比較回路３２により
一致がとられ、論理値“１”の信号７５を発生すると、
フリップフロップ３４が論理値“１”にセットされる。
論理値“１”の出力信号７６によりアンド回路３５の条
件がとられ、論理値“１”のデータ転送−時抑止信号７
７が周辺制御装置６に送られる。また、論理値“１”の
信号７６は比較回路３３の有効信号として与えられる。
件がとられ、論理値“１”のデータ転送−時抑止信号７
７が周辺制御装置６に送られる。また、論理値“１”の
信号７６は比較回路３３の有効信号として与えられる。
周辺制御装置６では本信号を検出すると周辺制御装置６
からの転送要求信号が一時中断する。また、バッファ制
御部２１からの有効データバッファ量を示す信号６７が
“１６”を表示す浸と比較回路３３により一致がとられ
、論理値“１”の一致信号７４が発生する。本信号７４
はフリップフロップ３４をリセットする。出力信号７６
は論理値“０”になりアンド回路３５の条件がくずれ、
データ転送−時抑止信号７７は論理値“０”になり、再
度データ転送が再開される。
からの転送要求信号が一時中断する。また、バッファ制
御部２１からの有効データバッファ量を示す信号６７が
“１６”を表示す浸と比較回路３３により一致がとられ
、論理値“１”の一致信号７４が発生する。本信号７４
はフリップフロップ３４をリセットする。出力信号７６
は論理値“０”になりアンド回路３５の条件がくずれ、
データ転送−時抑止信号７７は論理値“０”になり、再
度データ転送が再開される。
〔発明の効果］
以上説明したように本発明は、データバッファ内の有効
データ量が、データオーバランを検出すべきデータ量に
なったときデータ転送を一時抑止する信号を出力し、デ
ータ転送再開時のデータ量になったときデータ転送の再
開を可能にすることにより、データオーバランを発生さ
せずＩ１０命令の再試行をせずにデータ転送を継続でき
る効果がある。
データ量が、データオーバランを検出すべきデータ量に
なったときデータ転送を一時抑止する信号を出力し、デ
ータ転送再開時のデータ量になったときデータ転送の再
開を可能にすることにより、データオーバランを発生さ
せずＩ１０命令の再試行をせずにデータ転送を継続でき
る効果がある。
第１図は本発明の一実施例のチャネル装置のブロック図
、第２図はシステムの構成図である。 １・・・システム制御装置、２・・・転送制御装置、３
・・・演算制御装置、 ４・・・主記憶装置、５１
〜５ｏ・・・チャネル、６・・・周辺制御装置、７・・
・周辺装置、 ２０・・・チャネル制御部、２１・
・・バッファ制御部、２２・・・データバッファ、２３
・・・転送開始指示手段、 ２４・・・データ転送制御部、 ２５・・・Ｉ１０インタフェース制御部、２６．２７，
２８，２９，３６．３７・・・レジスタ、 ３８・・・レシーバ−３９・・・ドライバー４１・・・
中断・再開有効フリップフロップ、４２・・・入力／出
力指示フラグ、 ３５・・・アンド回路、 ３２．３３・・・比較回路
、３０．３１・・・セレクタ、 ３４・・・フリップフロップ。
、第２図はシステムの構成図である。 １・・・システム制御装置、２・・・転送制御装置、３
・・・演算制御装置、 ４・・・主記憶装置、５１
〜５ｏ・・・チャネル、６・・・周辺制御装置、７・・
・周辺装置、 ２０・・・チャネル制御部、２１・
・・バッファ制御部、２２・・・データバッファ、２３
・・・転送開始指示手段、 ２４・・・データ転送制御部、 ２５・・・Ｉ１０インタフェース制御部、２６．２７，
２８，２９，３６．３７・・・レジスタ、 ３８・・・レシーバ−３９・・・ドライバー４１・・・
中断・再開有効フリップフロップ、４２・・・入力／出
力指示フラグ、 ３５・・・アンド回路、 ３２．３３・・・比較回路
、３０．３１・・・セレクタ、 ３４・・・フリップフロップ。
Claims (1)
- 【特許請求の範囲】 １、チャンネル装置において、 転送制御装置からの指示により、データ転送の中断・再
開機能の有効・無効を表示する中断・再開有効フリップ
フロップと、 転送制御装置により、データ入出力に応じてセット／リ
セットされる入力／出力指示フラグと、 転送制御装置により、それぞれデータ入力、出力時の先
行データオーバランを検出すべき、データバッファのデ
ータ量が与えられる第１、第２のレジスタと、 転送制御装置により、それぞれデータ入力、出力時のデ
ータ転送再開時のデータ量が与えられる第３、第４のレ
ジスタと、 入力／出力指示フラグに応じて第１のレジスタまたは第
２のレジスタの出力を選択する第１のセレクタと、 入力／出力指示フラグに応じて第３のレジスタまたは第
４のレジスタの出力を選択する第２のセレクタと、 フリップフロップと、 第１のセレクタの出力と有効データバッファ量を比較し
、一致するとフリップフロップをセットする第１の比較
回路と、 中断・再開有効フリップフロップがデータ転送の中断・
再開機能の有効を示し、フリップフロップがセットされ
ているときに、データ転送を一時抑止する信号を周辺制
御装置に出力するアンドゲートと、 フリップフロップがセットされているときに有効になり
、第２のセレクタの出力と有効データバッファ量を比較
し、一致すると、フリップフロップをリセットする第２
の比較回路と、 前記有効データバッファ量を第１、第２の比較回路に出
力するとともに、データバッファに所定バイト数以上の
データがたまると、検出信号を出力するバッファ制御部
と、 バッファ制御部より検出信号が出力されると、第１の比
較回路を有効にするとともに、転送開始指示信号を出力
する転送開始指示手段と、 転送開始指示信号により周辺制御装置とデータバッファ
の間でデータ転送を行ない、転送制御装置より設定され
たバイトカウントを減らすデータ転送制御部とを有する
ことを特徴とするチャネル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6653790A JPH03266158A (ja) | 1990-03-16 | 1990-03-16 | チャネル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6653790A JPH03266158A (ja) | 1990-03-16 | 1990-03-16 | チャネル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03266158A true JPH03266158A (ja) | 1991-11-27 |
Family
ID=13318749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6653790A Pending JPH03266158A (ja) | 1990-03-16 | 1990-03-16 | チャネル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03266158A (ja) |
-
1990
- 1990-03-16 JP JP6653790A patent/JPH03266158A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| US5941964A (en) | Bridge buffer management by bridge interception of synchronization events | |
| US5740466A (en) | Flexible processor-driven SCSI controller with buffer memory and local processor memory coupled via separate buses | |
| US6363438B1 (en) | Method of controlling DMA command buffer for holding sequence of DMA commands with head and tail pointers | |
| JP3180362B2 (ja) | 情報処理装置 | |
| EP0535793B1 (en) | Method for managing data transfers in a computing system having a dual bus structure | |
| US6560657B1 (en) | System and method for controlling peripheral devices | |
| JPH01197866A (ja) | インターフエース装置と方法 | |
| US7502896B2 (en) | System and method for maintaining the integrity of data transfers in shared memory configurations | |
| US6330631B1 (en) | Data alignment between buses | |
| US7698474B2 (en) | Virtual first in first out (FIFO) direct memory access (DMA) device, electronic device and memory access method using the same | |
| US6581119B1 (en) | Interrupt controller and a microcomputer incorporating this controller | |
| US6418497B1 (en) | Method and system for interrupt handling using system pipelined packet transfers | |
| JPH06309230A (ja) | バススヌ−プ方法 | |
| US6732198B1 (en) | Methods and apparatus for saving and restoring scatter/gather list processing context in intelligent controllers | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| US7024523B1 (en) | Host adapter integrated data FIFO and data cache and method for improved host adapter sourcing latency | |
| JP2643931B2 (ja) | 情報処理装置 | |
| JP4592944B2 (ja) | Ｃｐｕインターフェース回路 | |
| US5603057A (en) | System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages | |
| JP2615677B2 (ja) | 共用拡張記憶制御方式 | |
| JPH0358158A (ja) | データ処理装置 | |
| US5692218A (en) | System for transferring data between input/output devices having separate address spaces in accordance with initializing information in address packages | |
| JP3364751B2 (ja) | データ転送システム | |
| JP3056169B2 (ja) | データ送受信方式とその方法 |