JPH032676A - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JPH032676A JPH032676A JP13793289A JP13793289A JPH032676A JP H032676 A JPH032676 A JP H032676A JP 13793289 A JP13793289 A JP 13793289A JP 13793289 A JP13793289 A JP 13793289A JP H032676 A JPH032676 A JP H032676A
- Authority
- JP
- Japan
- Prior art keywords
- full
- output transistor
- emitter
- vbe
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明け、半導体集積回路に使用される全＼
、暇 波簀流回路に関するものである。
〆
〔従来の技術〕
第３図は従来の全波整流回路を示す回路図であり、図に
おいて田は信号源Ｖｉ ｎ 、 １２１ Ｉ／′ｉ直流
電圧源、１３１＃’！信号源Ｖｌｎ Ｉｌｌの交流成分
を通す為の容量素子、（４１はそれそのコレクタ、エミ
ッタが接続され、差動対をなす入力トランジスタ、・５
）に入力トランジスタ（４１のＱ７ｅ Ｑａのベース端
子に直流電圧を供給する抵抗素子、（６１は入力トラン
ジスタ（４１による差動対のコレクタとこの回路の電圧
源人力Ｑ５１との間に接続された抵抗素子、＋７１＃ｊ
入カトランジスタ１４）による差動対のエミッタと接地
の間に接続された抵抗素子、＋８１＃−ｆベースが入力
トランジスタ１４）による差動対のコレクタに接続され
た出力トランジスタ、＋９１Ｈ出力トランジスタ（８）
のエミッタに接続された定電流源スである。
おいて田は信号源Ｖｉ ｎ 、 １２１ Ｉ／′ｉ直流
電圧源、１３１＃’！信号源Ｖｌｎ Ｉｌｌの交流成分
を通す為の容量素子、（４１はそれそのコレクタ、エミ
ッタが接続され、差動対をなす入力トランジスタ、・５
）に入力トランジスタ（４１のＱ７ｅ Ｑａのベース端
子に直流電圧を供給する抵抗素子、（６１は入力トラン
ジスタ（４１による差動対のコレクタとこの回路の電圧
源人力Ｑ５１との間に接続された抵抗素子、＋７１＃ｊ
入カトランジスタ１４）による差動対のエミッタと接地
の間に接続された抵抗素子、＋８１＃−ｆベースが入力
トランジスタ１４）による差動対のコレクタに接続され
た出力トランジスタ、＋９１Ｈ出力トランジスタ（８）
のエミッタに接続された定電流源スである。
次に動作について説明する。第４図（＆）〜（ｆｌは第
３図の全波整流回路における各点の波形を示す波形図で
ある。第３図に示すχ点及びｙ点には信号源Ｖｉａ Ｉ
ｌｌより、容量素子＋３１ ａｓ、ａ４に介して信号が
入り、χ点及びｙ点の電圧をそれぞれｙｚ、ｖ、とする
とき、ｖｚ 、 ｖｙは第４図（ａ、＋ 、 （ｂｌに
不すごとく逆相の波形となる。
３図の全波整流回路における各点の波形を示す波形図で
ある。第３図に示すχ点及びｙ点には信号源Ｖｉａ Ｉ
ｌｌより、容量素子＋３１ ａｓ、ａ４に介して信号が
入り、χ点及びｙ点の電圧をそれぞれｙｚ、ｖ、とする
とき、ｖｚ 、 ｖｙは第４図（ａ、＋ 、 （ｂｌに
不すごとく逆相の波形となる。
Ｖχ＞Ｖｙ（最初の半周期）の場合、入力トランジスタ
）４１のＱｌがＯＮ 、入力トランジスタ（４）のＱａ
がＯＦＦとなり、抵抗素子１６１ Ｒａ及び抵抗素子（
７）Ｒ７ｆ流れる電流をそれぞれ工６．エフ、入力トラ
ンジスタ（４１のベース、エミッタ間電圧ｉＶｍａとす
るとき 工６．エフは Ｖχ −ＶＢＩ 工６ ！エフ − 丘） また第８図に示す２点の電圧ｆ？！：Ｖ＊、電圧源人力
Ｑ５１に加わる電圧をＶａａ 、出力電圧をＶＯＵＴと
するとき Ｖｚ 、 ｖＱσＴは となる。
）４１のＱｌがＯＮ 、入力トランジスタ（４）のＱａ
がＯＦＦとなり、抵抗素子１６１ Ｒａ及び抵抗素子（
７）Ｒ７ｆ流れる電流をそれぞれ工６．エフ、入力トラ
ンジスタ（４１のベース、エミッタ間電圧ｉＶｍａとす
るとき 工６．エフは Ｖχ −ＶＢＩ 工６ ！エフ − 丘） また第８図に示す２点の電圧ｆ？！：Ｖ＊、電圧源人力
Ｑ５１に加わる電圧をＶａａ 、出力電圧をＶＯＵＴと
するとき Ｖｚ 、 ｖＱσＴは となる。
Ｖ、＞Ｖχ （次の半周期）の場合入力トランジスタ１
４）のＱａがＯＮ、入力トランジスタ（４）のＱｌがＯ
ＦＦとなり Ｙ−ＶＢｚ 工６虐エフｍ１１−−−−− Ｖｚ 、Ｖｏｔ＋ｒ は ＶｚｍＶｃｃ−工ａ Ｆ６− Ｖｃｃ −−（Ｖｒ−Ｖ
ＢＥ ）従ってＶＯＩ７Ｔは第４図（ｆ＋のように全波
整流された波形となる。またｌＩ６．エフ％７ｚの波形
はそれぞれ第４図＋ｃｇ 、 ｔｏｌ ＋ ｔｅｌに示
すごとくである。
４）のＱａがＯＮ、入力トランジスタ（４）のＱｌがＯ
ＦＦとなり Ｙ−ＶＢｚ 工６虐エフｍ１１−−−−− Ｖｚ 、Ｖｏｔ＋ｒ は ＶｚｍＶｃｃ−工ａ Ｆ６− Ｖｃｃ −−（Ｖｒ−Ｖ
ＢＥ ）従ってＶＯＩ７Ｔは第４図（ｆ＋のように全波
整流された波形となる。またｌＩ６．エフ％７ｚの波形
はそれぞれ第４図＋ｃｇ 、 ｔｏｌ ＋ ｔｅｌに示
すごとくである。
なお第４図に示す’１７ｂｉａｅは直流電圧源（２）の
電圧である。
電圧である。
従来の全波整流（ロ）路は以上のように構成されている
ので抵抗比のバラツキにより出力振幅が変化するなどの
問題点があった。
ので抵抗比のバラツキにより出力振幅が変化するなどの
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高精度の全波整流回路？得ることを目的とす
る。
たもので、高精度の全波整流回路？得ることを目的とす
る。
この発明に係る全波整流回路は、半波整流を行なう２組
の差動対と、この半波整流波形を加算するエミッタ結合
回路を具備したものである。
の差動対と、この半波整流波形を加算するエミッタ結合
回路を具備したものである。
この発明における全波！ｆｉ回路は、２組の差動対によ
りそれぞれ半波整流された半波整流波をエミッタ結合回
路により加算し全波整流波形として出力する。
りそれぞれ半波整流された半波整流波をエミッタ結合回
路により加算し全波整流波形として出力する。
以下、この発明の一実施例を図について説明する。第１
図は全波整流回路の回路図である。
図は全波整流回路の回路図である。
図において１１１〜（４１は第８図の従来例に示したも
のと同等であるので説明を省略する。
のと同等であるので説明を省略する。
ｔｌｏｌ ｉ人力トランジスタ１４）のＱｌ、Ｑ、２に
よる第１の差動対及び入力トランジスタ（４１のＱ、３
、 Ｑａによる第２の差動対のトランジスタのベース
端子にそれぞれ直流電圧を供給する為の抵抗素子、αυ
は人力トランジスタ１４１のＱｌ、Ｑ２による第１の差
動対及び入力トランジスタ１４）のＱ３．Ｑ４ＶＣよる
＠２の差動対のエミッタにそれぞれベースが接続され、
エミッタ結合された出力トランジスタ、 ＋１２１は入
力トランジスタ１４１のＱｌ、Ｑ２ＶＣよる第１の差動
対のエミッタ端子に接続された定電流源ｎ、０３１は入
力トランジスタ１４）のＱ３．ＱａＶＣよる第２の差動
対のエミッタ端子に接続された定電流源工２、ａ４１ｒ
ａ出力トランジスタα刀のＱ５ 、 Ｑａのエミッタに
接続された定電流源工３である。
よる第１の差動対及び入力トランジスタ（４１のＱ、３
、 Ｑａによる第２の差動対のトランジスタのベース
端子にそれぞれ直流電圧を供給する為の抵抗素子、αυ
は人力トランジスタ１４１のＱｌ、Ｑ２による第１の差
動対及び入力トランジスタ１４）のＱ３．Ｑ４ＶＣよる
＠２の差動対のエミッタにそれぞれベースが接続され、
エミッタ結合された出力トランジスタ、 ＋１２１は入
力トランジスタ１４１のＱｌ、Ｑ２ＶＣよる第１の差動
対のエミッタ端子に接続された定電流源ｎ、０３１は入
力トランジスタ１４）のＱ３．ＱａＶＣよる第２の差動
対のエミッタ端子に接続された定電流源工２、ａ４１ｒ
ａ出力トランジスタα刀のＱ５ 、 Ｑａのエミッタに
接続された定電流源工３である。
次に動作について説明する。第２図（８Ｌ１〜ｔｅｌは
第１図の全波整流回路における各点の波形？示す波形図
である。第１図に示すｐ点及びｇ点には信号源Ｖｉｎ
Ｉｌｌより、容量素子（３）のＯｘ、Ｃ！２を介して信
号が入り、ｐ点及びｇ点の電圧をそれぞ；／’ｔ Ｖｐ
、ｖｇとｆるときＶｐ 、 ｖｇは第２図ｆａｔ 、
ｉＪに示すととく逆相の波形となる。
第１図の全波整流回路における各点の波形？示す波形図
である。第１図に示すｐ点及びｇ点には信号源Ｖｉｎ
Ｉｌｌより、容量素子（３）のＯｘ、Ｃ！２を介して信
号が入り、ｐ点及びｇ点の電圧をそれぞ；／’ｔ Ｖｐ
、ｖｇとｆるときＶｐ 、 ｖｇは第２図ｆａｔ 、
ｉＪに示すととく逆相の波形となる。
ｖｐ＞ｖｇ（最初の半周期）の場合入力トランジスタ＋
４１のＱｌ 、 Ｑ３がＯＮ、入力トランジスタ＋４の
Ｑ２．Ｑ、４がＯＦＦとなり、第１図に示すｒ点、８点
の電圧をそれぞれＶｒ、ＶｅとするときＶｒ −Ｖｐ
−ＷＥＥ Ｖ日＝ Ｖｂｉａｓ −ＶＢＥ Ｖｇ ） Ｖｐ （次の半周期）の場合、入力トランジ
スタ１４）のＱ２．Ｃｌ３がＯＮ、入力トランジスタ（
４）のＱｌ 、 Ｑ３がＯＦＦ’となｌ）ｒ点、８点で
はＶｒ ＝ Ｖｂｉａａ −ＶＢＥ Ｖ日 ■ ｖ（−ＶＢＥ となる。次にｒ点、Ｓ点の信号が出力トランジスタａυ
のＱ５＋ Ｑ’ 、でよるエミッタ結合回路によりＶｒ
）Ｖｅ（最初の半周期）の場合、出力トランジスタαυ
のＱａ ７ｊ： ＯＮ 、 ＱａがＯＦＦとなりＶＯＩ
７Ｔ −Ｖｒ −ＶＢＥ ” ｖｐ −２ＶＢ
ｇＶ日＞Ｖｒ（次の半周期）の場合、出力トランジスタ
１１１）のＱ５がＯＮ、ＱａがＯＦＦとなり、ＶＯＵＴ
−ｖＢ −ＶＢＫ −Ｖｇ−Ｚ、 ＶＢＥとなり第２
図１０ｊに示すｖｏａＴのような全波整流波形となる。
４１のＱｌ 、 Ｑ３がＯＮ、入力トランジスタ＋４の
Ｑ２．Ｑ、４がＯＦＦとなり、第１図に示すｒ点、８点
の電圧をそれぞれＶｒ、ＶｅとするときＶｒ −Ｖｐ
−ＷＥＥ Ｖ日＝ Ｖｂｉａｓ −ＶＢＥ Ｖｇ ） Ｖｐ （次の半周期）の場合、入力トランジ
スタ１４）のＱ２．Ｃｌ３がＯＮ、入力トランジスタ（
４）のＱｌ 、 Ｑ３がＯＦＦ’となｌ）ｒ点、８点で
はＶｒ ＝ Ｖｂｉａａ −ＶＢＥ Ｖ日 ■ ｖ（−ＶＢＥ となる。次にｒ点、Ｓ点の信号が出力トランジスタａυ
のＱ５＋ Ｑ’ 、でよるエミッタ結合回路によりＶｒ
）Ｖｅ（最初の半周期）の場合、出力トランジスタαυ
のＱａ ７ｊ： ＯＮ 、 ＱａがＯＦＦとなりＶＯＩ
７Ｔ −Ｖｒ −ＶＢＥ ” ｖｐ −２ＶＢ
ｇＶ日＞Ｖｒ（次の半周期）の場合、出力トランジスタ
１１１）のＱ５がＯＮ、ＱａがＯＦＦとなり、ＶＯＵＴ
−ｖＢ −ＶＢＫ −Ｖｇ−Ｚ、 ＶＢＥとなり第２
図１０ｊに示すｖｏａＴのような全波整流波形となる。
筐たＶｒ、Ｖｅの波形はそれぞれ第２図１０ｊ 、 ＋
ｄｌに示すごとくである。
ｄｌに示すごとくである。
なお、上記実施列では差動対の入力トランジスタ１４）
及びエミッタ結合された出力トランジスタＧＩＪにＮＰ
Ｎ）ランジスタを用いたものを示したが、ＰＮＰ トラ
ンジスタであってもよい。
及びエミッタ結合された出力トランジスタＧＩＪにＮＰ
Ｎ）ランジスタを用いたものを示したが、ＰＮＰ トラ
ンジスタであってもよい。
以上のように、この発明によれば、２組の差動対七エミ
ッタ結合回路により構成されているので、出力振幅にバ
ラツキのない高精度の全波整流回路が得られる。
ッタ結合回路により構成されているので、出力振幅にバ
ラツキのない高精度の全波整流回路が得られる。
第１図はこの発明の一実施例による全波整流回路を示す
回路図、第２図ｔａｌ〜ｔｅｌは窮１図の回路の各点に
おける信号の波形を示すＲ形図、第３図は従来の全波整
流回路を示す回路図、第４図（８Ｌ１〜＋ｆ＋は第３図
の回路の各点における信号を波形を示す波形図である。 図においてｌｌ＋は信号源Ｖ１ｎ ｓ ＋２１は直流電
圧源。 ３１は容量素子、（４）は入力トランジスタ、（１ｏ）
は抵抗素子、 ＵＵは出方トランジスタ、０力は定電流
源Ｉｚ、０４は定電流源１２ 、α４は定電流源ｘｓ
、 ｇ〜は電圧源入力である。 なお１図中、同一符号は同一、又は相当部分を示す。
回路図、第２図ｔａｌ〜ｔｅｌは窮１図の回路の各点に
おける信号の波形を示すＲ形図、第３図は従来の全波整
流回路を示す回路図、第４図（８Ｌ１〜＋ｆ＋は第３図
の回路の各点における信号を波形を示す波形図である。 図においてｌｌ＋は信号源Ｖ１ｎ ｓ ＋２１は直流電
圧源。 ３１は容量素子、（４）は入力トランジスタ、（１ｏ）
は抵抗素子、 ＵＵは出方トランジスタ、０力は定電流
源Ｉｚ、０４は定電流源１２ 、α４は定電流源ｘｓ
、 ｇ〜は電圧源入力である。 なお１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- １対の入力トランジスタのコレクタ端子とコレクタ端子
とが接続され、エミッタ端子とエミッタ端子とが接続さ
れた第１の差動対と、第１の差動対と同じ構成の第２の
差動対と、第１の差動対のエミッタ端子にベース端子が
接続された第１の出力トランジスタと、第２の差動対の
エミッタ端子にベース端子が接続された第２の出力トラ
ンジスタと、第１の出力トランジスタのエミッタ端子と
第２の出力トランジスタのエミッタ端子が接続され、エ
ミッタ結合回路を構成したことを特徴とする全波整流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13793289A JPH032676A (ja) | 1989-05-31 | 1989-05-31 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13793289A JPH032676A (ja) | 1989-05-31 | 1989-05-31 | 全波整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH032676A true JPH032676A (ja) | 1991-01-09 |
Family
ID=15210063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13793289A Pending JPH032676A (ja) | 1989-05-31 | 1989-05-31 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH032676A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05344735A (ja) * | 1992-06-15 | 1993-12-24 | Mitsubishi Electric Corp | 全波整流回路 |
| US5721507A (en) * | 1995-05-22 | 1998-02-24 | Nec Corporation | Full-wave rectifying circuit having only one differential pair circuit with a function for combining a pair of half-wave rectified currents into a full-wave rectified current |
| JP2009271034A (ja) * | 2008-05-12 | 2009-11-19 | Toyota Industries Corp | 交流電流検出回路 |
| WO2009147765A1 (ja) | 2008-06-04 | 2009-12-10 | 東洋インキ製造株式会社 | 電池用組成物 |
| WO2013162025A1 (ja) | 2012-04-27 | 2013-10-31 | 東洋インキＳｃホールディングス株式会社 | リチウム二次電池の電極形成用組成物、電極及びリチウム二次電池 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235759A (ja) * | 1985-04-11 | 1986-10-21 | Pioneer Electronic Corp | 交流レベル検出回路 |
-
1989
- 1989-05-31 JP JP13793289A patent/JPH032676A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235759A (ja) * | 1985-04-11 | 1986-10-21 | Pioneer Electronic Corp | 交流レベル検出回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05344735A (ja) * | 1992-06-15 | 1993-12-24 | Mitsubishi Electric Corp | 全波整流回路 |
| US5412559A (en) * | 1992-06-15 | 1995-05-02 | Mitsubishi Denki Kabushiki Kaisha | Full wave rectifying circuit |
| US5721507A (en) * | 1995-05-22 | 1998-02-24 | Nec Corporation | Full-wave rectifying circuit having only one differential pair circuit with a function for combining a pair of half-wave rectified currents into a full-wave rectified current |
| JP2009271034A (ja) * | 2008-05-12 | 2009-11-19 | Toyota Industries Corp | 交流電流検出回路 |
| WO2009147765A1 (ja) | 2008-06-04 | 2009-12-10 | 東洋インキ製造株式会社 | 電池用組成物 |
| WO2013162025A1 (ja) | 2012-04-27 | 2013-10-31 | 東洋インキＳｃホールディングス株式会社 | リチウム二次電池の電極形成用組成物、電極及びリチウム二次電池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995621A (ja) | 基準電圧回路 | |
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH02502409A (ja) | Ｃｍｏｓアナログ乗算回路 | |
| JPH032676A (ja) | 全波整流回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| JPS6359197B2 (ja) | ||
| JPS60187112A (ja) | 差動増幅器 | |
| JPH05344735A (ja) | 全波整流回路 | |
| JP3105590B2 (ja) | 全波整流回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPS6223164Y2 (ja) | ||
| JPS62227204A (ja) | 差動増幅器 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS5815471A (ja) | 整流回路 | |
| JP3809716B2 (ja) | 電圧−電流変換回路 | |
| JPS6019372Y2 (ja) | 温度補償回路 | |
| JPH04203971A (ja) | 電流検出回路 | |
| JPH061868B2 (ja) | 差動信号検出回路 | |
| JPH04172004A (ja) | 差動回路 | |
| JPH104683A (ja) | 全波整流回路 | |
| JPH03153113A (ja) | 可変利得増幅器 | |
| JPS62291210A (ja) | カレントミラ−回路 | |
| JPS61148903A (ja) | 検波回路 |