JPH03269588A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、楽音波形を記憶した波形メモリの読出しア
ドレスを生成する多数ピットの演算器を効率的に使用す
る電子楽器に関する。

「従来の技術」 従来より、波形メモリ読出し方式の電子楽器では、波形
メモリのアドレスを演算するため、多数ヒツトの加算器
（演算器）を用いている。これに対して、音高等に応じ
て種々、スケーリングなどの演算が必要なＥＧ（エンベ
ロープ・ジェネレータ）むとに対して供給される楽音パ
ラメータの計算は、ソフトウェア、また１よ専用化した
演算器により行っている。

「発明が解決しようとする課題」 ところで、上述した従来の電子楽器において、ＥＧなど
に対して供給される楽音パラメータの計算をソフトウェ
アにより行う場合には、ＣＰＵ（中央処理装置）に負担
が掛かり過ぎるため、押鍵に対してリアルタイムで楽音
を発音するためには簡単な演算しかできないという問題
を生じる。

また、専用化した演算器による場合には、ハードウエア
の規模が大きくなり過ぎるｌ二め、コストアップにつな
がるという問題を生じる。

この発明では、上述した問題に鑑みてなさ把たちので、
ハードウェア規模が縮小てき、また、ソフトウェア処理
が軽減できる電子楽器を提供することを目的にしている
。

「課題を解決するための手段」 上述した問題点を解決するために、この発明では複数の
楽音情報に基づいて楽音を発音する電子楽器において、
前記複数の楽音情報を発生する楽音情報発生手段と、複
数の波形情報かアドレス毎に記憶される波形発生手段と
、前記複数の楽音情報のうち位相情報に対して所定の演
算を行うことにより前記波形発生手段の続出しアドレス
を求めるとともに、前記位相情報以外の少なくとも１つ
の楽音情報に前記演算とは異なるタイミングで所定の演
算を行うことにより楽音パラメータを求める演算手段と
を具備することを特徴とする。

「作用コ 楽音情報発生手段が複数の楽音情報を発生する。

演算手段は、上記複数の楽音情報のうち位相情報に所定
の演算を行って波形発生手段の読出しアドレスを求める
とともに、該演算とは異なるタイミンクで上記位相情報
以外の少なくとも１つの楽音情報に所定の演算を行って
楽音パラメータを求める。したかって、１つの演算手段
により複数の楽音情報に対しての演算を時分割で行える
。

「実施例」 次に図面を参照してこの発明の実施例Ｉこついて説明す
る。

第１図はこの発明の一実施例の構成を示すブロック図で
ある。この図において、■は演奏情報発生部であり、鍵
盤などの操作子から構成されている。

この演奏情報発生部ｌは、操作子の操作に応してキーオ
ン信号ＫＯＮ、キーコードＫＣを発生する。

キーオン信号ＫＯＮは、アドレス発生部２、スタートア
ドレスメモリ３、ＥＣパラメータメモリ４、ＥＣキース
ケーリングパラメータメモリ５およびデイレイ回路６へ
供給される。また、キーコードＫＣは、上記アドレス発
生部２およびＥＣキースケーリングパラメータメモリ５
へ供給される。次に、７は音色指定部であり、音色情報
ＴＣを発生してスタートアドレスメモリ３、ＥＣパラメ
ータメモリ４およびＥＣキースケーリングパラメータメ
モリ５へ供給する。

上記アドレス発生部２は、キーオン信号Ｋ　ＯＮか立ち
上かると、キーコードＫＣに応したレートで変化する位
相データＰＨ（２４ビット：位相情報）を逐次発生して
加算器８の入力端Ａ１へ供給する。次に、スタートアド
レスメモリ３は、音色情報ＴＣに応したスタートアドレ
ス５ＴＡ（２４ビツト）を発生して加算器８の入力端Ｂ
ｌへ供給する。また、ＥＣパラメータメモリ４には、音
色情報ＴＣ毎のエンベロープ情報が記憶されている。

このＥＣパラメータメモリ４は、該音色情報ＴＣに応じ
て、振幅変化データＥＧＰＬ、速度変化データＥＧＰＲ
（各々、８ビット：楽音情報）およびその他のＥＣパラ
メータを各々、加算器８の入力端Ａ２、Ａ３およびエン
ベロープジェネレータ１４へ供給する。ここで、上記振
幅変化データＥＧＰＬは、エンベロープの振幅に関する
データであり、上記速度変化データＥＧＰＲは、エンベ
ロープの傾斜程度（速度）に関するデータである。

次に、ＥＣキースケーリングパラメータメモリ５は、キ
ーコートＫＣに対して、上記ＥＣパラメータをとの程度
変化させるかを示ず変化率ＫＳＬおよびＫＳＲ（各々、
８ビツト、楽音情報）か記憶さ乙でいる。これら変化率
ＫＳＬおよびＫＳＲは、各々、加算器８の入力端Ｂ２お
よびＢ３へ供給する。ここで、上記変化率ＫＳＬは、上
述した振幅変化データＥＧＰＬに対する変化率てあり、
上記変化率ＫＳＲは、上述した速度変化データＥＧＰＲ
に対する変化率である。

次に、加算器８は、上述した各種データを時分割で加算
することによって、アドレスＡＤＤ、エンベロープ振幅
変化データＥＧＬおよびエンベロープ速度変化データＥ
ＧＲを算出して、各々、ラッチ回路１０．１１および１
２に供給する。上記ラッチ回路ＩＯには、クロックφ。

およびφ、が供給されており、クロックφ、の立上りエ
ツジでデータを取り込み、クロックφ。の立上りエツジ
で波形発生部Ｉ３へ出力する。また、上記ラッチ回路Ｉ
ｌおよび１２には、クロックφ。およびφ、が供給さ礼
ており、クロックφ、の立上りエツジでデータを取り込
み、クロックφ。の立上りエツジで、各々、エンベロー
プ振幅変化データＥＧＬおよびエンベロープ速度変化デ
ータＥＧＲをエンベロープジェネレータ１４へ出力する
。なお、上述したクロックφ。、φ１．φ、の詳細につ
いては後述する。

次に、上述した波形発生部１３には、複数の楽音波形デ
ータＷＤが記憶されており、上記アドレスＡＤＤに応じ
た波形データＷｐを選択的に乗算器１５へ出力する。ま
た、エンベロープジェネレータＩ４は、上記波形発生部
Ｉ３が出力する波形データＷＤを振幅変調するために、
デイレイ回路６を通して供給されるキーオン信号ＫＯＮ
の立上りエツジにおいて、エンベロープ振幅変化データ
ＥＧＬ、エンベロープ速度変化データＥＧＲおよびその
他のＥＧパラメータに従って、エンヘロープデータＥＤ
を形成し、上記乗算器１５へ出力する。乗算器１５は、
上記波形データＷＤとエンヘローブデータＥＤとを乗算
して楽音波形データとして出力する。また、上述したク
ロックφＡＤＤ、φ。、φ１およびφ、は、タイミング
発生手段１６において発生する。これらのクロックφ、
φ＾ＤＤ、φ０゜φ、およびφ、の関係を第２図に示す
。この図において、クロックφの２周期分がＩＣＨスロ
ットサイクルに相当し、１周期分が１タイムスロツトに
相当する。また、クロックφＡＤＤは、タイムスロット
「１」においてハイレベルになり、タイムスロット「０
」においてローレベルになる周期を有する。

また、クロックφ。は、上記クロックφＡＤＩＩを反転
したものに等しい。次に、クロックφ１は、クロックφ
がローレベルで、かつ、クロックφＡＤＤがハイレベル
の時にハイレベルになる周期を有する。

最後のクロックφ、は、クロックφがローレベルで、か
つ、クロックφＡＤＤがローレベルの時にハイレベルに
なる周期を有する。このように、クロックφ１とφ、と
の立ち上がりエツジには、位相差があるため、前述した
ラッチ回路１０．１１および１２でのラッチのタイミン
グか異なる。すなわち、図示のように加算器８の出力端
に同じデータバスを用いても、アドレスＡＤＤとエンヘ
ロープ振幅変化データＥＧＬ１エンベロープ速度変化デ
ータＥＧＲとは完全に分離できる。

次に、上述した加算器８の詳細について、第３図に示す
ブロック図を参照して説明する。この図において、１つ
は加算器であり、位相データＰＨとスタートアドレスＳ
ＴＡとを加算して出力する。

また、２０．２１はセレクタであり、一方のセレクタ２
０は、クロックφＡＤＤに応じて位相データＰＨまたは
振幅変化データＥＧＰＬのいずれか一方を選択的に加算
器２２の入力端Ａへ出力する。

すなわち、クロックφＡＤＤがローレベルの場合には、
振幅変化データＥＧＰＬを出力し、クロックφＡＤＤが
ハイレベルの場合には、位相データＰＨを出力する。ま
た、他方のセレクタ２１は、クロックφＡＤＤに応じて
スタートアドレスＳＴＡまたは変化率ＫＳＬのいずれか
一方を選択的に加算器２２の入力端Ｂへ出力する。すな
わち、クロックφＡＤＤがローレベルの場合には、変化
率ＫＳＬを出力し、クロックφＡＤＤかハイレベルの場
合にはスタートアドレスＳＴＡを出力する。

次に、２３．２４も上述したセレクタ２０．２１と同様
のセレクタであり、一方のセレクタ２３は、クロックφ
ＡＤＤに応じて速度変化データＥＧＰＲまたは位相デー
タＰＨのいずれか一方を選択的に加算器２５の入力端Ａ
へ出力する。すなわち、クロックφＡＤＤがローレベル
の場合には速度変化データＥＧＰＲを出力し、クロック
φＡＤＤがハイレベルの場合には、位。相データＰＨを
出力する。また、他方のセレクタ２４は、クロックφ＾
ＤＤに応してスタートアドレスＳＴＡまたは変化率ＫＳ
Ｒのいずれか一方を選択的に加算器２５の入力端Ｂへ出
力する。すなわち、クロックφＡＤＤがローレベルの場
合には変化率ＫＳＲを出力し、クロックφＡＤＤがハイ
レベルの場合にはスタートアドレスＳＴＡを出力する。

また、上記加算器１９のキャリーインＣｉは、加算器２
２のキャリーアウトＣｏと接続されておリ、桁上がりが
供給される。加算器２５のキャリーアウトＣｏは、ＡＮ
Ｄゲート２６の一方の入力端に供給される。このＡＮＤ
ゲート２６の他方の入力端には、Ｎ０ＴＯＲゲート２９
び２８を通してクロックφ＾ＤＤか供給されている。し
たがって、ＡＮＤゲート２６は、クロックφＡｌ）。が
ハイレベルの時のみ「ＭＪとなり、加算器２５の桁上が
りを加算器２２に供給する。

上記加算器２２は、入力端ＡおよびＢに供給されたデー
タを加算し、その加算結果の下位７ビツトをＯＲゲート
２９に供給し、最上位ビット（ＭＳＢ）をＡＮＤゲート
３０に供給する。上記ＯＲゲート２９およびＡＤＤゲー
ト３０は、オーバーフローの際の制限用の回路であり、
加算の結果、最上位ビットが立つと、残りの全てのビッ
トを「１」にすることにより、最大値をとるようにして
飽和させる。この加算器２２の加算結果は、クロックφ
ＡＤＤのレベルに応じてアドレスＡＤＤまたはエンベロ
ープ振幅変化データＥＧＬとして出力される。また、上
記加算器２５は、上記加算器２２と同様にして、入力端
ＡおよびＢに供給されｆコデータを加算し、その加算結
果をＯＲケート３１およびＡＮＤゲート３２に供給する
。この加算器２５の加算結果は、クロックφＡＤＤのレ
ベルに応してアドレスＡＤＤまたはエンベロープ速度変
化データＥＧＲとして出力される。

次に、上述した構成による実施例の動作について、第２
図および第３図に示すタイミングチャートを参照して説
明する。

まず、時刻ｔ、において、鍵盤か押鍵されると、キーオ
ン信号ＫＯＮがハイレベルになるとともに、キーコード
ＫＣおよび音色情報ＴＣが各部に供給される。アドレス
発生部２は、まず、クロックφＡＤＤの１サイクル目に
位相データＰ　Ｈｏを出力する。

また、スタートアドレスメモリ３はスタートアドレスＳ
ＴＡを出力し、ＥＧパラメータメモリ４は振幅変化デー
タＥＧＰＬ、速度変化データＥＧＰＲおよびその他のＥ
Ｇパラメータを出力する。さらに、ＥＧスケーリングパ
ラメータメモリ５は、変化率ＫＳＬおよびＫＳＲを出力
する。

次に、時刻ｔｌ”ｔ、において、加算器８ては次の動作
が行われる。まず、この間ではクロックφＡＤＤかロー
レベルであるため、加算器２２および加算器２５では、
各々、振幅変化データＥＧＰＬと変化率ＫＳＬ、速度変
化データＥＧＰＲと変化率ＫＳＲが加算される。なお、
この場合、ＡＤＤゲート２６は閉しているため、加算器
２５の桁上げは加算器２２へ供給されない。したがって
、このタイムスロット「０」では、上記各演算は、加算
器２２および２５の各々において行われる。各加算器２
２および２５の加算結果の各下位７ビツトは、エンベロ
ープ振幅変化データＥＧＬおよびエンベロープ速度変化
データＥＧＲとして出力される。これらエンベロープ振
幅変化データＥＧＬおよびエンベロープ速度変化データ
ＥＧＲは、各々、ラッチ回路Ｉ■および１２により、ク
ロックφ、の立上りエツジでラッチされる（第２図の時
刻ｔＩ°を参照）。

次に、時刻ｔ、〜ｔ３において、加算器８では次の動作
が行われる。まず、加算器１９では、位相データＰＨｏ
およびスタートアドレスＳＴＡか加算される。また、ク
ロックφＡＤＤがハイレベルのため、加算器２２および
２５ては、各々、位相データＰＨｏとスタートアドレス
ＳＴＡ、位相データＰＨｏとスタートアドレスＳＴＡか
加算さ？−る。

むわ、この場合、ＡＮＤゲート２６は開放となろｆ二め
、加算器２５の桁上げは加算器２２へ供給される。した
かって、このタイムスロット「１」では、加算器１９．
２２および２５が連結さｔｏｋ形で上述した演算が行わ
れ、各加算器１９．２２および２５の加算結果はアドレ
スＡ　Ｄ　Ｄ　ｏとして出力される。このアドレスＡＤ
Ｄｏは、ラッチ回路１０によりクロックφ、の立上りエ
ツジにおいて、ラッチされる（第２図の時刻ｔ、を参照
）クロックφ０の立上りエツジで出力される。波形発生
部Ｉ３は、上記アドレスＡ　Ｄ　Ｄ　ｏに従って、波形
データを読出し、乗算器１５へ供給する。

そして、時刻ｔ３におけるクロックφ。の立ち上がりエ
ツジで、ラッチ回路ＩＯは、アドレスＡＤＤｏを波形発
生部１３へ出力し、ラッチ回路１１゜ｌ２は、各々、エ
ンベロープ振幅変化データＥＧＬおよびエンベロープ速
度変化データＥＧＲをエンベロープジェネレータＩ４へ
出力する。そして、波形発生部１３は、上記アドレスＡ
ＤＤ、に従って波形データＷＤを続出し、乗算器Ｉ５へ
供給する。一方、エンベロープジェネレータ１４は、デ
イレイ回路６により遅延されたキーオンＫＯＮの立ち上
がりエツジにおいて、上記エンベロープ振幅変化データ
ＥＧＬ、エンベロープ速度変化データＥＧＲおよびその
他のＥＧパラメータに従って、エンベロープデータＥＤ
を発生して乗算器Ｉ５へ供給する。

そして、乗算器１５では、上述した波形データＷＤとエ
ンベロープデータＥＤが乗算され、楽音波形データとし
て出力される。

次に、時刻ｔ３において、アドレス発生ｗＪ２は、位相
データＰＨ，を出力する。なお、スタートアドレスＳＴ
Ａ、振幅変化データＥＧＰＬ、速度変化データＥＧＰＲ
，変化率ＫＳＬおよび変化率ＫＳＲは変化しない。上記
位相データＰ　Ｈ、、振幅変化データＥＧＰＬ、速度変
化データＥＧＰＲ。

変化率ＫＳＬおよび変化率ＫＳＲは、加算器８に供給さ
れる。加算器８での演算は、上述しｆコ演算と同様に時
分割で行われるため、まず、クロックφＡＤＤの最初の
半周期において、エンベロープ振幅Ｕ化データＥＧＬお
よびエンベロープ速度変化データＥＧＲが求められ、後
半の半周期において、アドレスＡＤＤ、が求められる。

この場合、上記エンベロープ振幅変化データＥＧＬおよ
びエンベロープ速度変化データＥＧＲは時刻ｔ１〜ｔ３
のそれらの値と同じであ、る（第４図参照）。

以下、時刻ｔ４以降の時刻ｔ　ｓ、　ｔ　ａ、　ｔ　？
・・・・・において、アドレス発生部２は、順次位相デ
ータＰＨ、、Ｐ　Ｈｓ、Ｐ　Ｈ，、・・・・・・を出力
し、加算器８では時分割で演算が行われる。そして、最
終的には、エンベロープ振幅変化データＥＧＬおよびエ
ンベロープ速度変化データＥＧＲにより制御された第５
図に示すようなエンベロープを有する楽音波形データを
生成する（この図では、低音と高音の楽音波形データを
示す）。

なお、上述しｆこ実施例ては、加算器８の時分割演算に
ついて説明したが、加算に限らず、他の各種演算を行う
ようにしてもよい。また、演算器の出力にレジスタを設
けて、このレジスタの出力を再び演算器の入力に戻して
、アキュムレータ的な使いかたをしてもよい。

また、本実施例では、アドレス情報とＥＧパラメータと
の時分割演算について示したが、演算対象には限定され
ない。また、さらに演算を多重化して、数多くの演算を
行うようにしてもよく、複音処理化を図ってもよい。

「発明の効果」 以上、説明したように、この発明によれば、楽音情報発
生手段により複数の楽音情報を発生し、該複数の楽音情
報のうち位相情報に対して演算手段により所定の演算を
行って波形発生手段の読出しアドレスを求めるとともに
、該演算手段において、時分割で上記位相情報以外の少
なくとも１つの楽音情報に対して所定の演算を行えるよ
うにしたため、ハードウェアの規模が縮小でき、また、
ソフトウェア処理か軽減できる利点か得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は各種クロックのタイミングチャート、第３図は
同実施例の加算器の構成を示すブロック図、第４図は同
実施例の動作を示すタイミングチャート、第５図は同実
施例により発生される低音および高音の楽音波形データ
の波形図である。 ■・・・・・演奏情報発生部（演奏操作子）、２・・ア
ドレス発生部（楽音情報発生手段）、３・・・・・スタ
ートアドレスメモリ（楽音情報発生手段）、８・・・・
加算器（演算手段）、１３　・・・波形発生部（波形発
生手段）。

Claims (1)

1. 【特許請求の範囲】 複数の楽音情報に基づいて楽音を発音する電子楽器にお
   いて、 前記複数の楽音情報を発生する楽音情報発生手段と、 複数の波形情報がアドレス毎に記憶される波形発生手段
   と、 前記複数の楽音情報のうち位相情報に対して所定の演算
   を行うことにより前記波形発生手段の読出しアドレスを
   求めるとともに、前記位相情報以外の少なくとも１つの
   楽音情報に前記演算とは異なるタイミングで所定の演算
   を行うことにより楽音パラメータを求める演算手段と を具備することを特徴とする電子楽器。