JPH0327022A - 薄膜ダイオードの製造方法 - Google Patents
薄膜ダイオードの製造方法Info
- Publication number
- JPH0327022A JPH0327022A JP1161345A JP16134589A JPH0327022A JP H0327022 A JPH0327022 A JP H0327022A JP 1161345 A JP1161345 A JP 1161345A JP 16134589 A JP16134589 A JP 16134589A JP H0327022 A JPH0327022 A JP H0327022A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- diode
- film
- semiconductor layer
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は薄型表示装置駆動用アクティブマトリクス素
子の製法に係り、特に順方向特性に優れる薄膜ダイオー
ドの製造方法に関する。
子の製法に係り、特に順方向特性に優れる薄膜ダイオー
ドの製造方法に関する。
液晶ディスプレイなどの薄型表示＠置は、電卓や時計な
どの小型電子機器用の表示装置として大量に使用され、
現在では、表示画面の大型化と高画質化を目標としてい
る。大画面で高画質な表示を行う方法として画面の各画
素にスイッナング素子を設けたアクティブマトリクス方
式が有効である。アクティブマトリクス方式に用いるス
イッチング素子としては、薄膜トランジスタなどの三端
子素子やＭ Ｉ Ｍ （−金属一絶縁体一金属）素子，
バリスタ，薄膜ダイオードなどの二端子素子などが提案
されている。アクティブマトリクス方式のスイッチング
素子に用いる半導体膜としては、ガラスなどの基板上に
大面槓かつ均一に形或できるアモルファスシリコンが優
れている。ところが、アモルファスシリコンは光導電性
を有するため、表示装置へ応用する場合、入射してくる
光線によりアモルファスシリコンを用いたスイッチング
素子の素子特性が劣化してしまう問題がある。このため
、安定な素子特性を得るため，アモルファスシリコンに
入射する光巌を遮へいするための金属材料などからなる
遮光膜を設ける必要がある。
どの小型電子機器用の表示装置として大量に使用され、
現在では、表示画面の大型化と高画質化を目標としてい
る。大画面で高画質な表示を行う方法として画面の各画
素にスイッナング素子を設けたアクティブマトリクス方
式が有効である。アクティブマトリクス方式に用いるス
イッチング素子としては、薄膜トランジスタなどの三端
子素子やＭ Ｉ Ｍ （−金属一絶縁体一金属）素子，
バリスタ，薄膜ダイオードなどの二端子素子などが提案
されている。アクティブマトリクス方式のスイッチング
素子に用いる半導体膜としては、ガラスなどの基板上に
大面槓かつ均一に形或できるアモルファスシリコンが優
れている。ところが、アモルファスシリコンは光導電性
を有するため、表示装置へ応用する場合、入射してくる
光線によりアモルファスシリコンを用いたスイッチング
素子の素子特性が劣化してしまう問題がある。このため
、安定な素子特性を得るため，アモルファスシリコンに
入射する光巌を遮へいするための金属材料などからなる
遮光膜を設ける必要がある。
第３図に従来の製造方法による薄膜ダイオードの断面図
が示される。ガラス基板１にＩＴＯｒｊどの透明導電膜
とＣｒなとの金属膜をスパッタリング法などで被潰し、
フォトプロセスによりバター；ユングして、画素電極２
１，走査＊＆ｍおよび下部電極３を形或する。そしてア
モルファスシリコン・Ａ．ｅなどの金属膜．をそれぞれ
被着、バターニングして半導体層４と配線電極５が形成
される。ダイオード素子６は，下部電極３と配線電極５
にはさまれた領域である。下Ｓｔ極３はガラス４＆１側
から半導体層４に入射する党を遮へいするための電極で
、遁尤性、低い竃気抵抗および半導体層４との低い接触
抵抗などが要求“される。
が示される。ガラス基板１にＩＴＯｒｊどの透明導電膜
とＣｒなとの金属膜をスパッタリング法などで被潰し、
フォトプロセスによりバター；ユングして、画素電極２
１，走査＊＆ｍおよび下部電極３を形或する。そしてア
モルファスシリコン・Ａ．ｅなどの金属膜．をそれぞれ
被着、バターニングして半導体層４と配線電極５が形成
される。ダイオード素子６は，下部電極３と配線電極５
にはさまれた領域である。下Ｓｔ極３はガラス４＆１側
から半導体層４に入射する党を遮へいするための電極で
、遁尤性、低い竃気抵抗および半導体層４との低い接触
抵抗などが要求“される。
ところが、下部電極は空気に触れると表面に電気的に絶
縁性の酸化襖が成長し、さらに下部［極３を形或する時
にフォトプロセスを経るため、レジストの剥離不良やプ
ロセスに使用するエッチングガスや浴液などにより金属
表面が汚染される〇このように、下部電極３の表面が故
化され汚染された状態では、下部亀桶３と半導体層４の
間は洪触抵抗が高く、表示装ほのオンオフ時のコントラ
ストがわるいという問題があった。
縁性の酸化襖が成長し、さらに下部［極３を形或する時
にフォトプロセスを経るため、レジストの剥離不良やプ
ロセスに使用するエッチングガスや浴液などにより金属
表面が汚染される〇このように、下部電極３の表面が故
化され汚染された状態では、下部亀桶３と半導体層４の
間は洪触抵抗が高く、表示装ほのオンオフ時のコントラ
ストがわるいという問題があった。
この発明は上述の点に鑑４てなされその目的は下部’４
極と半導体層の界『角の接触抵抗を小さくすることによ
り、表示特性に優れる［膜ダイオードの！Ｐ！！造万法
を提供することにある。
極と半導体層の界『角の接触抵抗を小さくすることによ
り、表示特性に優れる［膜ダイオードの！Ｐ！！造万法
を提供することにある。
〔課題を解決するため０手段〕
上述の目的はこの発明によれば透ＢＡ絶縁基板上に込明
導嶌膜からなる走査菟極と一素尋極，下部電惚●半鳩体
層，配線電極を馳次積層し”Ｃなる薄膜ダイオードの製
造方法において、 （１）透明絶縁泰敏１上に透明導蔦膜加と下部旭他用金
Ｊ６４腹加を被溜して、向一のパターンで前記２つの股
をパターニングし、走３ｉｌｅ亀極なと一累亀極２１，
下部寛他３ｉ ， ３２を形或する工程と、Ｑ）前記工
程で祷られた下部亀＆３１，３２の宍面層を除去する工
程、とを伽えることにより違戊される。下部１！他の表
面層を除去したあと半導体層が形或される。ＴＦＤの形
成される部分を除き下部電極はあとの工程で取除かれる
。
導嶌膜からなる走査菟極と一素尋極，下部電惚●半鳩体
層，配線電極を馳次積層し”Ｃなる薄膜ダイオードの製
造方法において、 （１）透明絶縁泰敏１上に透明導蔦膜加と下部旭他用金
Ｊ６４腹加を被溜して、向一のパターンで前記２つの股
をパターニングし、走３ｉｌｅ亀極なと一累亀極２１，
下部寛他３ｉ ， ３２を形或する工程と、Ｑ）前記工
程で祷られた下部亀＆３１，３２の宍面層を除去する工
程、とを伽えることにより違戊される。下部１！他の表
面層を除去したあと半導体層が形或される。ＴＦＤの形
成される部分を除き下部電極はあとの工程で取除かれる
。
下部ｉ！極の表面層を除去すると，接触抵抗を大きくす
る物質がとり除かれる。
る物質がとり除かれる。
次にこの発明の実施例を図面に基いて説明する。
（実施例１）
第１図はこの発明の災施例に偽る薄膜ダイオードの＃遺
工程を示し、第１図（川はガラス基板に槓盾された透明
導１１Ｅ膜と下部電極用金属膜を示す断面図、第１図（
ｂｌは幽素電極と走査電極，下部電極を示す断面図、第
ｌ図（ｃ）は積層して被層された半導体膜を示す断面図
、第１図（ｄｌは半導体膜より形成された半導体層を示
す断面図、第ｌ図（ｅｌは半導体１１１の上に形或され
た配ｉｉｔ檎を示す断面図である。第１図（ωに示すよ
うにガラス基板１に膜Ｊｌ−１０００ＡＱ）ＩＴＯから
なる透明４ｔ膜加をスパッタリング法で被滑し、次に膜
厚１２００ ＡのＣｒからなる下部電極用金属膜加をス
パッタリング法で破着する。次に第１図（ｂ）に示すよ
うに第１のフオトマスグを用いて、下部１ｔ極用金ｊ／
ｊ４膜加を硝酸第二七１ウムアンモンと過塩素峻の混合
水浴液を用いて＋７エットエッチングし、透明導電膜加
を塩化第２鉄と塩酸の混合水浴液を用いてウェットエク
チングし、レジストを剥離して下部電極３１ ． ３２
と圃素珂極２１ ，疋査這極ｎを形成ずる。続いて以下
に配合組成を示す表面処理液１に加抄浸漬して表面処理
液１ フ（１１シアン化カリウム ３０ｇ ぎ ｛水酸化ナトリウム ５Ｉ！ １ 水 １００ ｍｌ下
部ポ極３１と３２の表面層を２０ＯＡ除去する。次に第
１図（ｃｌに示すように膜摩５０００ Ａのアモルファ
スシリコンからなる半導体膜４０をプラズマＣＶＤ法で
７１ 着し，第ｌ図ｔ６３に示すように第２のフォトマ
スグを用いて、半導体膜４０をＣＦ４と０２のａ合ガス
を用いてプラズマエッチングし、さらにＣＣ−８４と０
２の混合ガスを用いてｌｉＪＪ素電極２１の上にある下
ｓ置極３１をプラズマエッチングする。そして第１図（
ｅ）に示すようにＡ移を被層後、第３のフォトマスクを
用いて１１ン酸，硝酸およびｔＤｌ！ｌ！の混合液によ
りウェ，トエクチングして配線電極５を形威し、さらに
配線電極５をマスクとして半導体層４をＣＦ４と０２の
混合ガスを用いてプラズマエッチングする。第２図に、
この発明の実施例に係る薄膜ダイオードのｔ流一電圧特
性（曲線７）が示される。下部電極３２の表面層を除去
することにより、下ｓｌＥ極麓と半導体層４は界面抵抗
が小さくなる。
工程を示し、第１図（川はガラス基板に槓盾された透明
導１１Ｅ膜と下部電極用金属膜を示す断面図、第１図（
ｂｌは幽素電極と走査電極，下部電極を示す断面図、第
ｌ図（ｃ）は積層して被層された半導体膜を示す断面図
、第１図（ｄｌは半導体膜より形成された半導体層を示
す断面図、第ｌ図（ｅｌは半導体１１１の上に形或され
た配ｉｉｔ檎を示す断面図である。第１図（ωに示すよ
うにガラス基板１に膜Ｊｌ−１０００ＡＱ）ＩＴＯから
なる透明４ｔ膜加をスパッタリング法で被滑し、次に膜
厚１２００ ＡのＣｒからなる下部電極用金属膜加をス
パッタリング法で破着する。次に第１図（ｂ）に示すよ
うに第１のフオトマスグを用いて、下部１ｔ極用金ｊ／
ｊ４膜加を硝酸第二七１ウムアンモンと過塩素峻の混合
水浴液を用いて＋７エットエッチングし、透明導電膜加
を塩化第２鉄と塩酸の混合水浴液を用いてウェットエク
チングし、レジストを剥離して下部電極３１ ． ３２
と圃素珂極２１ ，疋査這極ｎを形成ずる。続いて以下
に配合組成を示す表面処理液１に加抄浸漬して表面処理
液１ フ（１１シアン化カリウム ３０ｇ ぎ ｛水酸化ナトリウム ５Ｉ！ １ 水 １００ ｍｌ下
部ポ極３１と３２の表面層を２０ＯＡ除去する。次に第
１図（ｃｌに示すように膜摩５０００ Ａのアモルファ
スシリコンからなる半導体膜４０をプラズマＣＶＤ法で
７１ 着し，第ｌ図ｔ６３に示すように第２のフォトマ
スグを用いて、半導体膜４０をＣＦ４と０２のａ合ガス
を用いてプラズマエッチングし、さらにＣＣ−８４と０
２の混合ガスを用いてｌｉＪＪ素電極２１の上にある下
ｓ置極３１をプラズマエッチングする。そして第１図（
ｅ）に示すようにＡ移を被層後、第３のフォトマスクを
用いて１１ン酸，硝酸およびｔＤｌ！ｌ！の混合液によ
りウェ，トエクチングして配線電極５を形威し、さらに
配線電極５をマスクとして半導体層４をＣＦ４と０２の
混合ガスを用いてプラズマエッチングする。第２図に、
この発明の実施例に係る薄膜ダイオードのｔ流一電圧特
性（曲線７）が示される。下部電極３２の表面層を除去
することにより、下ｓｌＥ極麓と半導体層４は界面抵抗
が小さくなる。
そのためにＴＦＤがオン状態となる電圧Ｙｏｎに対応す
る電流Ｉｏｎは表面層を除去しない促米のＴＦＤ（曲巌
８）のＩｏｎよりも大きくなる。オフ状態での［流をＩ
ＯＦＦとするとＩｏｎとＩｏｆｆの比Ｉｏｎ／Ｉｏｆｆ
は４桁以上となり良好なコントラストが得られる。下部
ｌＩＥ極に用いる材料は、３ａ光性と低い嵐気抵抗が要
求され、Ｃｒ ，Ｔａ ｔＭｏ ，’ｒｔ ，Ｍ，ｗな
どの金属材料やＭｏＳｉ２ ｔ Ｔａｘｉｓ ， Ｃｒ
Ｓｉ２ ＊ ＷＳｉｚなどめシリサイドを用いることが
できる。除去する下部匿億の表面層の厚さは５Ａから５
０ＯＡが望ましい。表面層を除云する方法は、強酸液や
強アルカリ液を用いてウェットエッチングする方法の他
、ガスを用いてプラズマエッチングする方法も適用でき
る。
る電流Ｉｏｎは表面層を除去しない促米のＴＦＤ（曲巌
８）のＩｏｎよりも大きくなる。オフ状態での［流をＩ
ＯＦＦとするとＩｏｎとＩｏｆｆの比Ｉｏｎ／Ｉｏｆｆ
は４桁以上となり良好なコントラストが得られる。下部
ｌＩＥ極に用いる材料は、３ａ光性と低い嵐気抵抗が要
求され、Ｃｒ ，Ｔａ ｔＭｏ ，’ｒｔ ，Ｍ，ｗな
どの金属材料やＭｏＳｉ２ ｔ Ｔａｘｉｓ ， Ｃｒ
Ｓｉ２ ＊ ＷＳｉｚなどめシリサイドを用いることが
できる。除去する下部匿億の表面層の厚さは５Ａから５
０ＯＡが望ましい。表面層を除云する方法は、強酸液や
強アルカリ液を用いてウェットエッチングする方法の他
、ガスを用いてプラズマエッチングする方法も適用でき
る。
（実施例２）
第１図（ａｔ〜（ｅｌと同じ製造工程で， Ｃｒから
なる下部電極３ｌと３２を形成した後に、以下に示す配
合組成の表面処理液２に１５秒浸漬する。
なる下部電極３ｌと３２を形成した後に、以下に示す配
合組成の表面処理液２に１５秒浸漬する。
表面処理液２
ｌ
水 １００ ｍｌ実施
例ｌと同様に，実施例２による薄膜ダイオードもＩｏｎ
／Ｉｏｆｆ比は４桁以上にすることができる。
例ｌと同様に，実施例２による薄膜ダイオードもＩｏｎ
／Ｉｏｆｆ比は４桁以上にすることができる。
（実ｍ 汐り３ ）
第１図（ａｌ〜ｆｃ）と同じ製造工程で、下部１ｔ極３
１，３２として＠Ｊｌ！ｊ．１５００ＡのＭｏａｔｓを
スバ，タリング法で被看する。Ｍｏ３ｉ２からなる下部
電極３１と：１２を形成した後に，以下に示す配合組或
の表向処理液３に５秒浸漬する。
１，３２として＠Ｊｌ！ｊ．１５００ＡのＭｏａｔｓを
スバ，タリング法で被看する。Ｍｏ３ｉ２からなる下部
電極３１と：１２を形成した後に，以下に示す配合組或
の表向処理液３に５秒浸漬する。
表面処理液３
１
水 ５００ ＩＩｌｔ
実施例１と同様に、ＭｏＳｆ２を下部電極３２に用いた
薄膜ダイオードもＩｏｎ／Ｉｏｆｆ比は４桁以上にする
ことができる。
薄膜ダイオードもＩｏｎ／Ｉｏｆｆ比は４桁以上にする
ことができる。
この発明によれは透明絶縁基板上に透明導ｔＳからなる
走査１ｔ極と画素電極，下部ｔ極，半導体層，配線電極
を順次槓層してなる薄換ダイオードの製造方法において
、 （１）透明絶縁基板上に透明導電膜と下部！極用金属膜
を被看して、同一のパターンで前記２つの膜をバターニ
ングし、走査電極と画素電極，下部亀惚を形或する工程
と、 （２）前記工程で得られた下部″ＴＩＬ極の表ｌｆｉ層
を除去する工程、とを備えるので下部電極と半導体層と
の間の接触抵抗が小さくなり、そのために薄膜ダイオー
ドがオン状態にあるときの順方向電流か大きくなってＩ
ｏｎ／Ｉｏｆｆが４桁以上となりこのダイオードにより
表示装置を駆動して良好な表示特性を得ることができる
。
走査１ｔ極と画素電極，下部ｔ極，半導体層，配線電極
を順次槓層してなる薄換ダイオードの製造方法において
、 （１）透明絶縁基板上に透明導電膜と下部！極用金属膜
を被看して、同一のパターンで前記２つの膜をバターニ
ングし、走査電極と画素電極，下部亀惚を形或する工程
と、 （２）前記工程で得られた下部″ＴＩＬ極の表ｌｆｉ層
を除去する工程、とを備えるので下部電極と半導体層と
の間の接触抵抗が小さくなり、そのために薄膜ダイオー
ドがオン状態にあるときの順方向電流か大きくなってＩ
ｏｎ／Ｉｏｆｆが４桁以上となりこのダイオードにより
表示装置を駆動して良好な表示特性を得ることができる
。
第１図はこの発明の実施例に係る薄膜ダイオードの製造
工程を示し、第１図（ａｔはガラス基板に積層された透
明導電膜と下部電極用金属膜を示す断面図、第１図（ｂ
ｌは画素電極と走査ＩＩ極，下部電極を示す断面図、第
１図（ｃ）は槓層して被層された半導体膜を示す断面図
、第１図（ｄ）は半導体膜より形成ざれた半導体層を示
す断面図、第１図（ｅ）は半導体層の上に形成ざれた配
線電極を示す断面図，第２図はこの発明の実施例に係る
ＴＦＤのｌ１ｔ流電圧特性を従来の特性と比較して小す
線図、第３図はＴＦＤを示す断面図である。 １：透明絶縁基板、２０＝透明導１ｌＬ膜、２１：画素
亀極、坐：走査電極、３０＝下部１ｍ極用金属膜、３１
． ３２ ：下部電極。
工程を示し、第１図（ａｔはガラス基板に積層された透
明導電膜と下部電極用金属膜を示す断面図、第１図（ｂ
ｌは画素電極と走査ＩＩ極，下部電極を示す断面図、第
１図（ｃ）は槓層して被層された半導体膜を示す断面図
、第１図（ｄ）は半導体膜より形成ざれた半導体層を示
す断面図、第１図（ｅ）は半導体層の上に形成ざれた配
線電極を示す断面図，第２図はこの発明の実施例に係る
ＴＦＤのｌ１ｔ流電圧特性を従来の特性と比較して小す
線図、第３図はＴＦＤを示す断面図である。 １：透明絶縁基板、２０＝透明導１ｌＬ膜、２１：画素
亀極、坐：走査電極、３０＝下部１ｍ極用金属膜、３１
． ３２ ：下部電極。
Claims (1)
- 【特許請求の範囲】 １）透明絶縁基板上に透明導電膜からなる走査電極と画
素電極、下部電極、半導体層、配線電極を順次積層して
なる薄膜ダイオードの製造方法において、 （１）透明絶縁基板上に透明導電膜と下部電極用金属膜
を被着して同一のパターンで前記２つの膜をパターニン
グし、走査電極と画素電極、下部電極を形成する工程と
、 （２）前記工程で得られた下部電極の表面層を除去する
工程、とを備えることを特徴とする薄膜ダイオードの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161345A JPH0327022A (ja) | 1989-06-23 | 1989-06-23 | 薄膜ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161345A JPH0327022A (ja) | 1989-06-23 | 1989-06-23 | 薄膜ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327022A true JPH0327022A (ja) | 1991-02-05 |
Family
ID=15733314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161345A Pending JPH0327022A (ja) | 1989-06-23 | 1989-06-23 | 薄膜ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0327022A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023860A (en) * | 1997-12-11 | 2000-02-15 | Softspikes, Inc. | Athletic shoe cleat |
| US6793996B1 (en) | 1999-08-18 | 2004-09-21 | Sumitomo Rubber Industries, Ltd. | Shoes |
-
1989
- 1989-06-23 JP JP1161345A patent/JPH0327022A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023860A (en) * | 1997-12-11 | 2000-02-15 | Softspikes, Inc. | Athletic shoe cleat |
| US6793996B1 (en) | 1999-08-18 | 2004-09-21 | Sumitomo Rubber Industries, Ltd. | Shoes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646424A (en) | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors | |
| EP0211401B1 (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| US4332075A (en) | Method of producing thin film transistor array | |
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| JP4657587B2 (ja) | 薄膜トランジスタ表示板 | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| EP0211402B1 (en) | Process and structure for thin film transistor matrix addressed liquid crystal displays | |
| KR100284560B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20110071641A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| JP2003302647A (ja) | 液晶表示素子及びその製造方法 | |
| US8647902B2 (en) | Method of manufacturing array substrate for liquid crystal display device | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| US4855806A (en) | Thin film transistor with aluminum contacts and nonaluminum metallization | |
| US4889411A (en) | Process and structure for thin film transistor with aluminum contacts and nonaluminum metallization in liquid crystal displays | |
| JPH0327022A (ja) | 薄膜ダイオードの製造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100272255B1 (ko) | 박막트랜지스터제조방법 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPWO2006109585A1 (ja) | 導電層を備えた基板、表示装置および導電層を備えた基板の製造方法 | |
| US5916737A (en) | Method for fabricating liquid crystal display device | |
| JPH0313921A (ja) | 薄膜ダイオードの製造方法 | |
| JPS6329977A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0548106A (ja) | 薄膜トランジスタ及びその製造方法 |