JPH03270413A - アナログ入出力装置 - Google Patents
アナログ入出力装置Info
- Publication number
- JPH03270413A JPH03270413A JP7079790A JP7079790A JPH03270413A JP H03270413 A JPH03270413 A JP H03270413A JP 7079790 A JP7079790 A JP 7079790A JP 7079790 A JP7079790 A JP 7079790A JP H03270413 A JPH03270413 A JP H03270413A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- converter
- analog
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
アナログ信号入力とアナログ信号出力とを行なえるよう
にしたアナログ入出力装置に関し、アナログ信号入力と
アナログ信号出力とを同じ端子から行なえるようにする
ことを目的とし、アナログ入出力端子と、該アナログ入
出力端子から入力されるアナログ信号を所定倍率だけ増
幅するアンプと、該アンプの出力をディジタル信号に変
換するＡ／Ｄ変換器と、ディジタル入力コードを受け、
入力コードに応じたアナログ信号を出力するＤ／Ａ変換
器と、該Ｄ／Ａ変換器の出力を減衰させ、前記アンプの
入力部にオフセット補正電圧として印加する減衰器と、
入出力端子を接地するための第１のスイッチと、前記Ｄ
／Ａ変換器の出力と入出力端子間に接続された第２のス
イッチとを具備し、アナログ信号入力時には、前記第１
のスイッチをオン、第２のスイッチをオフにしてＡ／Ｄ
変換器の出力が０になるようなオフセット補正電圧をＤ
／Ａ変換器にディジタル入力コードとして印加してやる
と共に、アナログ信号出力時には、前記第２のスイッチ
をオン、第１のスイッチをオフにして入出力端子から所
定のアナログ信号を出力するように構成する。
にしたアナログ入出力装置に関し、アナログ信号入力と
アナログ信号出力とを同じ端子から行なえるようにする
ことを目的とし、アナログ入出力端子と、該アナログ入
出力端子から入力されるアナログ信号を所定倍率だけ増
幅するアンプと、該アンプの出力をディジタル信号に変
換するＡ／Ｄ変換器と、ディジタル入力コードを受け、
入力コードに応じたアナログ信号を出力するＤ／Ａ変換
器と、該Ｄ／Ａ変換器の出力を減衰させ、前記アンプの
入力部にオフセット補正電圧として印加する減衰器と、
入出力端子を接地するための第１のスイッチと、前記Ｄ
／Ａ変換器の出力と入出力端子間に接続された第２のス
イッチとを具備し、アナログ信号入力時には、前記第１
のスイッチをオン、第２のスイッチをオフにしてＡ／Ｄ
変換器の出力が０になるようなオフセット補正電圧をＤ
／Ａ変換器にディジタル入力コードとして印加してやる
と共に、アナログ信号出力時には、前記第２のスイッチ
をオン、第１のスイッチをオフにして入出力端子から所
定のアナログ信号を出力するように構成する。
［産業上の利用分野］
本発明はアナログ信号入力とアナログ信号出力とを行な
えるようにしたアナログ入出力装置に関する。
えるようにしたアナログ入出力装置に関する。
［従来の技術］
第５図は従来のアナログ信号入力装置の構成ブロック図
である。このようなシステムは、コンピュータの制御の
下でアナログ電圧を計測するシステムとして普通に用い
られている。多点のアナログ入力はマルチプレクサ１に
入って、そのうちの−点がセレクト信号によりセレクト
され出力される。このアナログ信号は、アンプ２に入り
所定の倍率だけ増幅される。増幅された信号は、Ａ／Ｄ
変換器３によりディジタル信号に変換され、出力される
。
である。このようなシステムは、コンピュータの制御の
下でアナログ電圧を計測するシステムとして普通に用い
られている。多点のアナログ入力はマルチプレクサ１に
入って、そのうちの−点がセレクト信号によりセレクト
され出力される。このアナログ信号は、アンプ２に入り
所定の倍率だけ増幅される。増幅された信号は、Ａ／Ｄ
変換器３によりディジタル信号に変換され、出力される
。
ここで、入力を短絡してＡ／Ｄ変換器３の出力をチエツ
クし、該Ａ／Ｄ変換器３の出力がＯになるようにＤ／Ａ
変換器４にディジタルコードを入力する。Ｄ／Ａ変換器
４は、入力コードに応じたアナログ信号を出力する。こ
のアナログ出力は、減衰器５に入ってアンプ２の入力に
印加される。
クし、該Ａ／Ｄ変換器３の出力がＯになるようにＤ／Ａ
変換器４にディジタルコードを入力する。Ｄ／Ａ変換器
４は、入力コードに応じたアナログ信号を出力する。こ
のアナログ出力は、減衰器５に入ってアンプ２の入力に
印加される。
そして、最終的には、Ａ／Ｄ変換器３の出力が０になる
ようなディジタルコードが決定される。決定された入力
コードは、以後、常時Ｄ／Ａ変換器４に印加される。こ
の結果、Ａ／Ｄ変換器３からは、オフセット補正された
ディジタルデータが得られることになる。
ようなディジタルコードが決定される。決定された入力
コードは、以後、常時Ｄ／Ａ変換器４に印加される。こ
の結果、Ａ／Ｄ変換器３からは、オフセット補正された
ディジタルデータが得られることになる。
以上、アナログ電圧入力システムについて説明したが、
アナログ電圧出力システムの場合は、ディジタルコード
をコンピュータから出力し、そのコードをＤ／Ａ変換器
でアナログ信号に変換し、出力端子から出力されるよう
になっている。従来のアナログ信号人出カシステムは、
第５図に示すようなアナログ信号入力システムと、前述
したようなアナログ信号出力システムから構成されてい
る。
アナログ電圧出力システムの場合は、ディジタルコード
をコンピュータから出力し、そのコードをＤ／Ａ変換器
でアナログ信号に変換し、出力端子から出力されるよう
になっている。従来のアナログ信号人出カシステムは、
第５図に示すようなアナログ信号入力システムと、前述
したようなアナログ信号出力システムから構成されてい
る。
［発明が解決しようとする課題］
前述したように、アナログ入出力装置としては、アナロ
グ入力システムとアナログ出力システムが個別に必要で
あった。従って、システム内で１点だけアナログ出力が
必要な場合、またアナログ入出力を交互に行うような場
合でもその必要点数に応じたアナログ出力装置が必要と
なり、ハードウェアの構成が多くなっていた。
グ入力システムとアナログ出力システムが個別に必要で
あった。従って、システム内で１点だけアナログ出力が
必要な場合、またアナログ入出力を交互に行うような場
合でもその必要点数に応じたアナログ出力装置が必要と
なり、ハードウェアの構成が多くなっていた。
本発明はこのような課題に鑑みてなされたものであって
、アナログ信号入力と、アナログ信号出力とを同じ端子
から行なえるようにしたアナログ入出力装置を提供する
ことを目的としている。
、アナログ信号入力と、アナログ信号出力とを同じ端子
から行なえるようにしたアナログ入出力装置を提供する
ことを目的としている。
［課題を角？決するための手段］
第１図は本発明の原理ブロック図である。図において、
１１は入出力端子、１２は該アナログ入出力端子１１か
ら入力されるアナログ信号を所定倍率だけ増幅するアン
プ、１３は該アンプ１２の出力をディジタル信号に変換
するＡ／Ｄ変換器、１４はディジタル入力コードを受け
、入力コードに応じたアナログ信号を出力するＤ／Ａ変
換器、１５は該Ｄ／Ａ変換器１４の出力を減衰させ、前
記アンプ１２の入力部にオフセット補正電圧として印加
する減衰器である。ＳＷｌは入出力端子１１を接地する
第１のスイッチ、ＳＷ２は前記Ｄ／Ａ変換器１４の出力
と入出力端子１１間に接続された第２のスイッチである
。
１１は入出力端子、１２は該アナログ入出力端子１１か
ら入力されるアナログ信号を所定倍率だけ増幅するアン
プ、１３は該アンプ１２の出力をディジタル信号に変換
するＡ／Ｄ変換器、１４はディジタル入力コードを受け
、入力コードに応じたアナログ信号を出力するＤ／Ａ変
換器、１５は該Ｄ／Ａ変換器１４の出力を減衰させ、前
記アンプ１２の入力部にオフセット補正電圧として印加
する減衰器である。ＳＷｌは入出力端子１１を接地する
第１のスイッチ、ＳＷ２は前記Ｄ／Ａ変換器１４の出力
と入出力端子１１間に接続された第２のスイッチである
。
［作用］
アナログ信号を入力する時は、先ずスイッチＳＷｌ、Ｓ
Ｗ２をオフにした状態で入出力端子１１からアナログ信
号を入力し、アンプ１２で増幅した後Ａ／Ｄ変換器１３
でディジタルデータに変換し、ディジタルデータとして
出力する。−報、アナログ信号を出力する時には、本来
オフセット補正用として用いられていたＤ／Ａ変換器１
４を利用して行う。即ち、スイッチＳＷＩオフ、スイッ
チＳＷ２オンにする。そして、Ｄ／Ａ変換器１４から所
定のディジタルコードを入力してやることによりアナロ
グ信号に変換された電圧がスイッチＳＷ２を介して入出
力端子１１から出力される。
Ｗ２をオフにした状態で入出力端子１１からアナログ信
号を入力し、アンプ１２で増幅した後Ａ／Ｄ変換器１３
でディジタルデータに変換し、ディジタルデータとして
出力する。−報、アナログ信号を出力する時には、本来
オフセット補正用として用いられていたＤ／Ａ変換器１
４を利用して行う。即ち、スイッチＳＷＩオフ、スイッ
チＳＷ２オンにする。そして、Ｄ／Ａ変換器１４から所
定のディジタルコードを入力してやることによりアナロ
グ信号に変換された電圧がスイッチＳＷ２を介して入出
力端子１１から出力される。
このようにして、本発明によれば入出力端子１１をアナ
ログ信号入力端子としても、またアナログ信号出力端子
としても用いることができる。
ログ信号入力端子としても、またアナログ信号出力端子
としても用いることができる。
［実施例コ
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明の一実施例を示す構成ブロック図である
。第１図と同一のものは、同一の符号を付して示す。図
に示す実施例は、ＩＣＨ（チャネル）から４ＣＨまでの
４個のＨ，Ｌ入力端子１１Ａ〜１１Ｄを持つアナログ入
出力装置の例を示している。２０はこれら４個の入力を
受けるマルチプレクサである。該マルチプレクサ２ｏに
は別途制御装置（図示せず）から送られてくるセレクト
信号により４つのチャネルのうちのいずれか１つのチャ
ネルが選択されるようになっている。ここでは、ＣＨ４
をアナログ出力チャネルとして用いるようになっている
。また、チャネルセレクトに応じて制御装置からＡ／Ｄ
変換器１３にＡ／Ｄ変換コマンドが与えられるようにな
っている。アンプ１２は、入力がＨ，Ｌ２線で構成され
ていることに対応して差動アンプ構成となっている。そ
の他の構成は第１図と同一である。このように構成され
た装置の動作を説明すれば、以下のとおりである。
。第１図と同一のものは、同一の符号を付して示す。図
に示す実施例は、ＩＣＨ（チャネル）から４ＣＨまでの
４個のＨ，Ｌ入力端子１１Ａ〜１１Ｄを持つアナログ入
出力装置の例を示している。２０はこれら４個の入力を
受けるマルチプレクサである。該マルチプレクサ２ｏに
は別途制御装置（図示せず）から送られてくるセレクト
信号により４つのチャネルのうちのいずれか１つのチャ
ネルが選択されるようになっている。ここでは、ＣＨ４
をアナログ出力チャネルとして用いるようになっている
。また、チャネルセレクトに応じて制御装置からＡ／Ｄ
変換器１３にＡ／Ｄ変換コマンドが与えられるようにな
っている。アンプ１２は、入力がＨ，Ｌ２線で構成され
ていることに対応して差動アンプ構成となっている。そ
の他の構成は第１図と同一である。このように構成され
た装置の動作を説明すれば、以下のとおりである。
先ず、アナログ信号を入力する時の動作について説明す
る。マルチプレクサ２０に入力されるセレクト信号によ
りセレクトされた特定のチャネルの信号は、アンプ１２
に入って増幅される。この時、ディジタル入力コードが
Ｄ／Ａ変換器１４に入っており、Ｄ／Ａ変換器１４は入
力コードに応じたアナログ電圧を出力する。このアナロ
グ電圧は、減衰器１５により所定の倍率（例えば１／１
０００）だけ減衰され、アンプ１２の入力部にオフセッ
ト補正電圧として与えられている。従って、アンプ１２
からはオフセットのない電圧が得られる。
る。マルチプレクサ２０に入力されるセレクト信号によ
りセレクトされた特定のチャネルの信号は、アンプ１２
に入って増幅される。この時、ディジタル入力コードが
Ｄ／Ａ変換器１４に入っており、Ｄ／Ａ変換器１４は入
力コードに応じたアナログ電圧を出力する。このアナロ
グ電圧は、減衰器１５により所定の倍率（例えば１／１
０００）だけ減衰され、アンプ１２の入力部にオフセッ
ト補正電圧として与えられている。従って、アンプ１２
からはオフセットのない電圧が得られる。
次に、アナログ電圧の出力動作について説明する。本発
明は、Ｄ／Ａ変換器１４が動作していない時間に、また
動作しない時間を作り出すことによって、その電圧を外
部に出力し、アナログ出力装置として動作するようにな
っている。アナログ電圧を外部に出力する場合、その出
力電圧は絶対電圧値として出力される必要がある。今、
Ｄ／Ａ変換器１４が８ビツト、Ａ／Ｄ変換器１３は補正
ずみであるものとする。
明は、Ｄ／Ａ変換器１４が動作していない時間に、また
動作しない時間を作り出すことによって、その電圧を外
部に出力し、アナログ出力装置として動作するようにな
っている。アナログ電圧を外部に出力する場合、その出
力電圧は絶対電圧値として出力される必要がある。今、
Ｄ／Ａ変換器１４が８ビツト、Ａ／Ｄ変換器１３は補正
ずみであるものとする。
スイッチＳＷＩがオン、スイッチＳＷ２がオフの状態で
Ｄ／Ａ変換器１４の最小入力００□ （Ｈは１６進を示
す。以下同様）に対するＡ／Ｄ変換器］３の出力をＶ。
Ｄ／Ａ変換器１４の最小入力００□ （Ｈは１６進を示
す。以下同様）に対するＡ／Ｄ変換器］３の出力をＶ。
、最大入力ＦＦ、、に対するＡ／Ｄ変換器１３の出力を
ｖ２とする。また、スイッチＳＷＩがオフ、スイッチＳ
Ｗ２がオンの状態で、Ｄ／Ａ変換器１４の最小入力００
１１に対するＡ／Ｄ変換器１３の出力をｖｌ、最大入力
ＦＦ、。
ｖ２とする。また、スイッチＳＷＩがオフ、スイッチＳ
Ｗ２がオンの状態で、Ｄ／Ａ変換器１４の最小入力００
１１に対するＡ／Ｄ変換器１３の出力をｖｌ、最大入力
ＦＦ、。
に対するＡ／Ｄ変換器１３の出力をＶ、とする。
ここで、ｖ、−Ｖｏ−ｖｏ、Ｖ３−Ｖ２−ｖｉとすると
、出力すべきアナログ電圧Ｖｏｕｔに対するＤ／Ａ変換
器１４の入力コードＶｉｎは次式％式％ ） （１） このアナログ出力の時には、セレクト信号でＣＨ４をセ
レクトしておき、Ｄ／Ａ変換器１４から求める電圧Ｖｏ
ｕｔに対応する入力コードＶｉｎを入れてやればよい。
、出力すべきアナログ電圧Ｖｏｕｔに対するＤ／Ａ変換
器１４の入力コードＶｉｎは次式％式％ ） （１） このアナログ出力の時には、セレクト信号でＣＨ４をセ
レクトしておき、Ｄ／Ａ変換器１４から求める電圧Ｖｏ
ｕｔに対応する入力コードＶｉｎを入れてやればよい。
第３図は通常のＡ／Ｄ変換のタイミングを示す図である
。つまり、このタイミングはアナログ入力装置としての
み動作している時のタイミングである。（ａ）に示すよ
うにマルチプレクサ２０がチャネルセレクト信号を受け
てＣＨＩから順次チャネルをセレクトしていく。Ｄ／Ａ
変換器１４には（ｂ）に示すようにオフセット補正用の
ディジタルコードが固定で入力されている。そして、各
チャネルから入力されて信号が安定したタイミングで（
Ｃ）に示すようにＡ／Ｄ変換コマンドが出力され、それ
ぞれのチャネルのアナログ入力信号をディジタルデータ
に変換する。
。つまり、このタイミングはアナログ入力装置としての
み動作している時のタイミングである。（ａ）に示すよ
うにマルチプレクサ２０がチャネルセレクト信号を受け
てＣＨＩから順次チャネルをセレクトしていく。Ｄ／Ａ
変換器１４には（ｂ）に示すようにオフセット補正用の
ディジタルコードが固定で入力されている。そして、各
チャネルから入力されて信号が安定したタイミングで（
Ｃ）に示すようにＡ／Ｄ変換コマンドが出力され、それ
ぞれのチャネルのアナログ入力信号をディジタルデータ
に変換する。
第４図はＣＨ４をアナログ出力とした時のタイミングを
示す図である。マルチプレクサ２０は（ａ）に示すよう
に第３図の場合と同様にＣＨＩから順次チャネルをセレ
クトしていく。この時のＤ／Ａ変換器１４は（ｂ）に示
すようにＣＨＩからＣＨ３まてはアンプ１２のオフセッ
ト補正用として動作し一定値をとる。Ａ／Ｄ変換器１３
のＡ／Ｄ変換コマンドもこれに応じて（ｄ）に示すよう
なタイミングで出力され、各チャネルのアナログ入力を
ディジタル信号に変換する。
示す図である。マルチプレクサ２０は（ａ）に示すよう
に第３図の場合と同様にＣＨＩから順次チャネルをセレ
クトしていく。この時のＤ／Ａ変換器１４は（ｂ）に示
すようにＣＨＩからＣＨ３まてはアンプ１２のオフセッ
ト補正用として動作し一定値をとる。Ａ／Ｄ変換器１３
のＡ／Ｄ変換コマンドもこれに応じて（ｄ）に示すよう
なタイミングで出力され、各チャネルのアナログ入力を
ディジタル信号に変換する。
ここで、ＣＨ４に変わると、アナログ出力用のコードが
入力され、（Ｃ）に示すようにスイッチＳＷ２がオンと
なる。従って、Ｄ／Ａ変換器１４の出力はマルチプレク
サ２０に入り、ＣＨ４の端子１１Ｄからアナログ出力信
号として出力される。
入力され、（Ｃ）に示すようにスイッチＳＷ２がオンと
なる。従って、Ｄ／Ａ変換器１４の出力はマルチプレク
サ２０に入り、ＣＨ４の端子１１Ｄからアナログ出力信
号として出力される。
この時は（ｄ）に示すようにＡ／Ｄ変換コマンドは出力
されない。
されない。
［発明の効果］
以上、詳細に説明したように、本発明はアナログ入力装
置でアンプのオフセット補正用に用いるＤ／Ａ変換器を
アナログ出力用に用いることにより、アナログ信号入力
とアナログ信号出力とを同じ端子から行なえるようにす
ることができる。
置でアンプのオフセット補正用に用いるＤ／Ａ変換器を
アナログ出力用に用いることにより、アナログ信号入力
とアナログ信号出力とを同じ端子から行なえるようにす
ることができる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示す構成ブロック図、
第３図は通常のＡ／Ｄ変換タイミングを示す図、第４図
はＣＨ４をアナログ出力とした時のタイミングを示す図
、 第５図は従来のアナログ信号入力装置の構成ブロック図
である。 第１図において、 １１は入出力端子、 １２はアンプ、 １３はＡ／Ｄ変換器、 １４はＤ／Ａ変換器、 １５は減衰器、 ＳＷＩ、ＳＷ２はスイッチである。
はＣＨ４をアナログ出力とした時のタイミングを示す図
、 第５図は従来のアナログ信号入力装置の構成ブロック図
である。 第１図において、 １１は入出力端子、 １２はアンプ、 １３はＡ／Ｄ変換器、 １４はＤ／Ａ変換器、 １５は減衰器、 ＳＷＩ、ＳＷ２はスイッチである。
Claims (1)
- 【特許請求の範囲】 アナログ入出力端子（１１）と、 該アナログ入出力端子（１１）から入力されるアナログ
信号を所定倍率だけ増幅するアンプ（１２）と、 該アンプ（１２）の出力をディジタル信号に変換するＡ
／Ｄ変換器（１３）と、 ディジタル入力コードを受け、入力コードに応じたアナ
ログ信号を出力するＤ／Ａ変換器（１４）と、 該Ｄ／Ａ変換器（１４）の出力を減衰させ、前記アンプ
（１２）の入力部にオフセット補正電圧として印加する
減衰器（１５）と、 入出力端子（１１）を接地するための第１のスイッチ（
ＳＷ１）と、 前記Ｄ／Ａ変換器（１４）の出力と入出力端子（１１）
間に接続された第２のスイッチ（ＳＷ２）とを具備し、 アナログ信号入力時には、前記第１のスイッチ（ＳＷ１
）をオン、第２のスイッチ（ＳＷ２）をオフにしてＡ／
Ｄ変換器（１３）の出力が０になるようなオフセット補
正電圧をＤ／Ａ変換器（１４）にディジタル入力コード
として印加してやると共に、 アナログ信号出力時には、前記第２のスイッチ（ＳＷ２
）をオン、第１のスイッチ（ＳＷ１）をオフにして入出
力端子（１１）から所定のアナログ信号を出力するよう
に構成したアナログ入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079790A JPH03270413A (ja) | 1990-03-20 | 1990-03-20 | アナログ入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079790A JPH03270413A (ja) | 1990-03-20 | 1990-03-20 | アナログ入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03270413A true JPH03270413A (ja) | 1991-12-02 |
Family
ID=13441892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079790A Pending JPH03270413A (ja) | 1990-03-20 | 1990-03-20 | アナログ入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03270413A (ja) |
-
1990
- 1990-03-20 JP JP7079790A patent/JPH03270413A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4031506A (en) | Multiplexer commutated high pass filter | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPS61163721A (ja) | アナログ入力システム | |
| JPH03270413A (ja) | アナログ入出力装置 | |
| KR900007378B1 (ko) | R-2r형 디지탈/아날로그 변환회로 | |
| JP3095756B2 (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| KR0183767B1 (ko) | 디지탈 데이타 레벨 조정 회로 | |
| JPS6319096B2 (ja) | ||
| JPS62160852A (ja) | 信号絶縁回路 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JPS635619A (ja) | プロセス制御装置用のａ／ｄ変換器 | |
| JPH02181525A (ja) | 温度補償型利得設定制御装置 | |
| JPH03133274A (ja) | スイッチ回路 | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| JPH0247711A (ja) | アナログ入出力装置 | |
| JPH04172007A (ja) | フィルタの位相差補正装置 | |
| JPH0235823A (ja) | Ａ／ｄ変換ユニット | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| JPH04132473A (ja) | ビデオ信号切り換え装置 | |
| JPH0538132A (ja) | スイツチングレギユレータの保護回路 | |
| JPS6165675A (ja) | デイジタル方式テレビジヨン受像機のコントラスト制御方式 |