JPH0327129B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータ通信システム用の装置、特に符
号化されたデータの直列流から同期信号を抽出す
るデイジタル回路に関するものである。

従来の技術 遠隔点（衛星−地上局）又は近傍点（電話交換
局−加入者）の間のデイジタル通信に於ける主要
な問題の１つは送信器の受信器との同期である。

この動作は、受信した信号の電気レベルを正確
に評価するために、すべての受信装置の動作で代
表的なものである。実際には信号期間限界、すな
わち１つの要素情報が送出される期間を知ること
によつて、最適なサンプリング時点をきめること
ができる。この時点で、伝送チヤンネルによつて
生じる雑音と歪の影響が最小となり、受信したシ
ンボルを正しく評価し得る確率が最高値となる。

この問題は主として次の３つのモードで解決す
ることができる。

(a) 受信信号の信号周期と、送信器および受信器
の両方で極めて安定な発生器を使つて局部的に
発生した周波数基準信号の信号周期とを一致さ
せること。この目的のためたとえば、特に選択
された高価な水晶、ルビジウム、まはセシウム
の発振器または高価なメーザーを使うことがで
きる。

(b) 前記の(a)の場合と同様であるが、より安価な
発生器を使用し、かつ、より頻繁な手動設定を
行うこと。しかし、これにより専門スタツフの
経費が高くなり、場合によつては当該装置の位
置的条件（山、海底、衛星等に設置された中継
器）のために操作が困難になる。

(c) 周波数ドリフトを自動的に補正する装置を使
うこと。

送信される信号の信号周期についての情報はこ
の場合、受信器によつて得られる。受信器はこの
情報を受信データ流から抽出するが、この目的の
ために、チヤンネルによつて生じた歪、ならびに
遠隔（remote）タイミング発生器と局部
（local）タイミング発生器との周波数差および位
相差を修正しなければならない。

一旦この情報が得られれば、受信した信号の論
理レベルを得る為に、信号周期の中に正しく配置
された信号を発生することができる。

これは、適用対象が異なつても容易に合わせら
れるので、明らかに最も安価で最も用途の多いモ
ードである。

現在までのところ、位相ロツク・ループすなわ
ちPLLが一般に使用されてきた。PLLは位相比
較器、波器、および被制御発振器（たとえば
VCO＝電圧制御発振器）で構成される。

位相比較器は入力信号と局部基準信号との位相
差を判定する。検出された位相誤差は雑音を減ら
すため波され、被制御発振器へ送られる。被制
御発振器は、局部的に発生された信号の周波数を
結果的に適応させる。

上記３つの構成要素は、従来、アナログ技術で
製作された。たとえば、位相比較器は平衡ミキサ
ー、波器は簡単なRC低域通過回路、VCOは、
その端子の印加電圧が変化したとき同調回路の共
振周波数を変えるバリキヤツプで構成することが
できる。

最近、より多くのデイジタル素子がPLLに導
入されるようになつた。まず最初に、デイジタル
VCOを使うため、波器の後にサンプル・ホー
ルド回路が置かれた。次に位相比較器、及びその
後に波器がデイジタル化された。このようにし
て、全デイジタル化PLLが得られた。これが
DPLL（デイジタル位相ロツク・ループ）である。

DPLLの場合には、位相誤差の判定は、“局部
発生器の送出する信号”の、“遠隔発生器の送出
する信号”に対する進みまたは遅れを評価するこ
とによつて行われる。この評価は、受信した信号
が予め設定された電気的閾値を超える度毎に行わ
れる。

大きさと符号を含めて位相差に比例した誤差信
号が波され、局部発生器の補正のために使用さ
れる。

発明が解決しようとする課題 これらの型のDPLLによつて生じる主な問題の
１つは、受信信号レベル遷移量が小さい場合、特
に同じシンボルが長く続くシーケンスの場合に、
同期が失われることによつて生じる。これらの欠
点はライン・コーダーを使うことによつて解消さ
れる。ライン・コーダーは遷移量を増大した後、
位相特性の情報を増大する。

遷移量が大きいということは、局部発生器の補
正に使うべき信号の信頼できる値を得る為に、評
価された誤差を正確に波することを意味する。
これにより零交差のランダムな変動（ジツタ）の
影響を最小限にすることができる。とにかく、
波には複雑な装置とアルゴリズムが必要となるの
で、収束速度が低下し、集積化が困難になる。

発明の目的 本発明の目的は、新規な同期信号抽出用デイジ
タル回路を提供することである。

本発明の別の目的は、あまり多くない論理ゲー
トで集積化でき、高ジツタの欠点が大きく改善で
き、受信信号の位相評価を高分解能かつ高速で行
なうことができ、高価でない周波数基準用機器
（高価な水晶またはセラミツクス発振器でなく、
普通の発振器）でも使用可能であり、初期設定ま
たは定期的設定が不要であり、かつ、パラメータ
を適当に変えることで種々の用途に使えることと
いう長所を有する同期信号抽出用デイジタル回路
を提供することである。

本発明のさらに別の目的は、操作性の低下を伴
うことなく高度の波操作を行い得るという効果
を有する前記デイジタル回路を提供することであ
る。

本発明のさらに別の目的は、符号化データの直
列流から同期信号を抽出するにあたり、操作性の
低下を伴うことなく高度の波が実施でき、か
つ、波操作は決して複雑なものではないという
長所を有する信頼度の高い同期信号の抽出装置を
提供することである。

発明の構成 前記の目的は本発明によつて達成でき、すなわ
ち本発明は、符号化データの直列流に対応する信
号を、電圧閾値と比較し、信号位相を基準位相と
比較し、得られた同期信号の周波数と位相を変更
するための差符号を使う符号化データの直列流か
ら同期信号を抽出する装置に於いて、電圧閾値と
の比較によつて遷移が生じ位相が測定される時点
近傍で情報を抽出し、差符号を求める為に測定し
た位相を基準位相と比較し、符号が波されそし
て位相測定を変更する為に符号を使用し、これを
平均基準位相と比較することにより同期信号を得
ることを特徴とする直列符号データから同期信号
を抽出する装置に関するものである。

しかして本発明では、初期設定フエーズで電圧
閾値との比較によつて各遷移のレベルと方向につ
いての情報を抽出し、各遷移の型を同定してか
ら、所定数の遷移が予め設定された後に各型に対
して位相の時間平均操作を行ない、平均値を基準
位相として使うため記憶する操作が実施できる。

前記の用語「遷移の型」（type）は、たとえば
第５図の記載の“０→１”、“１→１”の等の遷移
の種類を意味するが、その具体例の詳細な説明は
本明細書中の実施例に記載されている。

一層具体的にいえば本発明は、符号化データの
直列流から同期信号を抽出するためのデイジタル
回路において、 (イ) 前記符号化データの入力部に接続され、生じ
た内部閾値交差を示す信号を送出する第１出力
部を有し、さらにまた、該閾値交差の方向を示
す第２出力部を有する２以上の比較手段； (ロ) 前記の比較手段の第１および第２出力部に接
続され、該第１および第２出力部からの出力信
号を記憶する第１記録手段； (ハ) 前記の第１記憶手段の出力部に接続され、前
記第１出力部から出力された内部閾値交差を示
す信号を論理OR処理を行う第１論理手段； (ニ) 前記の第１論理手段の出力部に接続され、該
第１論理手段の出力値を計数する第１カウンタ
手段； (ホ) 前記の第１カウンタ手段および第１記憶手段
に接続され、第１係数手段のオーバフローの際
に第１カウンタ手段および第１記憶手段をリセ
ツトする第１遅延手段； (ヘ) 前記の第１記憶手段に接続され、２以上のデ
コーダ出力部を有し、前記の直列流中に起こる
レベル遷移の型を固定する信号を出力するデコ
ーダ手段； (ト) クロツク信号を発信する調時手段； (チ) 前記のクロツク信号を入力して、該クロツク
信号を計数する第２カウンタ手段； (リ) 前記の第１論理手段、第１遅延手段および第
カウンタ手段に接続され、第１論理手段によつ
てイネーブルされ、第２カウンタの計数値を記
憶し、そして、前記の第１遅延手段の出力信号
の遷移後に該記憶値を送出する第２記憶手段； (ヌ) 前記のデコーダ手段に接続され、論理AND
処理を行う第２論理手段； (ル) 前記の第２論理手段に接続され、前記の型
の遷移のレベルを計数する第３カウンタ手段； (ヲ) 前記の第２論理手段および第３カウンタ手
段に接続され、第２論理手段をイネーブルし、
かつ、第３カウンタ手段の出力部からのオーバ
フロー値を記憶する第３記憶手段； (ワ) 前記の第２記憶手段に接続され、該第２記
憶手段の出力信号を蓄積、累算するアキユムレ
ータ手段； (カ) 前記の第３記憶手段、デコーダ手段およびア
キユムレータ手段に接続され、該アキユムレー
タ手段を１つずつイネーブルする第３論理手
段； (ヨ) 前記の第３記憶手段に接続され、論理
AND操作を行う第４論理手段； (タ) 前記のアキユムレータ手段および第４論理
手段に接続され、第４論理手段によつてイネー
ブルされたときに、アキユムレータ手段から送
られた値を累算動作回数Ｍで除算し、この除算
は最下位有意log₂Mビツトを無視して行い、そ
の結果を記憶する第４記憶手段； (レ) 前記のデコーダ手段および第４記憶手段に
接続され、第４記憶手段をイネーブルして出力
信号を発信させる第５論理手段； (ソ) 前記の第４論理手段に接続され、第４論理
手段の出力信号の発信を遅延させる第２遅延手
段； (ツ) 前記の第４論理手段、第５論理手段および
第２遅延手段に接続され、第４論理手段の出力
信号のレベルの変化に追随してパルスを発生す
る第６論理手段； (ネ) 前記の第６論理手段に接続され、第６論理
手段の出力信号の発信を遅延させる第３遅延手
段； (ナ) 前記の第３遅延手段および第４記憶手段に
接続され、第３遅延手段によつてイネーブルさ
れ、第４記憶手段の出力値を加算する加算手
段； (ラ) 前記の第２遅延手段、第４記憶手段および
第２記憶手段に接続され、第２遅延手段によつ
てイネーブルされ、第４記憶手段の出力値と第
２記憶手段の出力値との差を演算する第１減算
手段； (ム) 前記の第２カウンタ手段および第１減算手
段に接続され、第１減算手段により送出された
差符号に応じて上向きまたは下向きに計数し、
最大または最小の計数値に達したときにリセツ
トされ、そのリセツト信号が、第２カウンタ手
段の計数モジユールを１単位増加または減少す
るのに使用されるアツプダウンカウンタ手段； (ウ) 前記の加算手段、第２遅延手段および第２カ
ウンタ手段に接続され、前記の加算手段の出力
値と第２カウンタ手段の出力値との差を演算
し、この差をあらわす出力値は、前記の符号化
データの直列流に周波数と位相がロツクされる
第２減算手段 を含むことを特徴とする符号化データの直列流か
ら同期信号を抽出するデイジタル回路にも関す
る。

好ましい実施態様の記述 本発明における前記の特徴およびその他の特徴
は、本発明の実施例についての以下の記載及び添
付図面により更に明瞭となるであろう。該実施例
は限定を意味するものではない。

まず作動ベースにおいて抽出プロセスについて
検討する。伝送線の端に受信された信号は、採用
されているコードに従つて、別々の電気的レベル
を示すことができる。たとえばAMIコードの場
合は、３つの論理レベル１、０および−１が６つ
の異なる遷移の型１→０、１→−１、０→１、０
→−１、−１→０、−１→１に対応する。

信号期間を観察して適当な電圧閾値を設定した
場合、入力信号は遷移の型に従つて別々の時点に
これらの閾値と交差することがわかる。

このことはたとえ局部発生器の周波数と位相の
ドリフトがなくても位相誤差の評価が不確実にな
るということを意味する。

更に、別々の遷移型が等しい確立で到達しない
シーケンスが存在する場合、たとえば抽出回路が
限定された時間でのみ動作する場合（同期パケツ
ト）には、発生誤差が大きくなる。

以下に述べる本発明の回路は、異なる遷移型を
別々に分析することを基本としている。

各遷移毎に、測定された位相が、検査の対象と
なる遷移に対する基準位相と比較され、各遷移に
対する特定の位相誤差が得られる。基準位相は初
期設定期間内に得られる。この初期設定期間で
は、その時点の信号位相が測定され、遷移型毎に
記憶される。

別々の誤差型は位相の進みまたは遅れを示す符
号を与え、これらの符号は直列の流れにまとめら
れ、簡単な時間平均によつて波される。得られ
た信号は、局部発振器を補正するために用いられ
る。

実施例 同期信号抽出回路のブロツク図を第１図に示し
てある。この場合、平衡線路で３レベルのライ
ン・コードを伝送する場合の例を示してある。第
３図及び第４図は、第１図記載の同期信号抽出回
路中の種々の場所（第１図に記載の参照番号で示
す）に存在する信号の波形図であつて、第３図は
１周期中に波形図であり、第４図はＮ周期中の波
形図である。なお、第４図において、OR３およ
びＴ４でそれぞれ示された波形は、これらの各々
と同種の一連のブロツク（homonymous
blocks）の出力部に存在する信号の波形である。

まず最初に、各遷移型に対し位相基準が設定さ
れる初期設定位相を考えてみる。今の場合、コー
ド種別と線路平衡の結果として受信信号は零に対
して対称になつている。この場合、６つの遷移型
のうち３つの遷移型だけ検討すれば充分である。
実際、第５図に示したように、遷移対−１→１
（曲線Ｄ）、１→−１（曲線Ｃ）、遷移対０→１（曲
線Ａ）、０→−１（曲線Ｂ）、及び遷移対１→０（曲
線Ｅ）、−１→０（曲線Ｆ）は信号周期の中で同じ
時点で生じる。したがつて、誤差評価のため３つ
の位相基準だけを使用すればよい。

第１図において、線１を介して受信した電気信
号は２つの比較器Ｃ０１及びＣ０２からなる比較
手段に送られる。比較器Ｃ０１およびＣ０２はこ
の電気信号を零に対して対称な正電圧閾値および
負電圧閾値とそれぞれ比較する。続いて、線２お
よび４には、発生した閾値の交差をしめす信号が
送出され、線３および５には、閾値交差の方向を
示す信号が送出される。これらの信号は４個のフ
リツプフロツプFF１，FF２，FF３およびFF４
からなる記憶手段に記憶される。

一旦遷移が生ずると、線６および７はアクテイ
ブな論理レベルとなるので、ゲートOR１および
線８を介して、カウンタCT１を含む論理OR操
作を行う論理手段がイネーブルされる。カウンタ
CT１は線９を介してクロツク信号を受信し、適
当な時間数（period number）を計数する。そし
てＴを信号周期としたとき、Ｔ／２に等しい時間
の後でカウンタCT１は線１０にオーバーフロー
信号を送出する。

線１０のオーバーフロー信号は、デコーダDE
からなるデコーダ手段をイネーブルする。線６，
７，１１または１２の論理レベルに従つて、デコ
ーダDEは線１３を介して遷移対０→１と０→−
１を示す信号、線１４を介して遷移対１→０と−
１→０を示す信号、そして線１５を介して遷移対
１→−１と−１→１を示す信号をそれぞれ送出す
る。線１３，１４および１５の信号が同時にアク
テイブとなることはない。出力部の数は信号レベ
ルの数に等しい。

この動作の後、遅延セルＴ１からなる遅延手段
で遅延させた線１０の信号の表示である線１６の
信号は、４個のフリツプフロツプFF１乃至FF４
及びカウンタCT１をリセツトし、そしてレジス
タRE１からなる第２記憶手段が接続線１７にそ
の内容を送出するのを許容する。この時点におい
て、第１の遷移に対応して線８の信号アクテイブ
になつたとき、レジスタRE１はカウンタCT２か
らなるカウンタ手段に到達した値を示す。カウン
タCT２はまた、周波数が受信信号のビツト周波
数のＮ倍に等しいクロツク信号を、線９を介して
受信する。このとき2πT／Ｎが位相評価の確度に
等しい。たとえば、Ｎは32また64に設定すること
ができる。

デコーダDEの送出する信号群について、線１
３の信号がアクテイブであると仮定する。

抽出動作開始時に、３個のフリツプフロツプ
FF５，FF６およびFF７からなる第３記憶手段
の線１８，１９および２０に接続された出力部の
出力は論理レベル０となる。このとき、ANDゲ
ートＡ１乃至Ａ６がイネーブルされる。

アキユームレータ手段はアキユムレータAC１，
AC２およびAC３からなる。

第３論理手段はANDゲートＡ１，Ａ２および
Ａ３から構成される。第２論理手段はANDゲー
トＡ４，Ａ５およびＡ６から構成される。第４論
理手段はANDゲートＡ７から構成される。

第３カウンタ手段はカウンタCT３，CT４およ
びCT５からなる。線１３の信号はカウンタCT３
とアキユームレータAC１の両方に達することが
できる。カウンタCT３は０→１、０→−１の型
の遷移数を計数する。同様に、カウンタCT４お
よびCT５は、線１４および１５の信号の存在に
よつて示される異なる型の遷移の数を計数する。

出力接続線１７に出されたレジスタRE１の内
容はアキユームレータAC１に記憶される。この
とき、線１３の信号とＡ４出力の信号がアクテイ
ブになつている。

最初の遷移で、レジスタRE１の内容はアキユ
ームレータAC１に移されて零に加算される。次
の遷移で、RE１の新しい値が前の内容に加算さ
れる。

いくつかの遷移の後、３つのカウンタCT３，
CT４，CT５のうちの１つが、同じ型のＭ回の遷
移によりオーバーフロー値に達し、出力部２１，
２２および２３のうち１つがアクテイブとなる。
関連した信号がフリツプフロツプFF５，FF６お
よびFF７の中の１つに記憶される。

線２１に第１のアクテイブ信号が存在すると仮
定すると、そのときアキユームレータAC１の内
容が接続線２４に送出され、レジスタRE２に記
憶される。上記内容の最下位のlog₂Mに等しい有
意ビツトは、アキユームレータAC１の内容をＭ
によつて２進除算するためにRE２には記憶され
ない。このように、各型の遷移の位相基準は、レ
ジスタRE２，RE３，RE４に記憶される前に平
均される。Ｍの値は、位相基準の評価確度と初期
設定位相の継続時間との間の適正な妥協の結果と
して選定された値でなければならない。レジスタ
の数は、信号レベルの数に等しい。

線２１上の信号はフリツプフロツプFF５に記
憶され、その出力は線１８に出されるが、該信号
はANDゲートＡ１およびＡ４を禁止し、この型
の他の遷移がCT３のカウント数を増加させたり、
レジスタRE２の内容を換えたりする事を防止す
る。

各型のＭ個の遷移が検出されると、線１８，１
９および２０に存在する信号がアクテイブとな
り、そしてANDゲートＡ７の出力部に接続され
た線２７にも信号が現れる。

この信号はレジスタRE２，RE３，RE４を読
出しモードに切り替え、それらの内容はもう変わ
らない。

遅延セルＴ２からなる遅延手段と、ANDゲー
トＡ８からなる第６論理手段との両者は、線２７
のレベル変化に追随してパルスを線２８上に発生
させるために使用されるものである。ゲートOR
２，OR３および線１５は第５論理手段を構成す
る。前記パルスはゲートOR２を介してレジスタ
RE２のコマンドとなり、そしてセルＴ３によつ
て設定された時間の後、OR３を介してレジスタ
RE３のコマンドとなる。その結果、後続の時点
にその内容が接続線３０に出力される。線２８の
パルスはセルＴ３の遅延時間より短い遅延時間の
セルＴ４からなる遅延手段で遅延されて、加算器
SOからなる加算手段にコマンドとして与えられ、
その結果、レジスタRE２とRE３の内容が加算さ
れる。加算器SOで実施された加算の結果は接続
線３１から取り出されるが、２で２進除算するた
め最下位有意ビツトは無視される。

得られた値は信号周期の中の最適サンプリング
時点を設定するための基準を構成する。実際に
は、RE２は遷移１→０および−１→０の位相の
平均基準を記憶する；これらの内容は順番に相互
に加算される。このようにして、最適サンプリン
グ時点を設定するための有用な基準が得られる。

これで、初期設定フエーズは完了した。次の遷
移は抽出回路に用いられ、これによつて、局部発
生器の周波数と位相のドリフトを補正することが
できる。

後続の最初の遷移で、カウンタCT２の内容が
レジスタRE１に移される。Ｔ／２に等しい時間
の後（Ｔは信号周期）、デコーダDEは、発生した
遷移の型についての情報信号をその出力部１３，
１４および１５から出力する。アクテイブな信号
を伴つた出力は、その遷移の型に対する平均位相
基準を包含する３つのレジスタRE２，RE３，
RE４の中の１つを直接にイネーブルし、あるい
はOR２，OR３を介してイネーブルする。平均
位相基準は接続線３０において得られる。

同時に、接続線１７は初期設定位相等の位相の
新しい測定値を伝送する。線２９の信号により初
期設定位相の終わりに永久的にイネーブルされた
減算器DIからなる減算手段は、接続線３０の信
号と接続線１７の信号の差を計算する。この差
は、遠隔発生器と局部発生器との間に生じ得る周
波数と位相の誤差に比例している。特に、差が正
であれば、線３２の信号がアツプダウン・カウン
タ手段を構成するアツプダウン・カウンタUDを
増加させ、一方、差が負の場合は、線３３のアナ
ログ信号がカウンタUDの計数値を減少させる。

カウンタUDは、減算器DIから与えられる位相
誤差が波する。カウンタUDはオーバーフロー
状態のときだけ、すなわち同じ符号の誤差が一定
の数だけ計数されたときのみ線３４を介してパル
スを送出する。同期すべき発生器の確度に応じ
て、最適波とトラツキング位相変化における速
度との良好な妥協が得られるように、アツプダウ
ン・カウンタUDのモジユールをきめることがで
きる。したがつて、このモジユールは受信信号の
遷移パーセントと２つの発生器の確度との両者に
依存する。

線３４と同様、線３５は、計数された負の最大
値アツプダウン・カウントUDの容量を超えたと
きアクテイブな信号を送出する。どちらの場合
も、ゲートOR４により線３６を介して送出され
た信号がカウンタUDをリセツトする。更に、線
３４および３５のパルスはカウンタCT２のモジ
ユールを１単位増加または減少させる。

線９を介してタイム・ベースから送出されるパ
ルス毎に、接続線３７に送出されるカウンタCT
２の計数値は、接続線３１に存在する位相基準と
比較される。この比較は、第二減算器SUからな
る第二減算手段で行われる。差が零のとき、線３
８にパルスが送出される（第２図参照）。このパ
ルスは常に、入力信号に位相および周波数がロツ
クされる。なぜならばカウンタCT２により計数
された値が線３４および線３５の信号によつて適
切に補正されるからである。遅延セルＴ５によつ
てＴ／２だけ遅延された線３８上のパルスは、受
信データ信号を最適時点にサンプリングするため
使用する事ができる。

本発明の範囲を逸脱せずに変形や変更を行うこ
とができる。以上の説明は例を示したものであ
り、発明を限定するものではない。

たとえば、３レベルのAMIコードを使用しな
い場合は、入力比較器の数および比較に使う閾値
について適正な回路の変更を行わなければならな
い。更に、他のブロツクの数も変更しなければな
らない。

一般に、比較器の数は、すべての遷移を識別す
る様にレベル数マイナス１とすることができる。
そしてフリツプフロツプFF１乃至FF４の数は比
較器の数の２倍とすることができる。

カウンタCT３乃至CT５、フリツプフロツプ
FF５乃至FF７、アキユームレータAC１乃至AC
３、およびレジスタRE２乃至RE４の数は、“対
称性を考慮に入れて識別すべき遷移の数”と等し
くすることができる。

【図面の簡単な説明】

第１図は本発明による同期信号抽出用デイジタ
ル回路のブロツク図である。第２図は信号の発信
伝送時期を示す図表である。第３図及び第４図
は、第１図記載の回路中の種々の場所（第１図に
記載の参照番号で示す）における信号の波形図で
あつて、第３図は１周期内の波形を示し、第４図
はＮ周期内の波形を示す。第５図は、第１図記載
の回路中の線１（入力部）の中で起こる可能性の
あるすべての遷移を示す図面である。 １……入力、２，３，４，５……比較器出力、
１３，１４，１５……デコーダ出力、１７……第
１のレジスタの出力、３８……第２の減算器の出
力、Ａ１〜Ａ３……第２組のANDゲート、Ａ４
〜Ａ６……第１組のANDゲート、Ａ７……第１
のANDゲート、Ａ８……第２のANDゲート、
AC１〜AC７……アキユームレータ、Ｃ０１，Ｃ
０２……比較器、CT１……第１のカウンタ、CT
２……第のカウンタ、CT３〜CT５……カウン
タ、DE……デコーダ、DI……第１の減算器、FF
１〜FF４……第１組のフリツプフロツプ、FF５
〜FF７……第２組のフリツプフロツプ、OR１…
…第１のORゲート、OR２，OR３……１組の
ORゲート、RE１〜RE４……レジスタ、SO……
加算器、SU……第２の減算器、Ｔ１……第１の
遅延セル、Ｔ２……第２の遅延セル、Ｔ３……第
３の遅延セル、Ｔ４……第４の遅延セル、Ｔ５…
…第５の遅延セル、UD……アツプダウン・カウ
ンタ。

Claims (1)

1. 【特許請求の範囲】 １ 符号化データの直列流から同期信号を抽出す
   るためのデイジタル回路において、 (イ) 前記符号化データの入力部に接続され、生じ
   た内部閾値交差を示す信号を送出する第１出力
   部を有し、さらにまた、該閾値交差の方向を示
   す第２出力部を有する２以上の比較手段； (ロ) 前記の比較手段の第１および第２出力部に接
   続され、該第１および第２出力部からの出力信
   号を記憶する第１記憶手段； (ハ) 前記の第１記憶手段の出力部に接続され、前
   記第１出力部から出力された内部閾値交差を示
   す信号の論理OR処理を行う第１論理手段； (ニ) 前記の第１論理手段の出力部に接続され、該
   第１論理手段の出力値を計数する第１カウンタ
   手段； (ホ) 前記の第１カウンタ手段および第１記憶手段
   に接続され、第１係数手段のオーバフローの際
   に第１カウンタ手段および第１記憶手段をリセ
   ツトする第１遅延手段； (ヘ) 前記の第１記憶手段に接続され、２以上のデ
   コーダ出力部を有し、前記の直列流中に起こる
   レベル遷移の型を固定する信号を出力するデコ
   ーダ手段； (ト) クロツク信号を発信する調時手段； (チ) 前記のクロツク信号を入力して、該クロツク
   信号を計数する第２カウンタ手段； (リ) 前記の第１論理手段、第１遅延手段および第
   ２カウンタ手段に接続され、第１論理手段によ
   つてイネーブルされ、第２カウンタの計数値を
   記憶し、そして、前記の第１遅延手段の出力信
   号の遷移後に該記憶値を送出する第２記憶手
   段； (ヌ) 前記のデコーダ手段に接続され、論理AND
   処理を行う第２論理手段； (ル) 前記の第２論理手段に接続され、前記の型
   の遷移のレベルを計数する第３カウンタ手段； (ヲ) 前記の第２論理手段および第３カウンタ手
   段に接続され、第２論理手段をイネーブルし、
   かつ、第３カウンタ手段の出力部からのオーバ
   フロー値を記憶する第３記憶手段； (ワ) 前記の第２記憶手段に接続され、該第２記
   憶手段の出力信号を蓄積、累算するアキユムレ
   ータ手段； (カ) 前記の第３記憶手段、デコーダ手段およびア
   キユムレータ手段に接続され、該アキユムレー
   タ手段を１つずつイネーブルする第３論理手
   段； (ヨ) 前記の第３記憶手段に接続され、論理
   AND操作を行う第４論理手段； (タ) 前記のアキユムレータ手段および第４論理
   手段に接続され、第４論理手段によつてイネー
   ブルされたときに、アキユムレータ手段から送
   られた値を累算動作回数Ｍで除算し、この除算
   は最下位有意log₂Mビツトを無視して行い、そ
   の結果を記憶する第４記憶手段； (レ) 前記のデコーダ手段および第４記憶手段に
   接続され、第４記憶手段をイネーブルして出力
   信号ご発信させる第５論理手段； (ソ) 前記の第４論理手段に接続され、第４論理
   手段の出力信号の発信を遅延させる第２遅延手
   段； (ツ) 前記の第４論理手段、第５論理手段および
   第２遅延手段に接続され、第４論理手段の出力
   信号のレベルの変化に追随してパルスを発生す
   る第６論理手段； (ネ) 前記の第６論理手段に接続され、第６論理
   手段の出力信号の発信を遅延させる第３遅延手
   段； (ナ) 前記の第３遅延手段および第４記憶手段に
   接続され、第３遅延手段によつてイネーブルさ
   れ、第４記憶手段の出力値を加算する加算手
   段； (ラ) 前記の第２遅延手段、第４記憶手段および
   第２記憶手段に接続され、第２遅延手段によつ
   てイネーブルされ、第４記憶手段の出力値と第
   ２記憶手段の出力値との差を演算する第１減算
   手段； (ム) 前記の第２カウンタ手段および第１減算手
   段に接続され、第１減算手段により送出された
   差符号に応じて上向きまたは下向きに計数し、
   最大または最小の計数値に達したときにリセツ
   トされ、そのリセツト信号が、第２カウンタ手
   段の計数モジユールを１単位増加または減少す
   るのに使用されるアツプダウンカウンタ手段； (ウ) 前記の加算手段、第２遅延手段および第２カ
   ウンタ手段に接続され、前記の加算手段の出力
   値と第２カウンタ手段の出力値との差を演算
   し、この差をあらわす出力値は、前記の符号化
   データの直列流に周波数と位相がロツクされる
   第２減算手段 を含むことを特徴とする符号化データの直列流か
   ら同期信号を抽出するデイジタル回路。 ２ 比較手段の数が、前記の直列流の電気的レベ
   ル数より１少ない数である特許請求の範囲第１項
   に記載のデイジタル回路。 ３ 第１記憶手段が、少なくとも２つのフリツプ
   フロツプからなるものである特許請求の範囲第２
   項に記載のデイジタル回路。 ４ 前記のフリツプフロツプの数が、前記の比較
   手段の数の２倍に等しい数である特許請求の範囲
   第３項に記載のデイジタル回路。 ５ 前記のデコーダの出力部の数が、前記の直列
   流の電気レベルの数に等しい特許請求の範囲第１
   項に記載のデイジタル回路。 ６ 前記のクロツク信号の周波数が、前記の直列
   流のビツト周波数のＮ倍の数に相当する周波数で
   ある特許請求の範囲第１項に記載のデイジタル回
   路。 ７ Ｎの値が32である特許請求の範囲第６項に記
   載のデイジタル回路。 ８ Ｎの値が64である特許請求の範囲第６項に記
   載のデイジタル回路。 ９ 前記の第２減算手段の出力信号の位相が、第
   ４遅延セルを介して種々変化する特許請求の範囲
   第１項に記載のデイジタル回路。 １０ 前記の第３記憶手段が、少なくとも２つの
   フリツプフロツプを含むものである特許請求の範
   囲第１項に記載のデイジタル回路。 １１ 前記の第３記憶手段中のフリツプフロツプ
   の数が、対称性を考慮して区別されるべき遷移の
   数に等しい数である特許請求の範囲第１０項に記
   載のデイジタル回路。 １２ 前記の第３カウンタ手段が、少なくとも２
   つのカウンタを有するものである特許請求の範囲
   第１項に記載のデイジタル回路。 １３ 前記の第３カウンタ手段中のカウンタの数
   が、対称性を考慮して区別されるべき遷移の数に
   等しい数である特許請求の範囲第１２項に記載の
   デイジタル回路。 １４ 前記の第３論理手段が、少なくとも２つの
   ANDゲートを有するものである特許請求の範囲
   第１項に記載のデイジタル回路。 １５ 前記の第３論理手段中のANDゲートの数
   が、対称性を考慮して区別されるべき遷移の数に
   等しい数である特許請求の範囲第１４項に記載の
   デイジタル回路。 １６ 前記のアキユムレータ手段が、少なくとも
   ２つのアキユムレータを含むものである特許請求
   の範囲第１項に記載のデイジタル回路。 １７ 前記のアキユムレータ手段中のアキユムレ
   ータの数が、対称性を考慮して区別されるべ遷移
   の数に等しい数である特許請求の範囲第１６項に
   記載のデイジタル回路。 １８ 前記の第４記憶手段が、少なくとも２つの
   レジスタを含むものである特許請求の範囲第１項
   に記載のデイジタル回路。 １９ 前記の第４記憶手段中のレジスタの数が、
   対称性を考慮して区別されるべき遷移の数に等し
   い数である特許請求の範囲第１８項に記載のデイ
   ジタル回路。