JPH03272279A - 電荷結合素子の出力検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挟権分国 本発明は、電荷結合素子の出力検出方法及び出力検出回
路に関し、より詳細には、ゲート付き電荷積分型出力回
路の雑音を除去し、所望の信号成分のみを精度良く検出
する出力検出方法及び出力検出回路に関する。例えば、
電荷結合素子を用いたファクシミリ、イメージスキャナ
等の画像読み取り装置及び撮像装置に適用されるもので
ある。

従来技術 第５図は、従来の電荷結合素子（ＣＣＤ）の出力回路の
回路図を示す図で、図中、２１は転送チャンネル、２２
．２４は転送電極、２３は検知用ダイオード、２５はバ
ッファ回路、２６はリセットトランジスタ、２７はリセ
ットトランジスタのゲート、２８は容量、２９は電荷結
合素子である。

ＣＯＤ転送チャンネル２１の一つの転送電極２２の近傍
にはＣＣＤによって転送されてくる信号電荷を検知し、
出力電圧に変換するための検知用ダイオード２３が設け
られている。転送クロック電圧φ１．φ２が印加された
転送電極２４によって転送されてきた信号電荷は、転送
クロックパルス１周期毎に検知用ダイオード２３に流れ
込みその電位を変化させる。この電位変化をバッファ回
路２５で受け、出力を外部に取り出す。リセットトラン
ジスタ２６のゲート２７には転送パルスと等しい周期で
リセットパルスφＲが印加され、リセットトランジスタ
２６をリターンオンすることにより検知用ダイオード２
３の基準電位にリセットする。この出力回路はＣＯＤ転
送チャンネル２１と共に共通の半導体基板上に形成され
てＣＣＤ２９を構成している。この出力回路はゲート付
き電荷積分型出力回路として知られている。

このゲート付き電荷積分型出力回路ではリセットトラン
ジスタが以下に述べるようなある大きさのリセット雑音
を生じる。第６図に第５図におけるゲート付き積分型出
力回路の出力波形を示す。

時刻ｔ。からｔｌまでの間リセットパルスφＲが印加さ
れ、リセットトランジスタ２６がターンオンすると検知
用ダイオード２３の電位はリセットトランジスタ２６の
ドレイン電圧Ｖまで上昇する。

次に１時刻ｔ４でリセットトランジスタ２６がターンオ
フすると、検知用ダイオード２３の電位は検知用ダイオ
ード２３とバッファ回Ｎ２５のゲート容量との合計に相
当する容量２８とリセットトランジスタ２６のゲート、
ソース間の容量との２つの容量で決まる一定の基準電圧
Ｖ。になる。

次に時刻ｔ、で検知用ダイオード２３に電荷が転送され
て流れ込みその電位を変化させ出力電圧Ｖｓが得られる
。ところで時刻ｔ。からｔｌまでリセットトランジスタ
２６が導通している間にリセットトランジスタ２６はあ
る大きさの雑音Ｅｎを発生する。この雑音Ｅｎによって
基準電位Ｖ。が影響を受けて変動する。例えば、第６図
に示すようにリセットパルスφＲが印加される毎に基準
電位はＥｎの影響を受けてＶ。±Ｖｎと変動して出力の
Ｓ／Ｎが劣化する。このＶｎがリセット雑音である。

３− さらに、前記第５図で示した回路において雑音を発生す
る雑音源はリセットトランジスタ２６だけでなく、バッ
ファ回路２５もランダム雑音を発生する雑音源となって
いる。このバッファ回路２５が発生するランダム雑音Ｅ
ｒはその振幅が周波ｆの逆数に比例する１／ｆ雑音と呼
ばれている。

このリセット雑音や１／ｆ雑音の影響を軽減しＳ／Ｎを
改善する一方法として時刻ｔ２において基準電位Ｖ。を
一定電位にクランプし、次に時刻ｔ４で出力電圧Ｖｓを
サンプリングする方法が２重相関サンプリング法として
知られている（例えば特開昭５６−１１６３７４号公報
参照）。

上述した従来技術では、２重相関サンプリング法によっ
て除去できる雑音はリセット雑音と１／ｆ雑音の低周波
数成分に限られる。２重相関サンプリング法によって雑
音を除去しようとした場合、時刻ｔ２およびｔ４で一定
電位にクランプされる基準電位および信号電位は互いに
無相関なランダム雑音の影響を受は信号出力のＳ／Ｎが
劣化する。

この場合のランダム雑音は１／ｆ雑音その他の高周波雑
音成分である。

すなわち、２重相関サンプリング法ではリセットトラン
ジスタ２６が発生するリセット雑音Ｖｎおよび１／ｆ雑
音の低周波成分は除去可能であってもそれ以外の成分は
除去することができず、Ｓ／Ｎが悪いという欠点があっ
た。実際にＣＣＤ高速暇動時ではリンギング等の高周波
ノイズが太きくＳ／Ｎに影響する。

さらに、直接波形をサンプル、ホールドする回路系では
一般にＣＣＤ出力波形は矩形波に近い形状をしている理
由により、高速匪動時では波形の立ち上がり特性を考慮
したきびしい周波数特性が回路系に要求されている。

目　　　　　的 本発明は、上述のごとき実情に鑑みてなされたもので、
ＣＯＤ出力信号に含まれるリセット雑音および高周波ラ
ンダム雑音、さらに１／ｆ雑音をも除去してＳ／Ｎを改
善することが可能で、かつ回路系の周波数特性を緩和で
きるＣＣＤ出力信号検出方法及び出力検出回路を提供す
るものである。

講−一一成− 本発明は、上記目的を達成するために、（１）転送クロ
ックパルス１周期毎に基準電位と信号電荷とに対応する
振幅の信号を出力するゲート付き電荷積分型出力検出回
路を有する電荷結合素子と、該電荷結合素子から前記振
幅信号を受け、前記基準電位に対する前記信号電荷が表
す信号を出力する出力検出方法において、該出力検出回
路からの信号を前記転送クロックパルス１周期を基本周
波数とするフーリエ級数に展開し、該基本周波数成分の
係数を算出し、該係数より前記出力検出回路から信号電
荷に対応する成分のみを得ること、更には、（２）前記
電荷結合素子の出力検出方法において、前記電荷結合素
子の出力を、その転送クロック周波数を中心周波数に持
ち、その帯域幅がその転送周波数に等しいバンドパスフ
ィルタにより帯域制限する手段と、前記フーリエ級数に
展開して所望の信号を得る検出手段とを具備すること、
更には、（３）前記電荷結合素子の出力検出方法におい
て、前記転送クロック周波数に対してπ／２の位相遅延
を起こす遅延素子群と、アナログ演算回路によって前記
基本周波数成分の係数を算出する算出回路とを具備する
ことを特徴としたものである。以下、本発明の実施例に
基づいて説明する。

第１図は、本発明による電荷結合素子の出力検出回路の
一実施例を説明するための回路図で、図中、１は電荷結
合素子（ＣＣＤ）　、２はバンドパスフィルタ、３はπ
／２遅延器群、４．５は差動増幅器、６は乗算器、７は
加算器、８は平方根演算器、９はサンプルホールドであ
る。なお、図中の■〜■は遅延器群の出力を示し、後述
する第４図（ｂ）の例えばＶｎ（ｏ）、Ｖ　ｎ　（Δｔ
）、Ｖｎ（２Δｔ）、Ｖｎ（３Δｔ）に対応している。

ＣＣＤ１の出力は、通過帯域をもつバンドパスフィルタ
２を介して位相遅延器３に入る。該位相遅延器３は１個
当りの基本周波数ｆ。に対してπ／　２　（ｒａｄ）の
位相を遅延させる作用を有する。該遅延器３の出力■−
■を差動増幅器４．５に入力し、差動増幅器７ ４においては、■−■が出力され、差動増幅器５におい
ては■−■が出力される。各々の信号を乗算器６で２乗
すると（■−■）２と（■−■）２の出力が各々得られ
、加算器７で加算すると（■■）２と（■−■）＋１の
出力が得られ、さらに平方根演算器８で演算をすると、
　　（■−■）２＋（■−■）２の出力が得られ、これ
をサンプルホールドする。

ここにおいて、■−〇と■−■が各々フーリエ係数であ
る。

第２図は、本発明による電荷結合素子の出力検出方法の
一実施例を説明するための図で、ＣＣＤ出力波形とデー
タサンプリングタイミングを示す図である。

ＣＯＤの各画素（Ｎ個）に対応する波形区間を（区間１
〜区間Ｎ）とする。この波形の周期は転送クロックの周
期１／ｆｏと一致する。ここで、第２図のＣＣＤ出力電
圧電圧（ｔ）のｎ番目の区間内での、ｔに関するｆ。を
基本波とするフーリエ展開Ｖｎ（ｔ）を − （１） とする。（１）式の高次の項（高調波）はリセットトラ
ンジスタのリセット雑音および１／ｆ雑音の高周波成分
等のランダム雑音に起因するものである。ｎ番目の画素
に対応する所望のＣＣＤ信号出力Ｖｎ’（ｔ）は、第２
図のｎ番目画素におけるＣＣＤ出力電圧Ｖｎ（ｔ）の基
本波ｆ、酸成分（１）式においてに＝１の成分） Ｖｎ’（ｔ）＝ａｎ、ｃｏｓ２πｋｆ、ｔ＋ｂ、１ｓｉ
ｎ２πｋｆ、ｔ　　（２）に対応する。その振幅Ｖａｍ
ｐ（ｎ）はｖａｍｐ（ｎ）”（ａ、ｔ”　＋　ｂ、、２
）１／２　　　　　　　（３）すなわち所望のＣＣＤ出
力信号振輻振幅ｍｐ（ｎ）は、ＣＣＤ出力波形のｎ番目
の区間を転送クロック周波数ｆ０でフーリエ展開したと
きの１次のフーリエ係数、すなわち（１）式のａヶ、お
よびす。１を決定することにより（３）式から求めるこ
とができる。この操作により、ｆｏの高調波成分が除去
される。

次に（１）式から基本波ｆ。成分のみを抽出する方法に
ついて述べる。前記（１）式から基本波成分（ｆｏ酸成
分のフーリエ係数を求めるには３角関数の直交性 ＝ｆ ｓｉｎ２　πｍｆｔ　　５ｉｎ２　πｎｆｔ　　ｄｔ＝
　２７Ｔ・δｍｎ ｔ＋Ｔ ｆ　　　ｃｏｓ２πｍｆｔ　５ｉｎ２πｎｆｔ　ｄｔ＝
　Ｏ（４−２） （ただし　δｎｕｎ；クロネッカー記号；　　Ｔ＝１／
ｆ）を用いる。

ここで区間Ｔ［ｔ、ｔ＋１／ｆｏ］にわたる次の積分を
考える。

ｔ＋Ｔ ｃ（ｎ）＝ｆ　　Ｖｎ（ｔ）ｃｏｓ２πｆｏｔｄｔ（５
−１） ｔ＋Ｔ Ｓ（ｎ）＝　ｆ　　　Ｖｎ（ｔ）ｓｉｎ２　πｆｏｔ　
ｄｔ　　　　　　　　（５−２）ｆｏ；転送クロック周
波数 Ｖｎ（ｔ）；区間ｎのＣＣＤ出力電圧 （５−１）式、（５−２）式に（１）式を代入すると（
４−１）式、（４−２）式を考慮して Ｃ（ｎ）　＝　ａゎＬ　　　　　　　　　　　　　（６
−１）Ｓ（ｎ）＝ｂｆｆｉ１（６−２） ここでＣ（ｎ）はｎ番目の画素に対してフーリエ展開し
たときの１次のフーリエ係数で、例えば第１図に示した
差動増幅器４の出力に対応し、また５（ｎ）はｎ番目の
画素に対してフーリエ展開したときの１次のフーリエ係
数で、例えば第１図に示した差動増幅器５の出力に対応
する。

すなわち所望のＣＣＤ出力信号振幅Ｖａｍｐ（ｎ）はＶ
ａｍｐ（ｎ）　＝（Ｃ（ｎ）２＋　’５（ｎ）２）”２
（７）（１）式のｔを離散値列、（５−１）式、（５−
２）式の積分をΣに拡張して考えると １ （８） ただしＮΔｔ＝　Ｔ ＝　１／ｆ。

以上説明したように、第２図に示すＣＣＤ出力電圧をＮ
個の各画素に対応する区間内において間隔ΔｔでＭ個の
データをサンプリングする。Ｎ個の各画素に対して独立
に（７）弐〜（１０）式によってＶａｍｐ（ｎ）を求め
る。すると、Ｖａｍｐ（ｎ）が所望のＣＣＤ出力信号で
ある。（９）式、（ｌＯ）式のｃｏｓ、ｓｕｎの項はｆ
。、Δを共に既知であるのでＶｎ（ｉΔｔ）に対して重
み関数として計算できる。ここでＶａｍｐ（ｎ）がＮ個
の画素に対して独立に求められるということが重要であ
る。またフーリエ級数係数を求める際にｓｉｎ、ｃｏｓ
各項の係数から（７）式により振幅を計算するため基本
波の位相項がキャンセルされている。

２ これは回路系の遅延等によりＣＣＤ出力波形の位相がシ
フトしてもその影響をキャンセルできることを意味して
いる。このため位相遅延に対しても安定な信号検出が可
能となる。これで本発明の方法によれば転送クロック周
波数ｆ。を基本波とする高調波成分は完全に除去される
。

第３図は、本発明による電荷結合素子の出力検出方法を
説明するためのフローチャートである。

以下、各ステップに従って順に説明する。

１μ４−：　まず、ＣＣＤ出力をバンドパスフィルタに
よりフィルタリングする。

壮並ス；　ＣＣＤの各画素（Ｎ個）のうちｎ番目の画素
において、ｎ＝１の画素に対応するＣＣＤ出力に着目す
る。

壮並主；　ｎ’　＝＝　１番目の画素の区間内における
間隔ΔｔにおけるＣＣＤ信号増幅Ｖｎ（ｉΔｔ）のＣｏ
を計算する。

畦吐生；　ＣＣＤ信号増幅Ｖｎ（ｉΔｔ）を遅延によっ
てＶｎ（ｏ）、Ｖ　ｎ　（Δｔ）、Ｖｎ（２Δｔ）、Ｖ
　ｎ　（３Δｔ）を求める。

桂吐旦；　ｎ＝Ｍ−１（旧まデータサンプル数）になる
かどうか判断し、本発明においてはＭ＝４であるので、
ｎ＝３になるかどうか判断し、桂馴乱；５ｔｅｐ５でｎ
＝３になるまで、すなわちｎ＝ｉ＋１として５ｔｅｐ　
４に戻る。

Σリエ１−；５ｔｅｐ５において、本発明ではｎ＝３（
Ｍ＝４）になればＣ（ｎ）、５（ｎ）を計算する。Ｃ（
ｎ）・Ｖｎ（ｏ）−ｖｎ（２Δｔ）、５（ｎ）＝Ｖｎ（
Δｔ）−Ｖｎ（３Δｔ）である。

賎呼炙Ｈ（７）式に従いｖａｍｐ（ｎ）を計算する。こ
の計算は第１図における乗算器、加算器、平方根演算器
で行われる。

桂吐ｌ；　５ｔｅｐ　８における計算結果はデータ出力
され、又は格納される。

４；　ｎ＝Ｎであるかどうか判断し、 ７；　ｎ＝Ｎでなければ、ｎ＝ｎ＋　１として５ｔｅｐ
　３に戻り、ｎ＝Ｎであれば終了する。

第４図（ａ）、（ｂ）はバンドパスフィルタリングされ
たＣＣＤ出力波形とデータサンプリングタイミングを示
す図で、この第４図（ａ）、（ｂ）に基づいて、１／ｆ
雑音の低周波数成分を除去する方法について述べる。Ｃ
ＣＤ出力波形は転送キャリアが所望の画信号によってＡ
Ｍ変調された形態をとる。そのため第４図（ａ）に示す
ように、その波形のスペクトルはキャリア周波数ｆ。を
中心に、ナイキスト周波数ｆ。／２まで分布する側帯波
をもつ形態となる（第２図（ａ））。そこで第４図（ｂ
）に示すように中心周波数ｆ。、帯域幅ｆ。

の特性を持つバンドパスフィルタによりｆ。／２以下の
低域をカットする（第４図（ｂ））。所望の両信号成分
はｆ。±ｆｏ／２の帯域にあるため情報は保存される。

これで１／ｆ雑音の低域成分は除去された。

またこのバンドパスフィルタを作用させることによりＣ
ＣＤ出力波形の帯域を必要最低限に抑圧しているため以
降の回路系の周波数特性を緩和できるメリットがある。

実際のＣＣＤ出力波形は矩形波に近い形状をしており立
ち上がり、たち下がり付近では高周波成分を持つ波形で
ある。

ＣＣＤＩの出力波形は第４図（ａ）で示した通１５− 過帯域を持つバンドパスフィルタ２を通り位相遅延器に
はいる。この位相遅延器は１個当りの基本周波数ｆ。に
対してπ／２（ｒａｄ）の位相を遅延させる作用を持つ
。いま（９）式、（１０）式でＭ＝４の場合を考える。

この場合Ｃ（ｎ）、５（ｎ）は Ｃ（ｎ）　＝Ｖ（０）　　　−Ｖｎ（２Δｔ）　　　　
　　　（１１）Ｓ（ｎ）　＝　Ｖｎ（Δｔ）　−Ｖｎ（
３Δｔ）　　　　　　　（１２）と表わされる。

第１図において時刻Ｔ＝　ｎ／ｆｏで■にＶｎ　（０）
の電圧が現われたとすると■Ｖｎ（１）、■Ｖｎ（２）
、■Ｖｎ　（３）が現われる。よって差動増幅器４．５
の出力にはＣ（ｎ）、５（ｎ）（（１１）式、（１２）
式）が現われる。各々の信号を乗算器６で２乗し、加算
器７で加算してさらに平方根演算を行い（７）式の演算
を行う。

後段のサンプルホールド回路９は時刻Ｔ　＝　ｎ’／ｆ
。

（ｎ＝１．、、Ｎ）でサンプルホールドするものとする
。

夏−一果 以上の説明から明らかなように、本発明によると、以下
のような効果がある。

（１）請求項１に対応する作用効果 ６ ゲート付き電荷積分型出力回路を持つ電荷結合素子にお
いてリセットトランジスタが発生するリセット雑音およ
び１／ｆ雑音等ランダム雑音の高周波成分の影響を排除
した電荷結合素子の出力信号の検出が可能となる。

（２）請求項２に対応する作用効果 １／ｆ雑音の低周波成分の影響を抑制できる。また回路
系の周波数特性を緩和できる高精度が信号検出系が実現
できる。

（３）請求項３に対応する作用効果 サンプリング系が最終段のみですみメモリの節約ができ
る。またアナログ回路によりリアルタイムで演算するた
め処理時間の制限を緩和できる。

【図面の簡単な説明】

第１図は、本発明による電荷結合素子の出力検出回路の
一実施例を説明するための回路図、第２図は、本発明に
よる電荷結合素子の出力検出方法の一実施例を説明する
ための図、第３図は、電荷結合素子の出力検出方法を説
明するためのフローチャート、第４図は、バンドパスフ
ィルタリングされた電荷結合素子の出力波形とデータサ
ンプリングタイミングを示す図、第５図は、従来の電荷
結合素子の出力回路を示す図、第６図は、第５図の出力
波形を示す図である。 １・・・電荷結合素子（ＣＣＤ）　、２・・・バンドパ
スフィルタ、３・・・π／２遅延器群、４，５・・差動
増幅器、６・・・乗算器、７・・・加算器、８・・平方
根演算器、９・・・サンプルホールド。 ０本 −６３８

Claims (1)

1. 【特許請求の範囲】 １、転送クロックパルス１周期毎に基準電位と信号電荷
   とに対応する振幅の信号を出力するゲート付き電荷積分
   型出力検出回路を有する電荷結合素子と、該電荷結合素
   子から前記振幅信号を受け、前記基準電位に対する前記
   信号電荷が表す信号を出力する出力検出方法において、
   該出力検出回路からの信号を前記転送クロックパルス１
   周期を基本周波数とするフーリエ級数に展開し、該基本
   周波数成分の係数を算出し、該係数より前記出力検出回
   路から信号電荷に対応する成分のみを得ることを特徴と
   する電荷結合素子の出力検出方法。 ２、前記電荷結合素子の出力検出方法において、前記電
   荷結合素子の出力を、その転送クロック周波数を中心周
   波数に持ち、その帯域幅がその転送周波数に等しいバン
   ドパスフィルタにより帯域制限する手段と、前記フーリ
   エ級数に展開して所望の信号を得る検出手段とを具備す
   ることを特徴とする電荷結合素子の出力検出回路。