JPH0327419A - パーソナルコンピュータ - Google Patents
パーソナルコンピュータInfo
- Publication number
- JPH0327419A JPH0327419A JP1162235A JP16223589A JPH0327419A JP H0327419 A JPH0327419 A JP H0327419A JP 1162235 A JP1162235 A JP 1162235A JP 16223589 A JP16223589 A JP 16223589A JP H0327419 A JPH0327419 A JP H0327419A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- resume
- state
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、レジューム機能をもつパーソナルコンピュー
タに関する。
タに関する。
（従来の技術）
近年、携行が容易で、かつ内部バツテリイによリ動作可
能なパーソナルコンピュータが種々開発されている。こ
の種パーソナルコンピュータに於いては、ＡＣアダプタ
による使用時、内部バツテリイによる使用時等のいずれ
に於いても動作用電源の供給状態と装置の状態を常時認
識し、電源異常による全ての障害を排除する必要がある
が、従来ではこのような種々の電源により動作が可能な
装置に於ける電源の有効な集中管理機構が存在せず、ロ
ーバッテリイ状態を含む電源異常に伴う各種の障害が発
生していた。一方、この種パーソナルコンピュータに於
いては、電源を切る直前の状態を保持し、その後、電源
を再投入したときに電源を切る直前の状態から作業を開
始できるよう、レジューム機能を備えたものが存在する
。この際、従来では、レジューム機能を有効設定状態に
しておかないかぎり、例えローバッテリイ状態等の電源
異常が発生してもその時点でのデータ保存は行なわれず
、それまで入力したデータは失われてしまう。
能なパーソナルコンピュータが種々開発されている。こ
の種パーソナルコンピュータに於いては、ＡＣアダプタ
による使用時、内部バツテリイによる使用時等のいずれ
に於いても動作用電源の供給状態と装置の状態を常時認
識し、電源異常による全ての障害を排除する必要がある
が、従来ではこのような種々の電源により動作が可能な
装置に於ける電源の有効な集中管理機構が存在せず、ロ
ーバッテリイ状態を含む電源異常に伴う各種の障害が発
生していた。一方、この種パーソナルコンピュータに於
いては、電源を切る直前の状態を保持し、その後、電源
を再投入したときに電源を切る直前の状態から作業を開
始できるよう、レジューム機能を備えたものが存在する
。この際、従来では、レジューム機能を有効設定状態に
しておかないかぎり、例えローバッテリイ状態等の電源
異常が発生してもその時点でのデータ保存は行なわれず
、それまで入力したデータは失われてしまう。
このように、従来ではレジューム機能を持っていても、
ローバッテリイ状態等の電源異常が発生したとき、その
時点でのデータ保存が確実に行なわれる保障は無く、信
頼性の面で問題があった。
ローバッテリイ状態等の電源異常が発生したとき、その
時点でのデータ保存が確実に行なわれる保障は無く、信
頼性の面で問題があった。
（発明が解決しようとする課題）
上記したように、従来ではレジューム機能を持っていて
も、ローバッテリイ状態等の電源異常が発生したとき、
その時点でのデータ保存が確実に行なわれる保障は無く
、操作性及び信頼性の面で問題があった。
も、ローバッテリイ状態等の電源異常が発生したとき、
その時点でのデータ保存が確実に行なわれる保障は無く
、操作性及び信頼性の面で問題があった。
本発明は上記実情に鑑みなされたもので、ローバッテリ
イ状態等の電源異常が発生したときに、レジューム機能
の設定内容（有効／無効）に拘らず、その時点でのデー
タ保存が確実に行なえ、もって操作性及び信頼性の向上
が図れるパーソナルコンピュータを提供することを目的
とする。
イ状態等の電源異常が発生したときに、レジューム機能
の設定内容（有効／無効）に拘らず、その時点でのデー
タ保存が確実に行なえ、もって操作性及び信頼性の向上
が図れるパーソナルコンピュータを提供することを目的
とする。
［発明の構成コ
（課題を解決するための手段及び作用）本発明は、携行
が容易で、内部バッテリイにより動作可能なパーソナル
コンピュータに於いて、レジューム機能の有効／無効を
設定する手段と、内部電源の異常を監視し、同電源の異
常を検出したとき、禁止不可能割り込み（ Ｎ Ｍ Ｉ
； ＮｏｎＩＩｌａｓｋａｂｌｅ ｉｎｔｅｒｒｕｐ
ｔ ）を発生する手段と、同割り込みが発生したとき、
上記レジュームの設定状態を無視してレジューム処理を
実行する手段とを備えてなる構戊としたもので、これに
より、レジューム機能の設定内容（有効／無効）に拘ら
ず、ローバッテリイ状態等の電源異常が発生したとき、
その時点でのデータ保存が確実に行なえ、操作性及び信
頼性の向上が図れる。
が容易で、内部バッテリイにより動作可能なパーソナル
コンピュータに於いて、レジューム機能の有効／無効を
設定する手段と、内部電源の異常を監視し、同電源の異
常を検出したとき、禁止不可能割り込み（ Ｎ Ｍ Ｉ
； ＮｏｎＩＩｌａｓｋａｂｌｅ ｉｎｔｅｒｒｕｐ
ｔ ）を発生する手段と、同割り込みが発生したとき、
上記レジュームの設定状態を無視してレジューム処理を
実行する手段とを備えてなる構戊としたもので、これに
より、レジューム機能の設定内容（有効／無効）に拘ら
ず、ローバッテリイ状態等の電源異常が発生したとき、
その時点でのデータ保存が確実に行なえ、操作性及び信
頼性の向上が図れる。
（実施例）
以下図面を参照して本発明の一実施例を説明する。
第１図（Ａ）は本発明の要旨を説明するためのブロック
図、同図（Ｂ）は本発明の一実施例に於けるシステム構
或を示すブロック図である。
図、同図（Ｂ）は本発明の一実施例に於けるシステム構
或を示すブロック図である。
第１図（Ａ）に於いて、セットアップ時等に於けるレジ
ューム設定手段により、レジューム機能の“有効／無効
“が設定されると、そのレジューム設定内容がＣＰＵ
（第１図（Ｂ）１１）の管理するレジュームモードフラ
グに保持され（第５図参照）、その保持内容がシステム
の立ち上げ、動作終了等の度に参照される（第６図参照
）。 一方、電源回路（第１図（Ｂ）３０）に設けられ
たパワーコントｏ−ルＣＰＵ （ＰＣ−ＣＰＵ ；第２
図３０６）は、装置電源のオン／オフ状態に拘らず、常
時、装置内部の電源状態を監視して、ローバッテリイ状
態を含む電源異常を検出すると、電源異常の発生とその
内容を示す電源異常情報を電源制御インターフエイス（
第１図ＣＢ）２８）に出力する（第３図及び第４図参照
）。
ューム設定手段により、レジューム機能の“有効／無効
“が設定されると、そのレジューム設定内容がＣＰＵ
（第１図（Ｂ）１１）の管理するレジュームモードフラ
グに保持され（第５図参照）、その保持内容がシステム
の立ち上げ、動作終了等の度に参照される（第６図参照
）。 一方、電源回路（第１図（Ｂ）３０）に設けられ
たパワーコントｏ−ルＣＰＵ （ＰＣ−ＣＰＵ ；第２
図３０６）は、装置電源のオン／オフ状態に拘らず、常
時、装置内部の電源状態を監視して、ローバッテリイ状
態を含む電源異常を検出すると、電源異常の発生とその
内容を示す電源異常情報を電源制御インターフエイス（
第１図ＣＢ）２８）に出力する（第３図及び第４図参照
）。
電源制御インターフェイスは上記電源異常情報を受ける
と、その電源異常情報の内容に従うＮＭ■ （禁止不可
能割り込み）を発生しホストｃＰＵ（第１図（Ｂ）１１
）に送出する。
と、その電源異常情報の内容に従うＮＭ■ （禁止不可
能割り込み）を発生しホストｃＰＵ（第１図（Ｂ）１１
）に送出する。
ホストＣＰＵはこのＮＭＩを受け付けると、そのＮＭＩ
がローバッテリイ状態のＮＭＩであるときは、レジュー
ムモードフラグの内容に拘らず、レジューム機能を起動
して、ＣＰＵレジスタ、各種ＬＳＩ情報等を含む状態再
現が可能なシステム情報をバックアップＲＡＭ （第１
図（Ｂ） １９） ｌ：ｌ：保存する。
がローバッテリイ状態のＮＭＩであるときは、レジュー
ムモードフラグの内容に拘らず、レジューム機能を起動
して、ＣＰＵレジスタ、各種ＬＳＩ情報等を含む状態再
現が可能なシステム情報をバックアップＲＡＭ （第１
図（Ｂ） １９） ｌ：ｌ：保存する。
又、通常の動作終了によるＮＭＩ（パヮースイ５
ッチオフＮＭＩ）に対しては、レジュームモードフラグ
を参照し、同フラグがオン（“有効”）となっていれば
、レジューム処理を実行し、同フラグがオフ（“無効”
）となっていれば、レジューム処理を実行せず、電源遮
断処理（パヮーオフ処理）に入る（第６図参照）。シス
テム立ち上げ時のシステムブート処理ではレジュームモ
ードフラグを参照し、同フラグがオン（“有効”）とな
りていれば、バックアップＲＡＭの保存情報をもとにシ
ステム情報を復元しシステムへ制御を移す（第７図参照
）。
を参照し、同フラグがオン（“有効”）となっていれば
、レジューム処理を実行し、同フラグがオフ（“無効”
）となっていれば、レジューム処理を実行せず、電源遮
断処理（パヮーオフ処理）に入る（第６図参照）。シス
テム立ち上げ時のシステムブート処理ではレジュームモ
ードフラグを参照し、同フラグがオン（“有効”）とな
りていれば、バックアップＲＡＭの保存情報をもとにシ
ステム情報を復元しシステムへ制御を移す（第７図参照
）。
第１図（Ｂ）は上記同図（Ａ）に示す機能をもつ本発明
の一実施例に於けるパーソナルコンピュータの構成を示
すブロック図である。
の一実施例に於けるパーソナルコンピュータの構成を示
すブロック図である。
第１図に於いて、１０はシステムバスであり、１１乃至
２７は同システムバスｌＯに接続される構成要素（コン
ポーネント）である。これらコンポーネントのうち、１
ｌはシステム全体の制御を司るＣＰＵであり、ここでは
、第５図乃至第７図に示すような処理機能をもつ。この
ＣＰＵＩＩは後述する電源６ 回路３０のパワーコントロールｃ Ｐ Ｕ ａｏｅから
みたときホストＣＰＵとなる。
２７は同システムバスｌＯに接続される構成要素（コン
ポーネント）である。これらコンポーネントのうち、１
ｌはシステム全体の制御を司るＣＰＵであり、ここでは
、第５図乃至第７図に示すような処理機能をもつ。この
ＣＰＵＩＩは後述する電源６ 回路３０のパワーコントロールｃ Ｐ Ｕ ａｏｅから
みたときホストＣＰＵとなる。
１２は固定プログラム等が格納されるＲＯＭＳ１３は処
理対象となるプログラム、データ等が格納されるＲＡＭ
Ｓ１４はダイレクトメモリアクセス制御を行なうＤＭＡ
コントローラ（ＤＭＡ Ｃ ； ＤｉｒｅｃｔＭｅｍｏ
ｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ ） 、１
５はプログラムにより設定可能な割込みコントローラ（
Ｐ Ｉ Ｃ ，Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔｅｒ
ｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ ） 、１Ｂはプログ
ラムにより設定可能なインターバルタイマ（ Ｐ Ｉ
Ｔ ； Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔｅｒｖａｌ
ＴｉＩＩｌｅｒ ） 、１７は独自の動作用電池をも
つ時計モジュール（ＲＴＣ ； Ｒｅａｌ一Ｔｉｍｅ
Ｃｌｏｃｋ ）である。１８は本体の専用カードスロッ
トに挿抜可能な大容量の増設ＲＡＭであり、バックアッ
プ電源（ Ｖ ＢＫ）が供給される。
理対象となるプログラム、データ等が格納されるＲＡＭ
Ｓ１４はダイレクトメモリアクセス制御を行なうＤＭＡ
コントローラ（ＤＭＡ Ｃ ； ＤｉｒｅｃｔＭｅｍｏ
ｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ ） 、１
５はプログラムにより設定可能な割込みコントローラ（
Ｐ Ｉ Ｃ ，Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔｅｒ
ｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ ） 、１Ｂはプログ
ラムにより設定可能なインターバルタイマ（ Ｐ Ｉ
Ｔ ； Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔｅｒｖａｌ
ＴｉＩＩｌｅｒ ） 、１７は独自の動作用電池をも
つ時計モジュール（ＲＴＣ ； Ｒｅａｌ一Ｔｉｍｅ
Ｃｌｏｃｋ ）である。１８は本体の専用カードスロッ
トに挿抜可能な大容量の増設ＲＡＭであり、バックアッ
プ電源（ Ｖ ＢＫ）が供給される。
ｌ９はレジューム機能を実現するためのデータ保存域と
なるバックアップＲＡＭであり、バックアップ電源（
Ｖ １３Ｋ）が供給される。
なるバックアップＲＡＭであり、バックアップ電源（
Ｖ １３Ｋ）が供給される。
２０は本体の専用収納部に挿抜可能なハードディスクバ
ックであり、ここでは２．５インチのハードディスクド
ライブ（ＨＤＤ）２０Ａと同ドライブをアクセス制御す
るハードディスクコントローラ（ＩＤＣ）２０Ｂでなる
。２０Ｆはフロッピィディスクコントローラ（ＦＤＣ）
、２１はプリンタコントローラ（ＰＲＴ−ＣＯＮＴ）
、２２は入出力インターフエイス（ Ｕ Ａ Ｒ Ｔ
； Ｕｎ１ｖｅｒｓａｌ ＡｓｙｎｃｈｒｏｎｏｕｓＲ
ｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ ） 、２３
はキーボードコントローラ（ＫＢＣ）、２４は表示コン
トローラ（ＤＩ ＳＰ−ＣＯＮＴ） 、２５はバックア
ップ電源（ＶＢＫ）が供給されたビデオＲＡＭ （ＶＲ
ＡＭ） 、２Ｂは漢字文字コードから漢字文字パターン
を得る漢字ＲＯＭ，２７は仮名／漢字変換辞書等を実現
する辞書ＲＯＭである。
ックであり、ここでは２．５インチのハードディスクド
ライブ（ＨＤＤ）２０Ａと同ドライブをアクセス制御す
るハードディスクコントローラ（ＩＤＣ）２０Ｂでなる
。２０Ｆはフロッピィディスクコントローラ（ＦＤＣ）
、２１はプリンタコントローラ（ＰＲＴ−ＣＯＮＴ）
、２２は入出力インターフエイス（ Ｕ Ａ Ｒ Ｔ
； Ｕｎ１ｖｅｒｓａｌ ＡｓｙｎｃｈｒｏｎｏｕｓＲ
ｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ ） 、２３
はキーボードコントローラ（ＫＢＣ）、２４は表示コン
トローラ（ＤＩ ＳＰ−ＣＯＮＴ） 、２５はバックア
ップ電源（ＶＢＫ）が供給されたビデオＲＡＭ （ＶＲ
ＡＭ） 、２Ｂは漢字文字コードから漢字文字パターン
を得る漢字ＲＯＭ，２７は仮名／漢字変換辞書等を実現
する辞書ＲＯＭである。
２８は後述する電源回路（第２図参照）をシステムバス
ｌＯを介してＣＰＵＩＩに接続するための電源制御イン
ターフエイス（ＰＳ−ＩＦ）であり、後述する電源回路
８０のパワーコントロールＣＰＵ３０６から、電源異常
情報を受けると、その電源異常情報の内容に従うＮＭＩ
（ローバッテリイＮＭＩ，パワースイッチオフＮＭＩ等
の禁止不可能割り込み）を発生しホストＣＰＵＩＩに送
出する。
ｌＯを介してＣＰＵＩＩに接続するための電源制御イン
ターフエイス（ＰＳ−ＩＦ）であり、後述する電源回路
８０のパワーコントロールＣＰＵ３０６から、電源異常
情報を受けると、その電源異常情報の内容に従うＮＭＩ
（ローバッテリイＮＭＩ，パワースイッチオフＮＭＩ等
の禁止不可能割り込み）を発生しホストＣＰＵＩＩに送
出する。
２９は商用交流電源（ＡＣ）を整流・平滑して所定電位
の直流動作用電源を得る電源アダプタ（以下ＡＣアダプ
タと称す）であり、パーソナルコンビュータ本体にプラ
グイン接続される。８０はパヮーコントロールＣＰＵ
（ＰＣ−ＣＰＵ）を備えたインテリジェントパワーサプ
ライ（以下電源回路と称す）であり、この電源回路３０
の構成は第２図を参照して後述する。３１Ａは充電可能
な電池により構成されたパック形式の着脱自在なメイン
バッテリイ（Ｍ−ＢＡＴＴ） 、３１Ｂは同じく充電可
能な電池により構或された本体内蔵形のサブバッテリイ
（Ｓ−ＢＡＴＴ）である。３２はフロッピィディスク
コントローラ２０Ｆに接続されるフロッピィディスクド
ライブ（ＦＤＤ）、３３はフロッピィディスクコントロ
ーラ３０に必要に応じて接続される外部フロッピィディ
スクドライブ、３４はプリンタコントローラ２１に必要
に応じて接続されるプリン夕である。３５は人出力イン
ターフェイス２２に必要に応じて接続されるＲＳ−２３
２０インターフエイス機９ 器である。３６はキーボードコントローラ２３に接続さ
れるキーボード、３７は表示コントローラ２４に接続さ
れるＬＣＤ表示部、３８は表示コントローラ２４に必要
に応じて選択的に接続されるＣＲＴ表示部である。４０
は拡張ユニットが選択的に接続される拡張用コネクタで
ある。
の直流動作用電源を得る電源アダプタ（以下ＡＣアダプ
タと称す）であり、パーソナルコンビュータ本体にプラ
グイン接続される。８０はパヮーコントロールＣＰＵ
（ＰＣ−ＣＰＵ）を備えたインテリジェントパワーサプ
ライ（以下電源回路と称す）であり、この電源回路３０
の構成は第２図を参照して後述する。３１Ａは充電可能
な電池により構成されたパック形式の着脱自在なメイン
バッテリイ（Ｍ−ＢＡＴＴ） 、３１Ｂは同じく充電可
能な電池により構或された本体内蔵形のサブバッテリイ
（Ｓ−ＢＡＴＴ）である。３２はフロッピィディスク
コントローラ２０Ｆに接続されるフロッピィディスクド
ライブ（ＦＤＤ）、３３はフロッピィディスクコントロ
ーラ３０に必要に応じて接続される外部フロッピィディ
スクドライブ、３４はプリンタコントローラ２１に必要
に応じて接続されるプリン夕である。３５は人出力イン
ターフェイス２２に必要に応じて接続されるＲＳ−２３
２０インターフエイス機９ 器である。３６はキーボードコントローラ２３に接続さ
れるキーボード、３７は表示コントローラ２４に接続さ
れるＬＣＤ表示部、３８は表示コントローラ２４に必要
に応じて選択的に接続されるＣＲＴ表示部である。４０
は拡張ユニットが選択的に接続される拡張用コネクタで
ある。
第２図は上記電源回路３０の構成を示すブロック図であ
る。
る。
図中、８Ｑｌは電源スイッチ、３０２はリセットスイッ
チ、３０３はディスプレイスイッチ、３０４は拡張ユニ
ットに設けられた準備完了設定スイッチである。８０５
はこれら各スイッチ９０１ ， ３０２ ， ３０３
．３０４の状態、及び後述するパワーコントロールＣＰ
Ｕ ３０Ｂの設定情報を保持するパラレルＩ／Ｏであ
る。
チ、３０３はディスプレイスイッチ、３０４は拡張ユニ
ットに設けられた準備完了設定スイッチである。８０５
はこれら各スイッチ９０１ ， ３０２ ， ３０３
．３０４の状態、及び後述するパワーコントロールＣＰ
Ｕ ３０Ｂの設定情報を保持するパラレルＩ／Ｏであ
る。
３０６は装置全体の電源を集中管理するパワーコントロ
ールＣＰＵであり、内部バス３０７を介して電源回路各
部の情報、及びホスト側ＣＰＵＩＩの指示情報等を入力
し、ホスト側ＣＰＵＩＩの指示、内部の状態、外部の操
作状態等により装置内各部の１ ０ 電源供給をコントロールするもので、第３図及び第４図
に示すような処理機能をもつ。
ールＣＰＵであり、内部バス３０７を介して電源回路各
部の情報、及びホスト側ＣＰＵＩＩの指示情報等を入力
し、ホスト側ＣＰＵＩＩの指示、内部の状態、外部の操
作状態等により装置内各部の１ ０ 電源供給をコントロールするもので、第３図及び第４図
に示すような処理機能をもつ。
３０８はＬＣＤ表示部３７のバックライト電源（バック
ライト光量）をコントロールするバックライトコントロ
ール回路であり、図示しない光量調整用の可変抵抗器の
設定状態に応じたバックライト駆動電源を出力する。
ライト光量）をコントロールするバックライトコントロ
ール回路であり、図示しない光量調整用の可変抵抗器の
設定状態に応じたバックライト駆動電源を出力する。
３０９はパワーコントロールＣ Ｐ ０ ３０Ｂの制御
の下に、電源投入状態及び動作速度表示用ＬＥＤ（第５
図（ａ）のＬ１）、ロウバッテリイ状態表示用ＬＥＤ
（第５図（ａ）のＬ２ ） 、ＡＣアダプタ接続状態表
示用ＬＥＤ （第５図（ａ）のＬ３）等を含む各種のＬ
ＥＤを点灯駆動制御するＬＥＤドライバであり、ここで
は、各ＬＥＤに、赤と緑の２色表示が可能なものを用い
、その一方又は双方を選択的にドライブ制御して、色別
表示を行なっている。即ち、具体例を挙げると、ＬＥＤ
（Ｌ１）は、電源投入状態で、かつ高速クロック動作
時に緑色点灯駆動され、低速クロック動作時に赤色点灯
駆動される。又、ＬＥＤ （Ｌ２ ）は、ロウ１１ バッテリイ状態時に赤色点滅駆動され、急速充電状態時
に橙（赤＋緑）色点灯駆動され、充電完了状態時に緑色
点灯駆動される。又、ＬＥＤ （Ｌ３ ）は、ＡＣアダ
プタ２９の有効接続状態時に赤色点灯駆動され、ＡＣア
ダプタ２９の有効接続状態下で、かつ電源回路３０の異
常状態時に赤色点滅駆動される。
の下に、電源投入状態及び動作速度表示用ＬＥＤ（第５
図（ａ）のＬ１）、ロウバッテリイ状態表示用ＬＥＤ
（第５図（ａ）のＬ２ ） 、ＡＣアダプタ接続状態表
示用ＬＥＤ （第５図（ａ）のＬ３）等を含む各種のＬ
ＥＤを点灯駆動制御するＬＥＤドライバであり、ここで
は、各ＬＥＤに、赤と緑の２色表示が可能なものを用い
、その一方又は双方を選択的にドライブ制御して、色別
表示を行なっている。即ち、具体例を挙げると、ＬＥＤ
（Ｌ１）は、電源投入状態で、かつ高速クロック動作
時に緑色点灯駆動され、低速クロック動作時に赤色点灯
駆動される。又、ＬＥＤ （Ｌ２ ）は、ロウ１１ バッテリイ状態時に赤色点滅駆動され、急速充電状態時
に橙（赤＋緑）色点灯駆動され、充電完了状態時に緑色
点灯駆動される。又、ＬＥＤ （Ｌ３ ）は、ＡＣアダ
プタ２９の有効接続状態時に赤色点灯駆動され、ＡＣア
ダプタ２９の有効接続状態下で、かつ電源回路３０の異
常状態時に赤色点滅駆動される。
３１０ハパワーコントロールＣ Ｐ Ｕ ３０Ｂから出
力されたディジタル量のチャージコントロールデータを
アナログ量の信号に変換しメインバッテリイ３１Ａ用の
チャージユニット３１１に供給するＤ／Ａ変換器である
。３１１はパワーコントロールＣＰＵ３０６の制御の下
にＤ／Ａ変換器３１０より出力されるチャージコントロ
ール信号に従いメインバッテリイ３１Ａをチャージする
チャージユニットである。
力されたディジタル量のチャージコントロールデータを
アナログ量の信号に変換しメインバッテリイ３１Ａ用の
チャージユニット３１１に供給するＤ／Ａ変換器である
。３１１はパワーコントロールＣＰＵ３０６の制御の下
にＤ／Ａ変換器３１０より出力されるチャージコントロ
ール信号に従いメインバッテリイ３１Ａをチャージする
チャージユニットである。
３１２はメインバッテリイ３１′Ａのチャージ電流を含
む装置内の総合電流を検出する電流検出器である。
む装置内の総合電流を検出する電流検出器である。
３１４は装置内の回路に流れる電流（バックアップ電流
を除く）を検出する電流検出器である。３１５は電流検
出器３１４を経たＡＣアダプタ２９の電源又１２ はメインバッテリイ３１Ａの電源から装置内の各部動作
電源を得るＤＣ−ＤＣコンバータである。３１６は電流
検出器３１２ ， ３１４の各検出電流値、メインバッ
テリイ３１Ａの出力電圧、ＤＣ−ＤＣコンバータ３１５
の出力電圧等をディジタルデータとしてパワーコントロ
ールＣ Ｐ Ｕ ３０６に供給するためのアナログ／デ
ィジタル変換を行なうＡ／Ｄ変換器である。３１７はパ
ワーコントロールＣ Ｐ ０ ３０ＢとメインＣＰＵ１
１との間で情報を送受するためのシリアルＩ／Ｏである
。３１８はサブバッテリイ３１Ｂをチャージするチャー
ジユニットである。３１９はメインバッテリイ３１Ａと
サブバッテリイ３１Ｂの各電源を受けてバックアップ電
源（ Ｖ ＢＫ）を得るＤＣ−ＤＣコンバータである。
を除く）を検出する電流検出器である。３１５は電流検
出器３１４を経たＡＣアダプタ２９の電源又１２ はメインバッテリイ３１Ａの電源から装置内の各部動作
電源を得るＤＣ−ＤＣコンバータである。３１６は電流
検出器３１２ ， ３１４の各検出電流値、メインバッ
テリイ３１Ａの出力電圧、ＤＣ−ＤＣコンバータ３１５
の出力電圧等をディジタルデータとしてパワーコントロ
ールＣ Ｐ Ｕ ３０６に供給するためのアナログ／デ
ィジタル変換を行なうＡ／Ｄ変換器である。３１７はパ
ワーコントロールＣ Ｐ ０ ３０ＢとメインＣＰＵ１
１との間で情報を送受するためのシリアルＩ／Ｏである
。３１８はサブバッテリイ３１Ｂをチャージするチャー
ジユニットである。３１９はメインバッテリイ３１Ａと
サブバッテリイ３１Ｂの各電源を受けてバックアップ電
源（ Ｖ ＢＫ）を得るＤＣ−ＤＣコンバータである。
第３図及び第４図はそれぞれパワーコントロールＣ Ｐ
Ｕ ＢＯＢの処理フローを示すフローチャートであり
、このうち、第３図はバワーオフ時の処理ルーチンを示
し、第４図はパワーオン時の処理ルーチンを示す。
Ｕ ＢＯＢの処理フローを示すフローチャートであり
、このうち、第３図はバワーオフ時の処理ルーチンを示
し、第４図はパワーオン時の処理ルーチンを示す。
第５図乃至第７図はそれぞれＣＰＵＩＩにより実１３
行される処理フローを示すフローチャートであり、第５
図はレジューム設定処理ルーチンを示し、第６図はＮＭ
Ｉ処理ルーチンを示し、第７図はシステムブート処理ル
ーチンを示す。
図はレジューム設定処理ルーチンを示し、第６図はＮＭ
Ｉ処理ルーチンを示し、第７図はシステムブート処理ル
ーチンを示す。
ここで上記各図を参照して本発明の一実施例に於ける動
作を説明する。
作を説明する。
電源回路３０のパワーコントロールＣ Ｐ Ｕ ３０Ｂ
は電源スイッチ３０１の操作状態を常時監視している。
は電源スイッチ３０１の操作状態を常時監視している。
即ち、パワーコントロールＣ Ｐ Ｕ ３０Ｂは、装置
が電源オフ（パワーオフ）状態にあるとき、第３図に示
すような処理ルーチンを実行し、装置が電源オン（パワ
ーオン）状態にあるとき、第４図に示すような処理ルー
チンを実行して、電源スイッチ３０１の操作状態と、電
源及び装置の状態を常時監視している。
が電源オフ（パワーオフ）状態にあるとき、第３図に示
すような処理ルーチンを実行し、装置が電源オン（パワ
ーオン）状態にあるとき、第４図に示すような処理ルー
チンを実行して、電源スイッチ３０１の操作状態と、電
源及び装置の状態を常時監視している。
装置がパワーオフ状態にあるとき、電源スイッチ３０１
が操作されると、そのスイッチ操作の状態カハラレルＩ
／０３０５に保持され、その状態が所定の処理タイミン
グでパワーコントローノｉ／Ｃ Ｐ Ｕ３０６に読み込
まれて、電源スイッチ３０ｌの操作さ１ ４ れたことが認識される（第３図ステップＡ１３）。
が操作されると、そのスイッチ操作の状態カハラレルＩ
／０３０５に保持され、その状態が所定の処理タイミン
グでパワーコントローノｉ／Ｃ Ｐ Ｕ３０６に読み込
まれて、電源スイッチ３０ｌの操作さ１ ４ れたことが認識される（第３図ステップＡ１３）。
この際は、電源スイッチ３０１の操作されたことが認識
ざれる度に、電源スイッチ３０ｌの操作時間を認識する
ための所定のカウンタ（ＣＴＲ）が更新（＋１）され（
第３図ステップＡｌ４）、その更新したカウント値が設
定値（Ｎ）に達するまで、第３図に示すステップＡ１〜
Ａ１５の処理が繰り返し実行される。
ざれる度に、電源スイッチ３０ｌの操作時間を認識する
ための所定のカウンタ（ＣＴＲ）が更新（＋１）され（
第３図ステップＡｌ４）、その更新したカウント値が設
定値（Ｎ）に達するまで、第３図に示すステップＡ１〜
Ａ１５の処理が繰り返し実行される。
上記電源スイッチ３０１が、上記処理ステップを繰り返
し実行している際に継続して操作され、上記カウンタ（
ＣＴＲ）の値が設定値（Ｎ）に達すると、第４図に示す
パワーオン時の処理ルーチンに入り、パワーオン処理が
実行される（第４図ステップＢ２）。
し実行している際に継続して操作され、上記カウンタ（
ＣＴＲ）の値が設定値（Ｎ）に達すると、第４図に示す
パワーオン時の処理ルーチンに入り、パワーオン処理が
実行される（第４図ステップＢ２）。
このように、パワーコントロールＣ Ｐ Ｕ ３０Ｂは
、装置が電源オフ（パワーオフ）状態にあるとき、第３
図に示すような処理ルーチンを実行して、電源スイッチ
３０１の操作状態と、電源及び装置の状態を常時監視し
、電源及び装置の状態を外部表示する。 又、装置がパ
ワーオン状態にあるとき、１ ５ 電源スイッチ３０１が操作されると、そのスイッチ操作
の状態が上記したバワーオフ処理ルーチンのときと同様
にして、その状態がパワーコントロールＣ Ｐ Ｕ Ｈ
ｅに読み込まれて、電源スイッチＳｏｌの操作されたこ
とが認識され（第３図ステップＢ２２）、電源スイッチ
３０ｌの操作されたことが認識される度に、上記カウン
タ（ＣＴＲ）が更新（＋１）されて（第３図ステップ８
２３）、その更新したカウント値が設定値（Ｍ）に達す
るまで、第４図に示すステップＢ３〜Ｂ２４の処理が繰
り返し実行される。
、装置が電源オフ（パワーオフ）状態にあるとき、第３
図に示すような処理ルーチンを実行して、電源スイッチ
３０１の操作状態と、電源及び装置の状態を常時監視し
、電源及び装置の状態を外部表示する。 又、装置がパ
ワーオン状態にあるとき、１ ５ 電源スイッチ３０１が操作されると、そのスイッチ操作
の状態が上記したバワーオフ処理ルーチンのときと同様
にして、その状態がパワーコントロールＣ Ｐ Ｕ Ｈ
ｅに読み込まれて、電源スイッチＳｏｌの操作されたこ
とが認識され（第３図ステップＢ２２）、電源スイッチ
３０ｌの操作されたことが認識される度に、上記カウン
タ（ＣＴＲ）が更新（＋１）されて（第３図ステップ８
２３）、その更新したカウント値が設定値（Ｍ）に達す
るまで、第４図に示すステップＢ３〜Ｂ２４の処理が繰
り返し実行される。
この際、電源制御インターフェイス２８は、パワーコン
トロールＣ Ｐ ０ ３０Ｂから、電源異常情報を受け
ると、その電源異常情報の内容に従うＮＭＩ（ローバッ
テリイＮＭＩ，パワースイッチオフＮＭｌ等）を発生し
、ホストＣＰＵＩＩに送出する。
トロールＣ Ｐ ０ ３０Ｂから、電源異常情報を受け
ると、その電源異常情報の内容に従うＮＭＩ（ローバッ
テリイＮＭＩ，パワースイッチオフＮＭｌ等）を発生し
、ホストＣＰＵＩＩに送出する。
ホストＣＰＵＩＩは、電源制御インターフェイス２８よ
りパワースイッチオフＮＭＩを受けると、、レジューム
機能の設定状態を認識し、レジューム設定状態にあると
きはバックアップＲＡＭｌ９を用い１６ たレジューム処理を終了して後、応答情報を電源制御イ
ンターフエイス２８を介してパワーコントロールＣ Ｐ
Ｕ ３０Ｂに返す。
りパワースイッチオフＮＭＩを受けると、、レジューム
機能の設定状態を認識し、レジューム設定状態にあると
きはバックアップＲＡＭｌ９を用い１６ たレジューム処理を終了して後、応答情報を電源制御イ
ンターフエイス２８を介してパワーコントロールＣ Ｐ
Ｕ ３０Ｂに返す。
又、ＮＭＩがローバッテリイ状態のＮＭＩであるときは
、レジュームモードフラグの内容に拘らず、レジューム
機能を起動して、ＣＰＵレジスタ、各種ＬＳＩ情報等を
含む状態再現が可能なシステム情報をバックアップＲＡ
Ｍｌ９に保存スル。
、レジュームモードフラグの内容に拘らず、レジューム
機能を起動して、ＣＰＵレジスタ、各種ＬＳＩ情報等を
含む状態再現が可能なシステム情報をバックアップＲＡ
Ｍｌ９に保存スル。
このように、パワーコントロールＣ Ｐ Ｕ ＳＯＢは
、装置が電源オフ（パワーオフ）状態にあるとき、第３
図に示すような処理ルーチンを実行し、装置が電源オン
（パワーオン）状態にあるとき、第４図に示すような処
理ルーチンを実行して、それぞれの電源スイッチ３０１
の操作状態と、電源及び装置の状態を常時監視し、異常
を検出すると、その電源異常情報を電源制御インターフ
ェイス２８に出力する。
、装置が電源オフ（パワーオフ）状態にあるとき、第３
図に示すような処理ルーチンを実行し、装置が電源オン
（パワーオン）状態にあるとき、第４図に示すような処
理ルーチンを実行して、それぞれの電源スイッチ３０１
の操作状態と、電源及び装置の状態を常時監視し、異常
を検出すると、その電源異常情報を電源制御インターフ
ェイス２８に出力する。
電源制御インターフェイスは上記電源異常情報を受ける
と、その電源異常情報の内容に従うＮＭＩ（禁止不可能
割り込み）を発生し、ホストＣＰ１７ Ｕｌｌに送出する。
と、その電源異常情報の内容に従うＮＭＩ（禁止不可能
割り込み）を発生し、ホストＣＰ１７ Ｕｌｌに送出する。
ホストＣＰＵＩＩはこのＮＭＩを受け付けると、第６図
に示すＮＭＩ処理を実行し、そのＮＭＩがローバッテリ
イ状態のＮＭＩであるときは、レジュームモードフラグ
の内容に拘らず、レジューム機能を起動して、ＣＰＵレ
ジスタ、各種ＬＳＩ情報等を含む状態再現が可能なシス
テム情報をバックアップＲＡＭ１９に保存する。
に示すＮＭＩ処理を実行し、そのＮＭＩがローバッテリ
イ状態のＮＭＩであるときは、レジュームモードフラグ
の内容に拘らず、レジューム機能を起動して、ＣＰＵレ
ジスタ、各種ＬＳＩ情報等を含む状態再現が可能なシス
テム情報をバックアップＲＡＭ１９に保存する。
又、通常の動作終了によるＮＭＩ（パワースイッチオフ
ＮＭＩ）に対しては、レジュームモードフラグを参照し
、同フラグがオン（“有効″）となっていれば、レジュ
ーム処理を実行し、同フラグがオフ（“無効”）となっ
ていれば、レジューム処理を実行せず、電源遮断処理（
パヮーオフ処理）に入る。
ＮＭＩ）に対しては、レジュームモードフラグを参照し
、同フラグがオン（“有効″）となっていれば、レジュ
ーム処理を実行し、同フラグがオフ（“無効”）となっ
ていれば、レジューム処理を実行せず、電源遮断処理（
パヮーオフ処理）に入る。
システム立ち上げ時に於いては第７図に示すシステムブ
ート処理を実行して、レジュームモードフラグがオン（
“有効”）となっていれば、バックアップＲＡＭの保存
情報をもとにシステム情報を復元しシステムへ制御を移
す。
ート処理を実行して、レジュームモードフラグがオン（
“有効”）となっていれば、バックアップＲＡＭの保存
情報をもとにシステム情報を復元しシステムへ制御を移
す。
１８
上記したように、ローバッテリイ状態を検出したとき、
そのＮＭＩ処理に於いて、レジュームの設定状態を無視
してレジューム処理を実行する構成としたので、レジュ
ーム機能の設定内容（有効／無効）に拘らず、ローバッ
テリイ状態等の電源異常が発生したとき、その時点での
データ保存が確実に行なえ、操作性及び信頼性の向上が
図れる。
そのＮＭＩ処理に於いて、レジュームの設定状態を無視
してレジューム処理を実行する構成としたので、レジュ
ーム機能の設定内容（有効／無効）に拘らず、ローバッ
テリイ状態等の電源異常が発生したとき、その時点での
データ保存が確実に行なえ、操作性及び信頼性の向上が
図れる。
尚、この発明による電源制御手段は第１図に示すシステ
ム構成に限らず、他のシステム構成に於いても容易に適
用可能である。
ム構成に限らず、他のシステム構成に於いても容易に適
用可能である。
［発明の効果］
以上詳記したように本発明によれば、レジューム機能の
有効／無効を設定する手段と、内部電源の状態を監視し
、同電源の異常を検出したとき、割り込みを発生する手
段と、同割り込みが発生したとき、上記レジュームの設
定状態を無視してレジューム処理を実行する手段とを備
えてなる構成としたことにより、レジューム機能の設定
内容（有効／無効）に拘らず、ローバッテリイ状態等の
電源異常が発生したとき、その時点でのデータ１９ 保存が確実に行なえ、操作性及び信頼性の向上が図れる
。
有効／無効を設定する手段と、内部電源の状態を監視し
、同電源の異常を検出したとき、割り込みを発生する手
段と、同割り込みが発生したとき、上記レジュームの設
定状態を無視してレジューム処理を実行する手段とを備
えてなる構成としたことにより、レジューム機能の設定
内容（有効／無効）に拘らず、ローバッテリイ状態等の
電源異常が発生したとき、その時点でのデータ１９ 保存が確実に行なえ、操作性及び信頼性の向上が図れる
。
第１図（Ａ）は本発明の要旨を説明するためのブロック
図、同図（Ｂ）は本発明の一実施例に於けるシステム構
成を示すブロック図、第２図は上記実施例に於ける電源
回路の構成を示すブロック図、第３図及び第４図はそれ
ぞれ上記実施例に於けるパワーコントロールＣＰＵの処
理フローを示すフローチャート、第５図乃至第７図はそ
れぞれＣＰＵＩＩにより実行される上記実施例の処理フ
ローを示すフローチャートであり、第５図はレジューム
設定処理ルーチン、第６図はＮＭＩ処理ルーチン、第７
図はシステムブート処理ルーチンを示す。 １０・・・システムバス、ｌｌ・・・ＣＰＵ （ホスト
ＣＰＵ）、１２は・・・ＲＯＭ，１３は・・・ＲＡＭ，
１４・・・ＤＭＡコントローラ（ Ｄ Ｍ Ａ Ｃ ；
Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎ
ｔｒｏｌｌｅｒ ） 、ｌ５−・・割込みコントローラ
（Ｐ Ｉ Ｃ ；ＰｒｏｇｒａｍＩＩｌａｂｌｅ Ｉｎ
ｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ ） 、１Ｂ・
−゜イ２０ ンターバルタイｖ （ Ｐ Ｉ Ｔ ； Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｉｎｔｅｒｖａｔ Ｔｉｍｅｒ ） 、
１７−・・時計モジュール（ＲＴＣ；Ｒｅａｌ−ＴｉＩ
ｌｌｅ Ｃｌｏｃｋ ） 、Ｌ８−・・増設Ｒ Ａ Ｍ
， １９−・・バックアップＲＡＭ，２ｆｌ・・・ハ
ードディスクパック、２ＯＡ・・・ハードディスクドラ
イブ（ＨＤＤ） 、２０Ｂ・・・ハードディスクコント
ローラ（ＨＤＣ）２０Ｂでなる。 ２０Ｆ・・・フロッピィディスクコントローラ（Ｆ Ｄ
Ｃ）、２１・・・プリンタコントローラ（ＰＲＴ−Ｃ
ＯＮＴ）、２２−・・人出力インターフェイス（ＵＡＲ
Ｔ；Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ
Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ ）、２３
・・・キーボードコント．ローラ（ＫＢＣ）、２４・・
・表示コントローラ（Ｄ Ｉ Ｓ Ｐ−ＣＯＮＴ） 、
２５・・・ビデオＲＡＭ （ＶＲＡＭ） 、２Ｂ・・・
漢字ＲＯＭ１２７・・・辞書ＲＯＭ，２ｇ・・・電源制
御インターフェイス（ＰＳ−ＩＦ）、２９・・・電源ア
ダプタ（ＡＣアダプタ）、３０・・・インテリジェント
パワーサプライ（電源回路）、３１Ａ・・・メインバッ
テリイ （Ｍ−ＢＡＴＴ） 、３１Ｂ・・・サブバッテ
リイ （Ｓ−ＢＡＴＴ） 、３２・・・フロッピィディ
スクドライブ（ＦＤＤ） 、３３・・・外部フロッピィ
ディスクドライブ、３４・・・プリンタ、３５・・・２
１
図、同図（Ｂ）は本発明の一実施例に於けるシステム構
成を示すブロック図、第２図は上記実施例に於ける電源
回路の構成を示すブロック図、第３図及び第４図はそれ
ぞれ上記実施例に於けるパワーコントロールＣＰＵの処
理フローを示すフローチャート、第５図乃至第７図はそ
れぞれＣＰＵＩＩにより実行される上記実施例の処理フ
ローを示すフローチャートであり、第５図はレジューム
設定処理ルーチン、第６図はＮＭＩ処理ルーチン、第７
図はシステムブート処理ルーチンを示す。 １０・・・システムバス、ｌｌ・・・ＣＰＵ （ホスト
ＣＰＵ）、１２は・・・ＲＯＭ，１３は・・・ＲＡＭ，
１４・・・ＤＭＡコントローラ（ Ｄ Ｍ Ａ Ｃ ；
Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎ
ｔｒｏｌｌｅｒ ） 、ｌ５−・・割込みコントローラ
（Ｐ Ｉ Ｃ ；ＰｒｏｇｒａｍＩＩｌａｂｌｅ Ｉｎ
ｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ ） 、１Ｂ・
−゜イ２０ ンターバルタイｖ （ Ｐ Ｉ Ｔ ； Ｐｒｏｇｒａ
ｍｍａｂｌｅ Ｉｎｔｅｒｖａｔ Ｔｉｍｅｒ ） 、
１７−・・時計モジュール（ＲＴＣ；Ｒｅａｌ−ＴｉＩ
ｌｌｅ Ｃｌｏｃｋ ） 、Ｌ８−・・増設Ｒ Ａ Ｍ
， １９−・・バックアップＲＡＭ，２ｆｌ・・・ハ
ードディスクパック、２ＯＡ・・・ハードディスクドラ
イブ（ＨＤＤ） 、２０Ｂ・・・ハードディスクコント
ローラ（ＨＤＣ）２０Ｂでなる。 ２０Ｆ・・・フロッピィディスクコントローラ（Ｆ Ｄ
Ｃ）、２１・・・プリンタコントローラ（ＰＲＴ−Ｃ
ＯＮＴ）、２２−・・人出力インターフェイス（ＵＡＲ
Ｔ；Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ
Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ ）、２３
・・・キーボードコント．ローラ（ＫＢＣ）、２４・・
・表示コントローラ（Ｄ Ｉ Ｓ Ｐ−ＣＯＮＴ） 、
２５・・・ビデオＲＡＭ （ＶＲＡＭ） 、２Ｂ・・・
漢字ＲＯＭ１２７・・・辞書ＲＯＭ，２ｇ・・・電源制
御インターフェイス（ＰＳ−ＩＦ）、２９・・・電源ア
ダプタ（ＡＣアダプタ）、３０・・・インテリジェント
パワーサプライ（電源回路）、３１Ａ・・・メインバッ
テリイ （Ｍ−ＢＡＴＴ） 、３１Ｂ・・・サブバッテ
リイ （Ｓ−ＢＡＴＴ） 、３２・・・フロッピィディ
スクドライブ（ＦＤＤ） 、３３・・・外部フロッピィ
ディスクドライブ、３４・・・プリンタ、３５・・・２
１
Claims (1)
- レジューム機能の有効／無効を設定する手段と、内部電
源の状態を監視し、同電源の異常を検出したとき、割り
込みを発生する手段と、同割り込みが発生したとき、上
記レジュームの設定状態を無視してレジューム処理を実
行する手段とを具備してなることを特徴とするパーソナ
ルコンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162235A JPH0327419A (ja) | 1989-06-23 | 1989-06-23 | パーソナルコンピュータ |
| EP19900111564 EP0404061A3 (en) | 1989-06-23 | 1990-06-19 | Computer having a resume function and operable on an internal power source |
| KR1019900009235A KR920008442B1 (ko) | 1989-06-23 | 1990-06-22 | 레쥼기능을 가지며, 내부전원을 사용하여 동작하는 컴퓨터 |
| US07/943,982 US5218607A (en) | 1989-06-23 | 1992-09-11 | Computer having a resume function and operable on an internal power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162235A JPH0327419A (ja) | 1989-06-23 | 1989-06-23 | パーソナルコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327419A true JPH0327419A (ja) | 1991-02-05 |
Family
ID=15750544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162235A Pending JPH0327419A (ja) | 1989-06-23 | 1989-06-23 | パーソナルコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0404061A3 (ja) |
| JP (1) | JPH0327419A (ja) |
| KR (1) | KR920008442B1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993007556A1 (fr) * | 1991-09-30 | 1993-04-15 | Kabushiki Kaisha Toshiba | Systeme de commande d'alimentation |
| US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
| US6030627A (en) * | 1994-01-29 | 2000-02-29 | Lucky Ltd. | Antimicrobial cosmetic pigment, its production process, and a cosmetic containing it |
| KR100401476B1 (ko) * | 2001-07-06 | 2003-10-10 | 김상곤 | 펼침 및 접힘 동작이 용이한 낚시대 |
| US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| US8958252B2 (en) | 2011-03-24 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| US9024669B2 (en) | 2011-01-05 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
| US9054678B2 (en) | 2012-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9064599B2 (en) | 2011-02-10 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit |
| US9083327B2 (en) | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| US9202567B2 (en) | 2011-01-27 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit |
| US9355687B2 (en) | 2011-03-11 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Storage circuit |
| US9508448B2 (en) | 2011-03-08 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
| US9608005B2 (en) | 2013-08-19 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit including oxide semiconductor devices |
| US10090333B2 (en) | 2011-05-19 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Arithmetic circuit and method of driving the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69227139T2 (de) * | 1991-03-08 | 1999-02-18 | Fujitsu Ltd., Kawasaki, Kanagawa | Batteriebetriebene Einheit |
| JP3019934B2 (ja) * | 1991-05-01 | 2000-03-15 | ソニー株式会社 | 情報処理方法及び装置 |
| US5297282A (en) * | 1991-05-29 | 1994-03-22 | Toshiba America Information Systems, Inc. | Resume processing function for the OS/2 operating system |
| DE69333717T2 (de) * | 1992-09-17 | 2005-12-01 | Kabushiki Kaisha Toshiba | Tragbarer Rechner mit zugeordneter Registergruppe und Peripheriesteuerbus zwischen Systembus und Peripheriesteuerung |
| JPH06124147A (ja) * | 1992-10-13 | 1994-05-06 | Sanyo Electric Co Ltd | 情報処理装置 |
| JPH0955781A (ja) * | 1995-08-17 | 1997-02-25 | Sony Corp | 携帯電話機 |
| EP0849660B1 (fr) * | 1996-12-19 | 2004-10-27 | Koninklijke Philips Electronics N.V. | Appareil électronique portable doté d'un dispositif pour détecter une variation de la tension d'alimentation |
| JPH1139143A (ja) * | 1997-07-22 | 1999-02-12 | Teijin Seiki Co Ltd | 演算装置、該装置の制御方法、前記装置の制御プログラムを記憶した記憶媒体、演算装置を利用した電子回路装置、該装置の制御方法、前記装置の制御プログラムを記憶した記憶媒体 |
| CN1581021B (zh) * | 2003-08-07 | 2010-05-26 | 宏达国际电子股份有限公司 | 减少冷开机机率的个人数字助理及其方法 |
| DE602004022129D1 (de) * | 2004-02-11 | 2009-09-03 | High Tech Comp Corp | Verfahren und Computersystem zur Reduzierung der Kaltresetwahrscheinlichkeit |
| US7512825B2 (en) | 2004-09-27 | 2009-03-31 | Hewlett-Packard Development Company, L.P. | Responding to DC power degradation |
| TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
| US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169218A (ja) * | 1986-01-17 | 1987-07-25 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 情報処理システムのアプリケ−シヨン中断再開装置 |
| US4763333A (en) * | 1986-08-08 | 1988-08-09 | Universal Vectors Corporation | Work-saving system for preventing loss in a computer due to power interruption |
| JPH0833790B2 (ja) * | 1986-12-26 | 1996-03-29 | 株式会社東芝 | コンピユ−タにおける電源遮断装置 |
-
1989
- 1989-06-23 JP JP1162235A patent/JPH0327419A/ja active Pending
-
1990
- 1990-06-19 EP EP19900111564 patent/EP0404061A3/en not_active Withdrawn
- 1990-06-22 KR KR1019900009235A patent/KR920008442B1/ko not_active Expired
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993007556A1 (fr) * | 1991-09-30 | 1993-04-15 | Kabushiki Kaisha Toshiba | Systeme de commande d'alimentation |
| US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
| US6030627A (en) * | 1994-01-29 | 2000-02-29 | Lucky Ltd. | Antimicrobial cosmetic pigment, its production process, and a cosmetic containing it |
| KR100401476B1 (ko) * | 2001-07-06 | 2003-10-10 | 김상곤 | 펼침 및 접힘 동작이 용이한 낚시대 |
| US9818749B2 (en) | 2011-01-05 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
| US9330759B2 (en) | 2011-01-05 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
| US9024669B2 (en) | 2011-01-05 | 2015-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Storage element, storage device, and signal processing circuit |
| US9202567B2 (en) | 2011-01-27 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit |
| US9064599B2 (en) | 2011-02-10 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit |
| US9508448B2 (en) | 2011-03-08 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
| US9767862B2 (en) | 2011-03-08 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and signal processing circuit |
| US9355687B2 (en) | 2011-03-11 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Storage circuit |
| US8958252B2 (en) | 2011-03-24 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| US10090333B2 (en) | 2011-05-19 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Arithmetic circuit and method of driving the same |
| US8873308B2 (en) | 2012-06-29 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing circuit |
| US9083327B2 (en) | 2012-07-06 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| US9054678B2 (en) | 2012-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9312851B2 (en) | 2012-07-06 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US9608005B2 (en) | 2013-08-19 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Memory circuit including oxide semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910001552A (ko) | 1991-01-31 |
| EP0404061A2 (en) | 1990-12-27 |
| EP0404061A3 (en) | 1992-04-15 |
| KR920008442B1 (ko) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5218607A (en) | Computer having a resume function and operable on an internal power source | |
| JP3674855B2 (ja) | 電源制御装置および電源制御方法 | |
| KR920008442B1 (ko) | 레쥼기능을 가지며, 내부전원을 사용하여 동작하는 컴퓨터 | |
| US10910870B2 (en) | Charging device and charging method | |
| US6274949B1 (en) | Back-up power accessory for a computer | |
| US9846472B2 (en) | Firmware update method and power system thereof | |
| US5239495A (en) | Power supply control system for a portable computer | |
| EP0404588A2 (en) | A power supply control system for a computer | |
| EP0484745B1 (en) | Apparatus for controlling the power supply in a computer system | |
| JP4173942B2 (ja) | バックアップ電源モジュール、バックアップ電源装置及びコンピュータ | |
| EP0426133B1 (en) | Personal computer for disabling resume mode upon replacement of HDD | |
| JPS63184124A (ja) | 電力供給中断時の仕事救済システム | |
| JP3224026B2 (ja) | 電源強制遮断機能つきコンピュータ | |
| CN116841373A (zh) | 嵌入式计算模块转接电路、载板系统和服务器 | |
| JPH11191026A (ja) | 電源及びハードウェア障害の切り分け装置及びその方法 | |
| JP2724211B2 (ja) | コンピュータシステム | |
| JPH05181430A (ja) | コンピュータシステムの電源制御装置及び電源制御方法 | |
| JP2997584B2 (ja) | 電源制御装置 | |
| EP0429781B1 (en) | Resume control system and method for executing resume processing while checking operation mode of CPU | |
| JP2791111B2 (ja) | パーソナルコンピュータ | |
| JPH09128114A (ja) | コンピュータシステム及びコンピュータシステムに適用するカード方式のインターフェース装置 | |
| JPH0327413A (ja) | パーソナルコンピュータ | |
| JPH0454621A (ja) | パーソナルコンピュータ | |
| KR950012060B1 (ko) | 노트북 컴퓨터의 전원공급 제어장치 및 그 방법 | |
| JPH0454619A (ja) | パーソナルコンピュータ |