JPH0327461A - フレーム送信完了判定方式 - Google Patents
フレーム送信完了判定方式Info
- Publication number
- JPH0327461A JPH0327461A JP1162062A JP16206289A JPH0327461A JP H0327461 A JPH0327461 A JP H0327461A JP 1162062 A JP1162062 A JP 1162062A JP 16206289 A JP16206289 A JP 16206289A JP H0327461 A JPH0327461 A JP H0327461A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- data
- communication line
- frame
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
メモリ、ダイレクトメモリアクセス制御装置およびハイ
レベルデータリンク制御装置を具備する通信制御装置に
おけるフレーム送信完了判定方式に関し、 一フレーム分のデータが転送された後、フレームの欠落
を生ずること無く通信を終了可能とすることを目的とし
、 ダイレクトメモリアクセス制御装置がメモリに格納され
たーフレーム分のデータを順次抽出して複数バイトの先
入先出バソファを具備するハイレベルデータリンク制御
装置に転送し、転送終了した時点で転送終了信号を送出
し、ハイレベルデータリンク制御装置がデータに先頭情
報および末尾情報を付加して所定形式のフレームを組立
て、通信回線に送出する通信制御装置において、ハイレ
ベルデータリンク制御装置に転送済みで通信回線に未送
出のデータおよび末尾情報のデータ量と、通信回線の送
信速度とに基づき、未送出データおよび末尾情報の送出
時間を算定する時間算定手段を設け、ダイレクトメモリ
アクセス制御装置から転送終了信号を伝達された後、送
出時間後をフレームの送信完了時期と判定する様に構戒
する。
レベルデータリンク制御装置を具備する通信制御装置に
おけるフレーム送信完了判定方式に関し、 一フレーム分のデータが転送された後、フレームの欠落
を生ずること無く通信を終了可能とすることを目的とし
、 ダイレクトメモリアクセス制御装置がメモリに格納され
たーフレーム分のデータを順次抽出して複数バイトの先
入先出バソファを具備するハイレベルデータリンク制御
装置に転送し、転送終了した時点で転送終了信号を送出
し、ハイレベルデータリンク制御装置がデータに先頭情
報および末尾情報を付加して所定形式のフレームを組立
て、通信回線に送出する通信制御装置において、ハイレ
ベルデータリンク制御装置に転送済みで通信回線に未送
出のデータおよび末尾情報のデータ量と、通信回線の送
信速度とに基づき、未送出データおよび末尾情報の送出
時間を算定する時間算定手段を設け、ダイレクトメモリ
アクセス制御装置から転送終了信号を伝達された後、送
出時間後をフレームの送信完了時期と判定する様に構戒
する。
本発明は、メモリ、ダイレクトメモリアクセス制御装置
およびハイレヘルデータリンク制御装置を具備する通信
制御装置におけるフレーム送信完了判定方式に関する。
およびハイレヘルデータリンク制御装置を具備する通信
制御装置におけるフレーム送信完了判定方式に関する。
沁４図は本発明の対象となる通信システムの一例を示す
図であり、第５図は従来ある通信制御装置の一例を示す
図であり、第６図は通信回線に送出されるフレーム形式
の一例を示す図であり、第７図は従来あるフレーム転送
過程の一例を示す図である。
図であり、第５図は従来ある通信制御装置の一例を示す
図であり、第６図は通信回線に送出されるフレーム形式
の一例を示す図であり、第７図は従来あるフレーム転送
過程の一例を示す図である。
第４図において、交換機１と端末装置４とを結ぶ通信回
線３が、通信制御装置２を介して収容されている。
線３が、通信制御装置２を介して収容されている。
なお交換機ｌから端末装置４に転送されるデータは、第
６図に示す如く、所定長くバイト数〉のデータＤに、先
頭情報Ｈ Ｉとしてフレームの先頭を示す開始フラグＯ
Ｆを付加し、末尾情報ＴＩとして誤り検査符号ＦＣＳお
よびフレームの末尾を示す終了フラグＣＦとを付加した
フレーム形式を構戒する必要がある。
６図に示す如く、所定長くバイト数〉のデータＤに、先
頭情報Ｈ Ｉとしてフレームの先頭を示す開始フラグＯ
Ｆを付加し、末尾情報ＴＩとして誤り検査符号ＦＣＳお
よびフレームの末尾を示す終了フラグＣＦとを付加した
フレーム形式を構戒する必要がある。
第４図乃至第７図において、処理装置（ＣＰＵ）２１は
通信回線３に送出すべきーフレーム分の（例えば第一バ
イトデータｄ，乃至第六バイトデータｄ６から構或され
る）データＤをメモリ（ＲＡＭ）２２に蓄積すると、ダ
イレクトメモリアクセス制御装置（ＤＭＡＣ）２３に転
送起動信号Ｓを伝達する。
通信回線３に送出すべきーフレーム分の（例えば第一バ
イトデータｄ，乃至第六バイトデータｄ６から構或され
る）データＤをメモリ（ＲＡＭ）２２に蓄積すると、ダ
イレクトメモリアクセス制御装置（ＤＭＡＣ）２３に転
送起動信号Ｓを伝達する。
転送起動信号Ｓを受信したダイレクトメモリアクセス制
御装置（ＤＭＡＣ）２ ３は、ハイレベルデータリンク
制御装置（ＨＤＬＣ）２４に送信要求を伝達する。
御装置（ＤＭＡＣ）２ ３は、ハイレベルデータリンク
制御装置（ＨＤＬＣ）２４に送信要求を伝達する。
ハイレベルデータリンク制御装置（Ｈ Ｄ Ｌ Ｃ）２
４は、それぞれ一バイトの蓄積容量を有する先入先出バ
ソファ （ＦＩＦＯ）２４１および２４２から構威され
る先入先出バッファ２４０と、通信回線３にフレームを
送出する送信部（ＴＸ）２４３と、誤り検査符号ＦＣＳ
を生威する誤り検査符号生成部（ＦＣＳＧ）２４４と、
開始フラグＯＦおよび終了フラグＣＦ等を生或するフラ
グ生或部（ＦＬＧ）２４５とを具備している。
４は、それぞれ一バイトの蓄積容量を有する先入先出バ
ソファ （ＦＩＦＯ）２４１および２４２から構威され
る先入先出バッファ２４０と、通信回線３にフレームを
送出する送信部（ＴＸ）２４３と、誤り検査符号ＦＣＳ
を生威する誤り検査符号生成部（ＦＣＳＧ）２４４と、
開始フラグＯＦおよび終了フラグＣＦ等を生或するフラ
グ生或部（ＦＬＧ）２４５とを具備している。
ダイレクトメモリアクセス制御装ｉｆｆ （ＤＭＡＣ）
２３からデータＤが転送されていない状態では、送信部
（ＴＸ）２４３は先人先出バソファ（ＦＩＦＯ）２４１
および２４２に蓄積されるアイドルフラグｉを順次抽出
し、通信回線３に送出している。
２３からデータＤが転送されていない状態では、送信部
（ＴＸ）２４３は先人先出バソファ（ＦＩＦＯ）２４１
および２４２に蓄積されるアイドルフラグｉを順次抽出
し、通信回線３に送出している。
かかる状態で、送信要求を受信したハイレヘルデータリ
ンク制御装置（ＨＤＬＣ）２４は、ダイレクトメモリア
クセス制御装置．（ＤＭＡＣ）２ ３に第一バイｌ−デ
ータｄ１および第二バイトデータｄ２の転送を要求する
。
ンク制御装置（ＨＤＬＣ）２４は、ダイレクトメモリア
クセス制御装置．（ＤＭＡＣ）２ ３に第一バイｌ−デ
ータｄ１および第二バイトデータｄ２の転送を要求する
。
転送要求を受信したダイレクトメモリアクセス制御装置
（ＤＭＡＣ）２３が、メモリ （ＲＡＭ）２２からデー
タＤの第一バイトデータｄ，および第二バイトデータｄ
２を順次抽出し、ハイレベルデータリンク制御装置（Ｈ
ＤＬＣ）２４に順次転送する。
（ＤＭＡＣ）２３が、メモリ （ＲＡＭ）２２からデー
タＤの第一バイトデータｄ，および第二バイトデータｄ
２を順次抽出し、ハイレベルデータリンク制御装置（Ｈ
ＤＬＣ）２４に順次転送する。
ハイレベルデータリンク制御装置（ＨＤＬＣ）２４にお
いては、最初に転送された第一バイトデータｄ，を一旦
先入先出バソファ（ＦＩＦＯ）２４ｌに蓄積し、続いて
第二バイトデータｄ２が転送されると、第一バイトデー
タｄ．を先人先出バンファ（ＦＩＦＯ）２４１から先人
先出バソファＣＦＩＦＯ）２４２に転送した後、先入先
出バソファ （ＦＩＦＯ）２４１に第二バイトデータｄ
２を蓄積する。
いては、最初に転送された第一バイトデータｄ，を一旦
先入先出バソファ（ＦＩＦＯ）２４ｌに蓄積し、続いて
第二バイトデータｄ２が転送されると、第一バイトデー
タｄ．を先人先出バンファ（ＦＩＦＯ）２４１から先人
先出バソファＣＦＩＦＯ）２４２に転送した後、先入先
出バソファ （ＦＩＦＯ）２４１に第二バイトデータｄ
２を蓄積する。
次に送信部（ＴＸ）２４３は、フラグ生威部（ＦＬＧ）
２４５が生成する開始フラグＯＦ（−バイト）を通信回
線３に送出した後、先入先出バッファ （Ｆ Ｉ ＦＯ
） ２ ４．２に蓄積されている第一八イトデータｄ
１を通信回線３に送出すると共に、ダイレクトメモリア
クセス制御装置（ＤＭＡＣ）２３に後続ハイトデータの
転送を要求する。
２４５が生成する開始フラグＯＦ（−バイト）を通信回
線３に送出した後、先入先出バッファ （Ｆ Ｉ ＦＯ
） ２ ４．２に蓄積されている第一八イトデータｄ
１を通信回線３に送出すると共に、ダイレクトメモリア
クセス制御装置（ＤＭＡＣ）２３に後続ハイトデータの
転送を要求する。
転送要求を受信したダイレクトメモリアクセス制御装置
（Ｄ’ＭＡＣ）２３が、メモリ（ＲＡＭ）２２からデー
タＤの第三バイトデータｄ３を抽出し、ハイレベルデー
タリンク制御装置（ＨＤＬＣ〉 ２４に転送すると、ハ
イレベルデータリンク制御装！ （ＨＤＬＣ）２４は、
第一バイトデータｄ２を先人先出バソファ（ＦＩＦＯ）
２４１から先入先出バソファ（ＦＩＦＯ）２４２に転送
した後、先人先出バソファ（ＦＩＦＯ）２４１に第三バ
イトデータｄ３を蓄積する。
（Ｄ’ＭＡＣ）２３が、メモリ（ＲＡＭ）２２からデー
タＤの第三バイトデータｄ３を抽出し、ハイレベルデー
タリンク制御装置（ＨＤＬＣ〉 ２４に転送すると、ハ
イレベルデータリンク制御装！ （ＨＤＬＣ）２４は、
第一バイトデータｄ２を先人先出バソファ（ＦＩＦＯ）
２４１から先入先出バソファ（ＦＩＦＯ）２４２に転送
した後、先人先出バソファ（ＦＩＦＯ）２４１に第三バ
イトデータｄ３を蓄積する。
以下同様に、ハイレベルデータリンク制御装置（ＨＤＬ
Ｃ）２４が先入先出バッファ（Ｐ Ｉ Ｆ０）２４２に
蓄積されている第二バイトデータｄ２以降を順次通信回
線３に送出すると共に、ダイレクトメモリアクセス制御
装置（ＤＭＡＣ）２３に後続バイトデータの転送を要求
すると、ダイレクトメモリアクセス制御装置（ＤＭＡＣ
）２３はメモリ （ＲＡＭ）２２からデータＤの第四バ
イトデータｄ４以降を順次抽出し、ハイレベルデータリ
ンク制御装置（ＨＤＬＣ）２４に転送し、第六バイトデ
ータｄ６を転送し終わると、通信回線３に送信すべきー
フレーム分のデータＤの転送が終了したと判定し、転送
終了信号Ｅを処理装置（ＣＰＵ）２１に返送する。〔な
お実際には、データＤの転送を終了したダイレクトメモ
リアクセス制御装置（ＤＭＡＣ）２３は、メモリ （Ｒ
ＡＭ）２２内の所定記憶領域に転送終了信号Ｅを蓄積し
た後、処理装置（ＣＰＵ）２１に転送終了割込信号を伝
達する。） ダイレクトメモリアクセス制御装置（ＤＭＡＣ）２３が
第六バイ１・データｄ６を転送した段階では、送信部（
ＴＸ）２４３は先人先出バンファ（ＦＩＦＯ）２４２に
蓄積されている第四バイトデータｄ，を通信回線３に送
出開始しており、以後先入先出バッファ（ＦＩＦＯ）２
４２および２４１に蓄積されている第五バイトデータｄ
，および第六バイトデータｄ６を順次通信回線３に送出
した後、誤り検査符号生威部（ＦＣＳＧ）２４４が生戒
する誤り検査符号ＦＣＳ （二バイト）と、フラグ生戒
部（ＦＬＧ）２４５が生威する終了フラグＣＦ（一バイ
ト）を順次通信回線３に送出する必要がある。
Ｃ）２４が先入先出バッファ（Ｐ Ｉ Ｆ０）２４２に
蓄積されている第二バイトデータｄ２以降を順次通信回
線３に送出すると共に、ダイレクトメモリアクセス制御
装置（ＤＭＡＣ）２３に後続バイトデータの転送を要求
すると、ダイレクトメモリアクセス制御装置（ＤＭＡＣ
）２３はメモリ （ＲＡＭ）２２からデータＤの第四バ
イトデータｄ４以降を順次抽出し、ハイレベルデータリ
ンク制御装置（ＨＤＬＣ）２４に転送し、第六バイトデ
ータｄ６を転送し終わると、通信回線３に送信すべきー
フレーム分のデータＤの転送が終了したと判定し、転送
終了信号Ｅを処理装置（ＣＰＵ）２１に返送する。〔な
お実際には、データＤの転送を終了したダイレクトメモ
リアクセス制御装置（ＤＭＡＣ）２３は、メモリ （Ｒ
ＡＭ）２２内の所定記憶領域に転送終了信号Ｅを蓄積し
た後、処理装置（ＣＰＵ）２１に転送終了割込信号を伝
達する。） ダイレクトメモリアクセス制御装置（ＤＭＡＣ）２３が
第六バイ１・データｄ６を転送した段階では、送信部（
ＴＸ）２４３は先人先出バンファ（ＦＩＦＯ）２４２に
蓄積されている第四バイトデータｄ，を通信回線３に送
出開始しており、以後先入先出バッファ（ＦＩＦＯ）２
４２および２４１に蓄積されている第五バイトデータｄ
，および第六バイトデータｄ６を順次通信回線３に送出
した後、誤り検査符号生威部（ＦＣＳＧ）２４４が生戒
する誤り検査符号ＦＣＳ （二バイト）と、フラグ生戒
部（ＦＬＧ）２４５が生威する終了フラグＣＦ（一バイ
ト）を順次通信回線３に送出する必要がある。
一方転送終了信号Ｅを受信した処理装置（ＣＰＵ）２１
は、通信回線３に対するデータＤの送信が終了したと見
做し、通信の終了処理ＢＰを実行する。
は、通信回線３に対するデータＤの送信が終了したと見
做し、通信の終了処理ＢＰを実行する。
その結果、通信回線３には、第６図に示す如きフレーム
形式の内、第四バイトデータｄ４以降が送出途中または
未送出の優、通信が終了される為、該フレームを受信中
の端末装置４は、通信が異常終了したと判定する。
形式の内、第四バイトデータｄ４以降が送出途中または
未送出の優、通信が終了される為、該フレームを受信中
の端末装置４は、通信が異常終了したと判定する。
以上の説明から明らかな如く、従来ある通信制御装置に
おいては、ダイレクトメモリアクセス制御装置（ＤＭＡ
Ｃ）２３が転送終了信号Ｅを返送すると、直ちに通信の
終了処理ＥＰを実行していた為、フレーム形式の第四ハ
イトデータｄ４以降が完全には端末装置４に伝達されず
、通信が異常終了する問題点があった。
おいては、ダイレクトメモリアクセス制御装置（ＤＭＡ
Ｃ）２３が転送終了信号Ｅを返送すると、直ちに通信の
終了処理ＥＰを実行していた為、フレーム形式の第四ハ
イトデータｄ４以降が完全には端末装置４に伝達されず
、通信が異常終了する問題点があった。
本発明は、一フレーム分のデータが転送された後、フレ
ームの欠落を生ずること無く通信を終了可能とすること
を目的とする。
ームの欠落を生ずること無く通信を終了可能とすること
を目的とする。
第ｌ図は本発明の原理を示す図である。
第１図において、３は通信回線、２２はメモリ、２３は
ダイレクトメモリアクセス制御装置、２４はハイレベル
データリンク制御装置、２４０はハイレベルデータリン
ク制御装置２４が具備する複数バイトの先入先出バソフ
ァである。
ダイレクトメモリアクセス制御装置、２４はハイレベル
データリンク制御装置、２４０はハイレベルデータリン
ク制御装置２４が具備する複数バイトの先入先出バソフ
ァである。
Ｄは通信回線３に送出されるーフレーム分のデータ、Ｈ
ｌおよびＴＩは、データＤに付加して所定のフレームを
組立てる為の先頭情報および末尾情報であり、Ｅはダイ
レクトメモリアクセス制御装置２３がデータＤを転送終
了した場合に送出する転送終了信号である。
ｌおよびＴＩは、データＤに付加して所定のフレームを
組立てる為の先頭情報および末尾情報であり、Ｅはダイ
レクトメモリアクセス制御装置２３がデータＤを転送終
了した場合に送出する転送終了信号である。
１００は、本発明により通信制御装置に設けられた時間
算定手段である。
算定手段である。
時間算定手段１００は、ハイレベルデータリンク制御装
置２４に転送済みで通信回線３に未送出のデータＤおよ
び末尾情報ＴＩのデータ量と、通信回＆’ｊｌ３の送信
速度とに基づき、未送出データＤおよび末尾情報ＴＩの
送出時間Ｔを算定する。
置２４に転送済みで通信回線３に未送出のデータＤおよ
び末尾情報ＴＩのデータ量と、通信回＆’ｊｌ３の送信
速度とに基づき、未送出データＤおよび末尾情報ＴＩの
送出時間Ｔを算定する。
なお先入先出バッファ２４０の蓄積バイト数、末尾情報
ＴＩのバイト数、並びに通信回線３の送信速度は何れも
既定値である為、送出時間Ｔも一度算定するのみで、フ
レーム送信の都度算出する必要は無い。
ＴＩのバイト数、並びに通信回線３の送信速度は何れも
既定値である為、送出時間Ｔも一度算定するのみで、フ
レーム送信の都度算出する必要は無い。
通信制御装置は、ダイレクトメモリアクセス制御装置２
３から転送終了信号Ｅを伝達された後、送出時間Ｔ後を
フレームの送信完了時期と判定する。
３から転送終了信号Ｅを伝達された後、送出時間Ｔ後を
フレームの送信完了時期と判定する。
従って、通信制御装置はハイレベルデータリンク制御装
置からフレーム全体が送信し終わった時点で通信の終了
処理を実行することとなり、フレームの欠落が生ずる恐
れは無くなり、正常に通信を終了することが可能となる
。
置からフレーム全体が送信し終わった時点で通信の終了
処理を実行することとなり、フレームの欠落が生ずる恐
れは無くなり、正常に通信を終了することが可能となる
。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による通信制御装置を示す図
であり、第３図は本発明の一実施例によるフレーム転送
過程を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。また対象とする通信システムは第４図
に示す通りとする。
であり、第３図は本発明の一実施例によるフレーム転送
過程を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。また対象とする通信システムは第４図
に示す通りとする。
第２図においては、第ｌ図における時間算定手段１００
として時間算定部（ＴＩＭ）２１１が、処理装置（ＣＰ
ｔＪ）２１内に設けられている。
として時間算定部（ＴＩＭ）２１１が、処理装置（ＣＰ
ｔＪ）２１内に設けられている。
第２図乃至第４図において、処理装置（ＣＰ１１
Ｕ）２１が通信回線３に送出すべき第一バイトデータｄ
，乃至第六八イトデータｄ６から構威されるーフレーム
分のデータＤをメモリ （ＲＡＭ）２２に蓄積した後、
ダイレクトメモリアクセス制御装置（ＤＭＡＣ）２３に
転送起動信号Ｓを伝達すると、ダイレクトメモリアクセ
ス制御装！ （ＤＭＡＣ）２３が前述と同様の過程でハ
イレベルデータリンク制御装置（ＨＤＬＣ）２４からの
転送要求に基づき、メモリ （ＲＡＭ）２２からデータ
Ｄの第一バイトデータｄ１乃至第六バイトデータｄ６を
順次抽出してハイレベルデータリンク制御装置（ＨＤＬ
Ｃ）２４に転送した後、処理装ｆｉ（ｃＰＵ）２１に転
送終了信号Ｅを返送し、その間ハイレベルデータリンク
制御装置（１｛ＤＬＣ）２４は前述と同様の過程により
、最初に開始フラグＯＦを通信回線３に送出した後、第
一バイトデータｄ，乃至第四バイトデータｄ４を順次通
信回線３に送出している。
，乃至第六八イトデータｄ６から構威されるーフレーム
分のデータＤをメモリ （ＲＡＭ）２２に蓄積した後、
ダイレクトメモリアクセス制御装置（ＤＭＡＣ）２３に
転送起動信号Ｓを伝達すると、ダイレクトメモリアクセ
ス制御装！ （ＤＭＡＣ）２３が前述と同様の過程でハ
イレベルデータリンク制御装置（ＨＤＬＣ）２４からの
転送要求に基づき、メモリ （ＲＡＭ）２２からデータ
Ｄの第一バイトデータｄ１乃至第六バイトデータｄ６を
順次抽出してハイレベルデータリンク制御装置（ＨＤＬ
Ｃ）２４に転送した後、処理装ｆｉ（ｃＰＵ）２１に転
送終了信号Ｅを返送し、その間ハイレベルデータリンク
制御装置（１｛ＤＬＣ）２４は前述と同様の過程により
、最初に開始フラグＯＦを通信回線３に送出した後、第
一バイトデータｄ，乃至第四バイトデータｄ４を順次通
信回線３に送出している。
一方処理装ｔ（ＣＰＵ）２１においては、時間算定部（
ＴＩＭ）２１１がくダイレクトメモリア１２ クセス制御装置（ＤＭＡＣ）２３から転送終了信号Ｅが
返送された時点以降、送信部（ＴＸ）２４３が通信回線
３に送出する第四バイトデータｄ４乃至第六バイトデー
タｄ６と、末尾情＠ＴＩとして送出される誤り検査符号
ＦＣＳ （二バイト）および終了フラグＣＦ（一バイト
〉の合計六バイトを通信回線３に送出するに要する時間
（以後終了遅延時間Ｔと称する）を、次式により算定し
ている。
ＴＩＭ）２１１がくダイレクトメモリア１２ クセス制御装置（ＤＭＡＣ）２３から転送終了信号Ｅが
返送された時点以降、送信部（ＴＸ）２４３が通信回線
３に送出する第四バイトデータｄ４乃至第六バイトデー
タｄ６と、末尾情＠ＴＩとして送出される誤り検査符号
ＦＣＳ （二バイト）および終了フラグＣＦ（一バイト
〉の合計六バイトを通信回線３に送出するに要する時間
（以後終了遅延時間Ｔと称する）を、次式により算定し
ている。
Ｔ＝５ｘ３÷Ｘ（秒）
〔Ｘ：通信回線３の通信速度（ビソト／秒）〕処理装置
（ＣＰＵ）２１は、ダイレクトメモリアクセス制御装置
（ＤＭＡＣ）２３から返送される転送終了信号Ｅを受信
すると、時間算定部（ＴＩＭ）２１１が算定している終
了遅延時間Ｔ経過後に、通信回線３を経由する通信の終
了処理ＥＰを開始する。
（ＣＰＵ）２１は、ダイレクトメモリアクセス制御装置
（ＤＭＡＣ）２３から返送される転送終了信号Ｅを受信
すると、時間算定部（ＴＩＭ）２１１が算定している終
了遅延時間Ｔ経過後に、通信回線３を経由する通信の終
了処理ＥＰを開始する。
その間に、ハイレベルデータリンク制御装置（ＨＤＬＣ
）２４は、第四バイトデータｄ４に続いて、先人先出バ
ソファ（ＦＩＦＯ）２４２および２４１に蓄積されてい
る第五バイトデータｄ，および第六バイトデータｄ６を
順次通信回線３に送出した後、誤り検査符号生成部（Ｆ
ＣＳＧ）２４４が生或する誤り検査符号ＦＣＳ （二バ
イト〉を通信回線３に送出し、続ていフラグ生或部（Ｆ
ＬＧ）２４５が生或する終了フラグＣＦを通信回線３に
送出し、完全なフレームの送信を欠落すること無く終了
している。
）２４は、第四バイトデータｄ４に続いて、先人先出バ
ソファ（ＦＩＦＯ）２４２および２４１に蓄積されてい
る第五バイトデータｄ，および第六バイトデータｄ６を
順次通信回線３に送出した後、誤り検査符号生成部（Ｆ
ＣＳＧ）２４４が生或する誤り検査符号ＦＣＳ （二バ
イト〉を通信回線３に送出し、続ていフラグ生或部（Ｆ
ＬＧ）２４５が生或する終了フラグＣＦを通信回線３に
送出し、完全なフレームの送信を欠落すること無く終了
している。
以上の説明から明らかな如く、本実施例によれば、処理
装置（ＣＰＵ）２１はダイレクトメモリアクセス制御装
置（ＤＭＡＣ）２３から返送される転送終了信号Ｅを受
信した後、時間算定部（ＴＩＭ）２１１が算定する終了
遅延時間Ｔが経過した後に、通信の終了処理ＥＰを開始
する為、その間に、送信部（ＴＸ）２４３がフレームの
残部を完全に通信回線３に送出し終わっており、処理装
置（ＣＰＵ）２１の通信終了処理ＥＰにより、フレーム
の欠落が生ずる恐れは無くなる。
装置（ＣＰＵ）２１はダイレクトメモリアクセス制御装
置（ＤＭＡＣ）２３から返送される転送終了信号Ｅを受
信した後、時間算定部（ＴＩＭ）２１１が算定する終了
遅延時間Ｔが経過した後に、通信の終了処理ＥＰを開始
する為、その間に、送信部（ＴＸ）２４３がフレームの
残部を完全に通信回線３に送出し終わっており、処理装
置（ＣＰＵ）２１の通信終了処理ＥＰにより、フレーム
の欠落が生ずる恐れは無くなる。
なお、第２図乃至第４図はあく迄本発明の一実施例に過
ぎず、例えばハイレベルデータリンク制御装置（ＨＤＬ
Ｃ）２４内の先入先出バソファ２４０の蓄積バイト数は
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変わ
らない。また本発明の対象となる通信制御装置および通
信システムの構戒、並びにフレーム形式は図示されるも
のに限定されぬことは言う迄も無い。
ぎず、例えばハイレベルデータリンク制御装置（ＨＤＬ
Ｃ）２４内の先入先出バソファ２４０の蓄積バイト数は
図示されるものに限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果は変わ
らない。また本発明の対象となる通信制御装置および通
信システムの構戒、並びにフレーム形式は図示されるも
のに限定されぬことは言う迄も無い。
（発明の効果〕
以上、本発明によれば、前記通信制御装置において、通
信制御装置はハイレベルデータリンク制御装置からフレ
ーム全体が送信し終わった時点で通信の終了処理を実行
することとなり、フレームの欠落が生ずる恐れは無くな
り、正常に通信を終了することが可能となる。
信制御装置はハイレベルデータリンク制御装置からフレ
ーム全体が送信し終わった時点で通信の終了処理を実行
することとなり、フレームの欠落が生ずる恐れは無くな
り、正常に通信を終了することが可能となる。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による通信制御装置を示す図、第３図は本発明の一
実施例によるフレーム転送過程を１５ 示す図、第４図は本発明の対象となる通信システムの一
例を示す図、第５図は従来ある通信制御装置の一例を示
す図、第６図は通信回線に送出されるフレーム形式の一
例を示す図、第７図は従来あるフレーム転送過程の一例
を示す図である。 図において、１は交換機、２は通信制御装置、３は通信
回線、４は端末装置、２ｌは処理装置（ＣＰＵ） 、２
２はメモリ （ＲＡＭ） 、２ ３はダイレクトメモリ
アクセス制御装置（ＤＭＡＣ）、２４はハイレベルデー
タリンク制御装置（ＨＤＬｃ）、１００は時間算定手段
、２１１は時間算定部（ＴＩＭ）、２４０、２４１＃よ
び２４２は先入先出バッファ（ＦＩＦＯ）、２４３は送
信部（ＴＸ）、２４４は誤り検査符号生戊部（ＦＣＳＧ
），２４５はフラグ生底部（ＦＬＧ）、を示す。 １６ １７
施例による通信制御装置を示す図、第３図は本発明の一
実施例によるフレーム転送過程を１５ 示す図、第４図は本発明の対象となる通信システムの一
例を示す図、第５図は従来ある通信制御装置の一例を示
す図、第６図は通信回線に送出されるフレーム形式の一
例を示す図、第７図は従来あるフレーム転送過程の一例
を示す図である。 図において、１は交換機、２は通信制御装置、３は通信
回線、４は端末装置、２ｌは処理装置（ＣＰＵ） 、２
２はメモリ （ＲＡＭ） 、２ ３はダイレクトメモリ
アクセス制御装置（ＤＭＡＣ）、２４はハイレベルデー
タリンク制御装置（ＨＤＬｃ）、１００は時間算定手段
、２１１は時間算定部（ＴＩＭ）、２４０、２４１＃よ
び２４２は先入先出バッファ（ＦＩＦＯ）、２４３は送
信部（ＴＸ）、２４４は誤り検査符号生戊部（ＦＣＳＧ
），２４５はフラグ生底部（ＦＬＧ）、を示す。 １６ １７
Claims (1)
- ダイレクトメモリアクセス制御装置（２３）がメモリ（
２２）に格納された一フレーム分のデータ（Ｄ）を順次
抽出して複数バイトの先入先出バッファ（２４０）を具
備するハイレベルデータリンク制御装置（２４）に転送
し、転送終了した時点で転送終了信号（Ｅ）を送出し、
前記ハイレベルデータリンク制御装置（２４）が前記デ
ータ（Ｄ）に先頭情報（ＨＩ）および末尾情報（ＴＩ）
を付加して所定形式のフレームを組立て、通信回線（３
）に送出する通信制御装置において、前記ハイレベルデ
ータリンク制御装置（２４）に転送済みで前記通信回線
（３）に未送出のデータ（Ｄ）および前記末尾情報（Ｔ
Ｉ）のデータ量と、前記通信回線（３）の送信速度とに
基づき、前記未送出データ（Ｄ）および末尾情報（ＴＩ
）の送出時間（Ｔ）を算定する時間算定手段（１００）
を設け、前記ダイレクトメモリアクセス制御装置（２３
）から前記転送終了信号（Ｅ）を伝達された後、前記送
出時間（Ｔ）後を前記フレームの送信完了時期と判定す
ることを特徴とするフレーム送信完了判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162062A JPH0327461A (ja) | 1989-06-23 | 1989-06-23 | フレーム送信完了判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162062A JPH0327461A (ja) | 1989-06-23 | 1989-06-23 | フレーム送信完了判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327461A true JPH0327461A (ja) | 1991-02-05 |
Family
ID=15747367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162062A Pending JPH0327461A (ja) | 1989-06-23 | 1989-06-23 | フレーム送信完了判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0327461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6776307B1 (en) | 1999-05-10 | 2004-08-17 | Tadashi Hagihara | Nozzle of fluid container and fluid container having the nozzle |
-
1989
- 1989-06-23 JP JP1162062A patent/JPH0327461A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6776307B1 (en) | 1999-05-10 | 2004-08-17 | Tadashi Hagihara | Nozzle of fluid container and fluid container having the nozzle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745521B2 (ja) | フレーム送信方法 | |
| JP2559394B2 (ja) | 通信制御装置 | |
| US5845085A (en) | System for receiving a data stream of serialized data | |
| EP0260693A2 (en) | Program mode access control system | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| US20050041606A1 (en) | Data communication apparatus, data communication method, data communication program and recording medium in which data communication program was recorded | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| US20060242340A1 (en) | Image sensing device | |
| JP4362199B2 (ja) | データ伝送装置 | |
| JPH11298555A (ja) | デジタルデータのシリアル転送システムおよび方法 | |
| US7174395B2 (en) | Communication interface method and device utilizing direct memory access data transfer | |
| JP2511697B2 (ja) | デ―タ受信装置 | |
| JPS634216B2 (ja) | ||
| JP3186707B2 (ja) | Ａｔｍ通信制御装置 | |
| JP2000330931A (ja) | Ｄｍａ転送制御装置およびｄｍａ転送制御方法 | |
| KR930004100B1 (ko) | 비동기 방식의 전이중 통신 프로토콜 구현방법 | |
| JPH0353736A (ja) | 受信バッファ制御方式 | |
| JPH02260845A (ja) | Ａｔｍセル多重化装置 | |
| JPS61133461A (ja) | Ｄｍａ転送制御方式 | |
| JPH02150949A (ja) | バス接続装置 | |
| JPH01266653A (ja) | データ転送装置 | |
| JPH0865354A (ja) | データ通信装置 | |
| JP2002281039A (ja) | パケット送受信装置 | |
| JPH10320345A (ja) | バスコントローラ | |
| JPH04165550A (ja) | 通信制御における負荷処理方法 |