JP2000330931A - Ｄｍａ転送制御装置およびｄｍａ転送制御方法 - Google Patents
Ｄｍａ転送制御装置およびｄｍａ転送制御方法Info
- Publication number
- JP2000330931A JP2000330931A JP13546399A JP13546399A JP2000330931A JP 2000330931 A JP2000330931 A JP 2000330931A JP 13546399 A JP13546399 A JP 13546399A JP 13546399 A JP13546399 A JP 13546399A JP 2000330931 A JP2000330931 A JP 2000330931A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- transfer
- parallel
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 装置間で大量のデータをＤＭＡ転送する際の
転送レートを動作クロックを変えずに向上させる。 【解決手段】 データ圧縮転送部１１内の有効ビット検
出部２は、転送データ１の連続する上位ビットの”０”
を削除する形でデータの圧縮を行う。Ｐ／Ｓ変換部３
は、そのデータをパラレル／シリアル変換し、データ転
送を行う。ＤＭＡ制御部７内のＳ／Ｐ変換部４は、シリ
アルで送られてきたデータをパラレルに変換する。デー
タ復元部５は、削除された上位ビットの”０”を付加し
転送データ１を復元する。このデータは、データ格納バ
ッファ６に格納され、データバス経由でＲＡＭ９に転送
される。 【効果】 受信側に転送データのビット長を知らせる必
要がなく、送信側と受信側とを制御するコントローラが
不要なため、装置間のデータ転送に有効である。
転送レートを動作クロックを変えずに向上させる。 【解決手段】 データ圧縮転送部１１内の有効ビット検
出部２は、転送データ１の連続する上位ビットの”０”
を削除する形でデータの圧縮を行う。Ｐ／Ｓ変換部３
は、そのデータをパラレル／シリアル変換し、データ転
送を行う。ＤＭＡ制御部７内のＳ／Ｐ変換部４は、シリ
アルで送られてきたデータをパラレルに変換する。デー
タ復元部５は、削除された上位ビットの”０”を付加し
転送データ１を復元する。このデータは、データ格納バ
ッファ６に格納され、データバス経由でＲＡＭ９に転送
される。 【効果】 受信側に転送データのビット長を知らせる必
要がなく、送信側と受信側とを制御するコントローラが
不要なため、装置間のデータ転送に有効である。
Description
【０００１】
【発明の属する技術分野】本発明は、画像データなどの
大量の生データを転送する際に使用するＤＭＡ転送制御
に関する。
大量の生データを転送する際に使用するＤＭＡ転送制御
に関する。
【０００２】
【従来の技術】ディジタルカメラやパソコン等の外部装
置から内部メモリへのデータ転送をＣＰＵ（中央処理演
算装置）のバックグラウンドで行う技術としてＤＭＡ転
送が知られている。このＤＭＡ転送は、従来、シリアル
で送られてきた固定長データ（例えば１６ビット）を全
て（１６ビット分）シリアル／パラレル変換してメモリ
へ転送する方式をとっている。しかし、この方式では、
転送レートを上げる為にはクロックを速くするしか方法
がない。
置から内部メモリへのデータ転送をＣＰＵ（中央処理演
算装置）のバックグラウンドで行う技術としてＤＭＡ転
送が知られている。このＤＭＡ転送は、従来、シリアル
で送られてきた固定長データ（例えば１６ビット）を全
て（１６ビット分）シリアル／パラレル変換してメモリ
へ転送する方式をとっている。しかし、この方式では、
転送レートを上げる為にはクロックを速くするしか方法
がない。
【０００３】これに対して、クロックを速くすることな
く、転送レーとを上げる技術が、特開平８−２６３４３
３号公報に記載されている。この公報記載の「データバ
ス制御装置」の実施の形態は、図４に示すように構成さ
れている。
く、転送レーとを上げる技術が、特開平８−２６３４３
３号公報に記載されている。この公報記載の「データバ
ス制御装置」の実施の形態は、図４に示すように構成さ
れている。
【０００４】図４において、送信すべきデータは、メモ
リ20に格納されており、メモリ20から送信すべきデータ
は読み出されレジスタ40に設定される。レジスタ40に設
定された送信データは圧縮回路80によりデータ圧縮さ
れ、圧縮後のデータビット数を算出する。圧縮されたデ
ータは、送信回路50によりシリアル・データに変換され
データバス100上に送信される。このとき、データ圧縮
後の送信されるデータのビット長はコントローラ30によ
りビットカウンタ70に設定され送信ビット数をコントロ
ールする。
リ20に格納されており、メモリ20から送信すべきデータ
は読み出されレジスタ40に設定される。レジスタ40に設
定された送信データは圧縮回路80によりデータ圧縮さ
れ、圧縮後のデータビット数を算出する。圧縮されたデ
ータは、送信回路50によりシリアル・データに変換され
データバス100上に送信される。このとき、データ圧縮
後の送信されるデータのビット長はコントローラ30によ
りビットカウンタ70に設定され送信ビット数をコントロ
ールする。
【０００５】また、データバス100上に転送されるシリ
アル・データは、受信回路60により受信されパラレルデ
ータに変換してレジスタ41に設定され、メモリ20に格納
される。このとき、受信データビット長をビットカウン
タ71のよりカウントし、レジスタ41からメモリ20に格納
する際、圧縮回路81により圧縮データを復元しメモリ20
に格納する。
アル・データは、受信回路60により受信されパラレルデ
ータに変換してレジスタ41に設定され、メモリ20に格納
される。このとき、受信データビット長をビットカウン
タ71のよりカウントし、レジスタ41からメモリ20に格納
する際、圧縮回路81により圧縮データを復元しメモリ20
に格納する。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た第１の従来技術では、転送クロックを上げることので
きない環境（宇宙環境等）では転送レートを上げること
が困難であるという問題点がある。その理由は、環境に
よっては信頼性の向上を重視し、使用デバイスやクロッ
ク等に制限があるためである。また、クロックを速くす
るということは消費電力の大幅上昇につながるので、電
力的に厳しい状況では、この点も考慮する必要がある為
である。
た第１の従来技術では、転送クロックを上げることので
きない環境（宇宙環境等）では転送レートを上げること
が困難であるという問題点がある。その理由は、環境に
よっては信頼性の向上を重視し、使用デバイスやクロッ
ク等に制限があるためである。また、クロックを速くす
るということは消費電力の大幅上昇につながるので、電
力的に厳しい状況では、この点も考慮する必要がある為
である。
【０００７】また、公報記載の第２の従来技術では、送
受信全体を制御するコントローラを必要とするため、一
つの装置内におけるデータのやり取りには有効である
が、外部装置とのデータ転送には有効でないという問題
点がある。コントローラは、送信したビットの管理を行
い、送信したデータのビット長を受信側にセットするこ
とによってデータを復元するようにしなればならないか
らである。
受信全体を制御するコントローラを必要とするため、一
つの装置内におけるデータのやり取りには有効である
が、外部装置とのデータ転送には有効でないという問題
点がある。コントローラは、送信したビットの管理を行
い、送信したデータのビット長を受信側にセットするこ
とによってデータを復元するようにしなればならないか
らである。
【０００８】本発明の目的は、転送クロックを速くする
ことなく、ＤＭＡの転送レートを向上させ、ひいては低
消費電力を実現する、装置間ＤＭＡ転送に有効なＤＭＡ
転送制御装置およびＤＭＡ転送制御方法を提供すること
である。
ことなく、ＤＭＡの転送レートを向上させ、ひいては低
消費電力を実現する、装置間ＤＭＡ転送に有効なＤＭＡ
転送制御装置およびＤＭＡ転送制御方法を提供すること
である。
【０００９】また、本発明の他の目的は、複雑な回路を
必要とせず、容易に従来のＤＭＡ転送制御方式から置き
換えることができる、装置間ＤＭＡ転送に有効なＤＭＡ
転送制御装置およびＤＭＡ転送制御方法を提供すること
である。。
必要とせず、容易に従来のＤＭＡ転送制御方式から置き
換えることができる、装置間ＤＭＡ転送に有効なＤＭＡ
転送制御装置およびＤＭＡ転送制御方法を提供すること
である。。
【００１０】
【課題を解決するための手段】第１の本発明のＤＭＡ,
転送制御装置は、機器と機器の間でシリアルにデータを
転送するＤＭＡ転送制御装置であって、データ送信側で
は、データをパラレル／シリアル変換するときに、最上
位ビットからの連続する同一の２値情報を削除して、最
下位ビットから送出し、データ受信側では、データをシ
リアル／パラレル変換するときに受信したビット数を超
えるビットの位置には前記削除した２値情報を補充して
所定のデータ長のデータを復元すことを特徴とする。
転送制御装置は、機器と機器の間でシリアルにデータを
転送するＤＭＡ転送制御装置であって、データ送信側で
は、データをパラレル／シリアル変換するときに、最上
位ビットからの連続する同一の２値情報を削除して、最
下位ビットから送出し、データ受信側では、データをシ
リアル／パラレル変換するときに受信したビット数を超
えるビットの位置には前記削除した２値情報を補充して
所定のデータ長のデータを復元すことを特徴とする。
【００１１】第２の本発明のＤＭＡ,転送制御装置は、
機器と機器の間でシリアルにデータを転送するＤＭＡ転
送制御装置において、転送データの最上位ビットから同
一の２値情報がいくつ連続しているかを検出し、前記転
送データのデータ長から該検出したビット数を差し引い
た分のビットを有効データビットとして出力する有効ビ
ット検出部と、該有効データビットについてパラレル／
シリアル変換を行い、最下位ビットから送信するパラレ
ル／シリアル変換部と、前記有効データビットを受信す
ると、シリアル／パラレル変換するシリアル／パラレル
変換部と、該変換後のパラレルデータの上位ビットに前
記削除されたビット数だけの前記２値情報を付加して前
記転送データを復元するデータ復元部とを備えたことを
特徴とする。
機器と機器の間でシリアルにデータを転送するＤＭＡ転
送制御装置において、転送データの最上位ビットから同
一の２値情報がいくつ連続しているかを検出し、前記転
送データのデータ長から該検出したビット数を差し引い
た分のビットを有効データビットとして出力する有効ビ
ット検出部と、該有効データビットについてパラレル／
シリアル変換を行い、最下位ビットから送信するパラレ
ル／シリアル変換部と、前記有効データビットを受信す
ると、シリアル／パラレル変換するシリアル／パラレル
変換部と、該変換後のパラレルデータの上位ビットに前
記削除されたビット数だけの前記２値情報を付加して前
記転送データを復元するデータ復元部とを備えたことを
特徴とする。
【００１２】本発明のＤＭＡ,転送制御方法は、機器と
機器の間でシリアルにデータを転送するＤＭＡ転送制御
方法において、転送データの最上位ビットから同一の２
値情報がいくつ連続しているかを検出する手順と、前記
転送データのデータ長から該検出したビット数を差し引
いた分のビットを有効データビットとして出力する手順
と、該有効データビットについてパラレル／シリアル変
換を行い、最下位ビットから送信する手順と、前記有効
データビットを受信すると、シリアル／パラレル変換す
る手順と、該変換後のパラレルデータの上位ビットに前
記削除されたビット数だけの前記２値情報を付加して前
記転送データを復元する手順とを有することを特徴とす
る。
機器の間でシリアルにデータを転送するＤＭＡ転送制御
方法において、転送データの最上位ビットから同一の２
値情報がいくつ連続しているかを検出する手順と、前記
転送データのデータ長から該検出したビット数を差し引
いた分のビットを有効データビットとして出力する手順
と、該有効データビットについてパラレル／シリアル変
換を行い、最下位ビットから送信する手順と、前記有効
データビットを受信すると、シリアル／パラレル変換す
る手順と、該変換後のパラレルデータの上位ビットに前
記削除されたビット数だけの前記２値情報を付加して前
記転送データを復元する手順とを有することを特徴とす
る。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】図１は本発明の一実施の形態のブロック図
を示し、図２は本発明によるデータ転送のタイミングチ
ャートを従来技術と対比して示している。
を示し、図２は本発明によるデータ転送のタイミングチ
ャートを従来技術と対比して示している。
【００１５】図１において、送信側であるデータ圧縮転
送部１１は、有効ビット検出部２とＰ／Ｓ変換部３とを
備え、また、受信側であるＤＭＡ制御部７は、Ｓ／Ｐ変
換部４と、データ復元部５と、データ格納部６と、アド
レスカウンタ８とを備える。そして、ディジタルカメラ
等の大量の画像生データ（転送データ１）をＣＰＵ１０
のバックグラウンドでＲＡＭ９に転送する。
送部１１は、有効ビット検出部２とＰ／Ｓ変換部３とを
備え、また、受信側であるＤＭＡ制御部７は、Ｓ／Ｐ変
換部４と、データ復元部５と、データ格納部６と、アド
レスカウンタ８とを備える。そして、ディジタルカメラ
等の大量の画像生データ（転送データ１）をＣＰＵ１０
のバックグラウンドでＲＡＭ９に転送する。
【００１６】データ圧縮転送部１１内の有効ビット検出
部２は、転送データ１について、最上位ビットから”
０”がいくつ連続しているかを検出し、転送データ１の
データ長からその検出したビット数を引いた分のビット
を有効データビットとして出力する。
部２は、転送データ１について、最上位ビットから”
０”がいくつ連続しているかを検出し、転送データ１の
データ長からその検出したビット数を引いた分のビット
を有効データビットとして出力する。
【００１７】Ｐ／Ｓ変換部３は、この有効ビットについ
て、パラレル／シリアル変換を行う。この時、最下位ビ
ットからシリアル転送を行い、有効データビット分だけ
の転送を終了した時点でパラレル／シリアル変換を終了
し、次のデータのセットを行う。
て、パラレル／シリアル変換を行う。この時、最下位ビ
ットからシリアル転送を行い、有効データビット分だけ
の転送を終了した時点でパラレル／シリアル変換を終了
し、次のデータのセットを行う。
【００１８】ＤＭＡ制御部７のＳ／Ｐ変換部４は、送ら
れてきたデータをシリアル／パラレル変換し、データ復
元部５に渡す。データ復元部５は、有効データビットの
上位ビットに、有効ビット検出部２が差し引いたビット
数だけの”０”を付加することで転送データ１を復元
し、データ格納バッファ６にデータを格納する。
れてきたデータをシリアル／パラレル変換し、データ復
元部５に渡す。データ復元部５は、有効データビットの
上位ビットに、有効ビット検出部２が差し引いたビット
数だけの”０”を付加することで転送データ１を復元
し、データ格納バッファ６にデータを格納する。
【００１９】データ格納バッファ６にデータがセットさ
れると、データ格納バッファ６は、アドレスカウンタ８
に対してデータ出力要求を行う。アドレスカウンタ８
は、ＣＰＵ（中央処理装置）１０に対してメモリライト
要求を行う。これに対して、ＣＰＵ１０からライトイネ
ーブルが入力した時点で、アドレスカウンタ８は、ＲＡ
Ｍ９に書き込みアドレスを設定し、データ格納バッファ
７にデータ出力イネーブルを出力する。この結果、デー
タバスを介してデータ格納バッファ６内のデータがをＲ
ＡＭ（ランダムアクセスメモリ）９に書き込まれる。
れると、データ格納バッファ６は、アドレスカウンタ８
に対してデータ出力要求を行う。アドレスカウンタ８
は、ＣＰＵ（中央処理装置）１０に対してメモリライト
要求を行う。これに対して、ＣＰＵ１０からライトイネ
ーブルが入力した時点で、アドレスカウンタ８は、ＲＡ
Ｍ９に書き込みアドレスを設定し、データ格納バッファ
７にデータ出力イネーブルを出力する。この結果、デー
タバスを介してデータ格納バッファ６内のデータがをＲ
ＡＭ（ランダムアクセスメモリ）９に書き込まれる。
【００２０】図２には、従来のシリアルデータ転送と本
発明によるシリアルデータ転送の比較をタイムチャート
で示す。転送するデータとして”０００００００１”
と、”００００００１０”と、”０００００１００”を
例にとる。従来方式では、転送するのに２６クロックを
要するが、本発明におけるように、最下位ビット（ＬＳ
Ｂ）から有効データビット分だけ転送すると、この３つ
のデータを転送するのに８クロックで良いことが分か
る。
発明によるシリアルデータ転送の比較をタイムチャート
で示す。転送するデータとして”０００００００１”
と、”００００００１０”と、”０００００１００”を
例にとる。従来方式では、転送するのに２６クロックを
要するが、本発明におけるように、最下位ビット（ＬＳ
Ｂ）から有効データビット分だけ転送すると、この３つ
のデータを転送するのに８クロックで良いことが分か
る。
【００２１】次に、本発明のデータ圧縮方法を中心に説
明する。
明する。
【００２２】図３は８ビットのデータを８バイト分、転
送する例である。図３において、データＤ１の様な”０
００１０１１１”というデータについて、有効ビットを
検出すると上位ビットに”０”が３個連続してあるため
転送データのデータ長８ビットから”３”を引いた”
５”が有効データビットであることになる。
送する例である。図３において、データＤ１の様な”０
００１０１１１”というデータについて、有効ビットを
検出すると上位ビットに”０”が３個連続してあるため
転送データのデータ長８ビットから”３”を引いた”
５”が有効データビットであることになる。
【００２３】また、データＤ１を転送する際は、最下位
ビットから”１・１・１・０・１”と順番に転送してい
き、有効データビットである５ビットを転送したところ
でゲートを閉じてパラレル／シリアル変換を終了し、次
のデータの転送に移る。
ビットから”１・１・１・０・１”と順番に転送してい
き、有効データビットである５ビットを転送したところ
でゲートを閉じてパラレル／シリアル変換を終了し、次
のデータの転送に移る。
【００２４】圧縮データの受取側では転送データＤ１に
対する圧縮データＤ９をデータ復元用のバッファに対し
てあらかじめ”０”を格納しておき、送られてきたデー
タをＬＳＢからシリアル／パラレル変換しデータを格納
していき、データが無くなった時点、つまりゲートが閉
じた時点でバッファのデータをラッチし、データ格納バ
ッファ６にデータセットする。この時、データの無い部
分にはあらかじめ”０”を格納しているため、送る前の
データが復元された形になっている。
対する圧縮データＤ９をデータ復元用のバッファに対し
てあらかじめ”０”を格納しておき、送られてきたデー
タをＬＳＢからシリアル／パラレル変換しデータを格納
していき、データが無くなった時点、つまりゲートが閉
じた時点でバッファのデータをラッチし、データ格納バ
ッファ６にデータセットする。この時、データの無い部
分にはあらかじめ”０”を格納しているため、送る前の
データが復元された形になっている。
【００２５】また、データＤ２の様にＡＬＬ”０”のデ
ータの場合は、圧縮データＤ１０の様に”０”を１ビッ
ト分だけ転送することにより復元されたデータにＡＬ
Ｌ”０”のデータが入る。データ格納バッファ６にある
データはデータバスからメモリへ９と転送される。
ータの場合は、圧縮データＤ１０の様に”０”を１ビッ
ト分だけ転送することにより復元されたデータにＡＬ
Ｌ”０”のデータが入る。データ格納バッファ６にある
データはデータバスからメモリへ９と転送される。
【００２６】図３の場合、データＤ１〜Ｄ８が転送する
データで、データＤ９〜Ｄ１６が圧縮したデータであ
る。このときのデータの圧縮率は７５％となり、シリア
ル転送の際のデータ間を１クロックとした場合、約１．
３倍の転送レートが得られる。
データで、データＤ９〜Ｄ１６が圧縮したデータであ
る。このときのデータの圧縮率は７５％となり、シリア
ル転送の際のデータ間を１クロックとした場合、約１．
３倍の転送レートが得られる。
【００２７】本発明は、このように、データの転送部に
対してのみを改良すればよいため、データバスへのアク
セス等に変更はなく、従来のＤＭＡコントローラとコン
パチブルに使用することができるのである。
対してのみを改良すればよいため、データバスへのアク
セス等に変更はなく、従来のＤＭＡコントローラとコン
パチブルに使用することができるのである。
【００２８】
【発明の効果】本発明の第１の効果は、データの転送ク
ロックを上げることなく転送レートを向上することがで
き、ひいては、低消費電力を実現できるるということで
ある。その理由は、シリアルでデータを転送する際にデ
ータを簡易圧縮しデータ長を短くするためである。
ロックを上げることなく転送レートを向上することがで
き、ひいては、低消費電力を実現できるるということで
ある。その理由は、シリアルでデータを転送する際にデ
ータを簡易圧縮しデータ長を短くするためである。
【００２９】また、本発明の第２の効果は、装置間での
データ転送に有効であるということである。その理由
は、受信側で転送データのビット長を知らせる必要がな
く、送信側と受信側の両方を制御するコントローラを必
要としないためである。
データ転送に有効であるということである。その理由
は、受信側で転送データのビット長を知らせる必要がな
く、送信側と受信側の両方を制御するコントローラを必
要としないためである。
【図１】本発明の一実施の形態のブロック図
【図２】本発明と従来技術によるシリアル転送の比較を
示す図
示す図
【図３】本発明のデータの簡易圧縮を説明するための図
【図４】従来のデータ転送装置の一例を示すブロック図
１ 転送データ ２ 有効ビット検出部 ３ Ｐ／Ｓ変換部 ４ Ｓ／Ｐ変換部 ５ データ復元部 ６ データ格納バッファ ７ ＤＭＡ制御部 ８ アドレスカウンタ ９ ＲＡＭ １０ ＣＰＵ １１ データ圧縮転送部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 13/10 Ｈ０４Ｌ 13/00 ３０７Ｚ Ｆターム(参考） 5B014 GC15 GD13 GD41 5B061 DD09 DD11 PP00 RR03 5B077 BA07 BB05 DD02 MM02 NN02 5K030 GA01 GA05 HB02 KA01 KA12 LA07 MB11 5K034 AA01 AA15 CC02 HH01 HH02 HH06
Claims (3)
- 【請求項１】 機器と機器の間でシリアルにデータを転
送するＤＭＡ転送制御装置であって、データ送信側で
は、データをパラレル／シリアル変換するときに、最上
位ビットからの連続する同一の２値情報を削除して、最
下位ビットから送出し、データ受信側では、データをシ
リアル／パラレル変換するときに受信したビット数を超
えるビットの位置には前記削除した２値情報を補充して
所定のデータ長のデータを復元すことを特徴とするＤＭ
Ａ転送制御装置。 - 【請求項２】 機器と機器の間でシリアルにデータを転
送するＤＭＡ転送制御装置において、 転送データの最上位ビットから同一の２値情報がいくつ
連続しているかを検出し、前記転送データのデータ長か
ら該検出したビット数を差し引いた分のビットを有効デ
ータビットとして出力する有効ビット検出部と、 該有効データビットについてパラレル／シリアル変換を
行い、最下位ビットから送信するパラレル／シリアル変
換部と、 前記有効データビットを受信すると、シリアル／パラレ
ル変換するシリアル／パラレル変換部と、 該変換後のパラレルデータの上位ビットに前記削除され
たビット数だけの前記２値情報を付加して前記転送デー
タを復元するデータ復元部とを備えたことを特徴とする
ＤＭＡ転送制御装置。 - 【請求項３】 機器と機器の間でシリアルにデータを転
送するＤＭＡ転送制御方法において、 転送データの最上位ビットから同一の２値情報がいくつ
連続しているかを検出する手順と、 前記転送データのデータ長から該検出したビット数を差
し引いた分のビットを有効データビットとして出力する
手順と、 該有効データビットについてパラレル／シリアル変換を
行い、最下位ビットから送信する手順と、 前記有効データビットを受信すると、シリアル／パラレ
ル変換する手順と、 該変換後のパラレルデータの上位ビットに前記削除され
たビット数だけの前記２値情報を付加して前記転送デー
タを復元する手順とを有することを特徴とするＤＭＡ転
送制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13546399A JP3667556B2 (ja) | 1999-05-17 | 1999-05-17 | Ｄｍａ転送制御装置およびｄｍａ転送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13546399A JP3667556B2 (ja) | 1999-05-17 | 1999-05-17 | Ｄｍａ転送制御装置およびｄｍａ転送制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000330931A true JP2000330931A (ja) | 2000-11-30 |
| JP3667556B2 JP3667556B2 (ja) | 2005-07-06 |
Family
ID=15152312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13546399A Expired - Fee Related JP3667556B2 (ja) | 1999-05-17 | 1999-05-17 | Ｄｍａ転送制御装置およびｄｍａ転送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667556B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204129A (ja) * | 2007-02-20 | 2008-09-04 | Nec Computertechno Ltd | データ転送装置およびデータ転送方法 |
| JP2010118004A (ja) * | 2008-11-14 | 2010-05-27 | Denso Corp | 送信装置およびシリアル通信システム |
| CN101789171A (zh) * | 2010-02-10 | 2010-07-28 | 凯迈(洛阳)电子有限公司 | 一种数据传送总线变换方法及系统 |
| JP2010257280A (ja) * | 2009-04-27 | 2010-11-11 | Renesas Electronics Corp | シリアル制御装置、半導体装置及びシリアルデータの転送方法 |
| JP2022058264A (ja) * | 2020-09-30 | 2022-04-11 | エフ イー アイ カンパニ | 高速信号処理のための方法およびシステム |
-
1999
- 1999-05-17 JP JP13546399A patent/JP3667556B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204129A (ja) * | 2007-02-20 | 2008-09-04 | Nec Computertechno Ltd | データ転送装置およびデータ転送方法 |
| JP2010118004A (ja) * | 2008-11-14 | 2010-05-27 | Denso Corp | 送信装置およびシリアル通信システム |
| JP2010257280A (ja) * | 2009-04-27 | 2010-11-11 | Renesas Electronics Corp | シリアル制御装置、半導体装置及びシリアルデータの転送方法 |
| CN101789171A (zh) * | 2010-02-10 | 2010-07-28 | 凯迈(洛阳)电子有限公司 | 一种数据传送总线变换方法及系统 |
| JP2022058264A (ja) * | 2020-09-30 | 2022-04-11 | エフ イー アイ カンパニ | 高速信号処理のための方法およびシステム |
| JP7757600B2 (ja) | 2020-09-30 | 2025-10-22 | エフ イー アイ カンパニ | 高速信号処理のための方法およびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3667556B2 (ja) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6055858B2 (ja) | インタ−フエ−ス回路 | |
| AU642547B2 (en) | First-in first-out buffer | |
| JPH03105789A (ja) | 半導体記憶装置 | |
| JP2000330931A (ja) | Ｄｍａ転送制御装置およびｄｍａ転送制御方法 | |
| JPH02179046A (ja) | 信号符号化方式 | |
| JPH0479422A (ja) | 送信制御回路 | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| US5822552A (en) | Method and circuit for rearranging output data in variable-length decoder | |
| JPH03109663A (ja) | 受信データ処理装置 | |
| JP5218015B2 (ja) | データ伸長装置 | |
| JPH02218224A (ja) | データ転送方法 | |
| JP2658887B2 (ja) | プリンタコントローラ | |
| JP2511697B2 (ja) | デ―タ受信装置 | |
| JPH02129784A (ja) | Ｉｃカード | |
| JPS61286955A (ja) | デ−タ転送方法 | |
| JP3098056B2 (ja) | Ａｔｍ多重化伝送によるセルデータ転送方法 | |
| JPH10154065A (ja) | バス制御装置 | |
| JP2944412B2 (ja) | データ転送方法およびデータ転送方式 | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPH0528416B2 (ja) | ||
| JPS62225050A (ja) | 回線制御装置 | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JP3256464B2 (ja) | 非同期転送制御方式 | |
| JPH0659968A (ja) | ビット・バイト変換回路 | |
| JPH03942B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |