JPH0327590A - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JPH0327590A
JPH0327590A JP16198589A JP16198589A JPH0327590A JP H0327590 A JPH0327590 A JP H0327590A JP 16198589 A JP16198589 A JP 16198589A JP 16198589 A JP16198589 A JP 16198589A JP H0327590 A JPH0327590 A JP H0327590A
Authority
JP
Japan
Prior art keywords
layer
opening
conductor layer
conductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16198589A
Other languages
English (en)
Inventor
Kunimitsu Yoshikawa
吉川 国光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP16198589A priority Critical patent/JPH0327590A/ja
Publication of JPH0327590A publication Critical patent/JPH0327590A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、LSIペアチップ、受動素子等の電子部品が
配設されるセラミック回路基板に関する。
[従来の技術] 近時、電子回路が形成される回路基板にあっては、抗折
強度、熱拡散率さらにアナログ/デジタル混戊回路にお
ける高い周波数およびパルス伝送特性に係る誘電率等の
優位性の観点からセラミック回路基板が多用される。
この種のセラミック回路基板に係る好例として特公昭6
3−46595号公報のセラミック多層配線基板の製造
法を挙げることが出来る。
当該セラミック多層配線基板の製造法では、先ず、セラ
ミック基体上にWまたはMo等の高融点金属を主戊分と
する第1の導体層を形成し、さらに前記第1導体層の一
部を開口した絶縁層をスクリーン印刷で形戒する。また
開口部に酸化防止および濡れ性を考慮してニッケルメッ
キを施し、さらにニッケルメッキ上にAgおよびAu等
の貴金属層を溶解して形戊する。次いで、ペアチップの
ICあるいはSAW,受動素子等をリフロ半田法等で接
続するために前記絶縁層上に掛かりその面積が開口部の
直径より大なる値の厚膜の第2の導体層を印刷する。続
いて酸化雰囲気で焼或を行う。このようにしてセラミッ
ク回路基板が完威される。
[発明が解決しようとする課題] 然しなから、上記の従来の技術に係るセラミック回路基
板においては、焼或後の取扱等で生起し易いクラックを
阻止すべく、すなわち、所望の強度を得られるようセラ
ミック基体表面から絶縁層の表面までの厚さが、例えば
、40乃至70μmに形成されている。そのため開口部
が比較的深いものとなり、以降における前記貴金属層お
よび絶縁層の形成のための印刷の作業に困難を伴う不都
合を露呈する。
本発明は係る点に鑑みてなされ、開口部のレベリングを
行い、これにより厚膜導体パターンを形成するためのス
クリーン印刷工程の作業が容易になるセラミック回路基
板を提供することを目的とする。
[課題を解決するための手段] 前記の課題を解決するために本発明は、セラミック基体
と、 当該セラミック基体上に形成される第1の導体層と、 当該第1導体層上の所定部分に開口部を設けて形成され
る絶縁層と、 前記開口部に形成される第2の導体層と、当該第2導体
層上に形成されるメッキ層と、当該メッキ層上に形成さ
れる貴金属層と、当該貴金属層上に形成される第3の導
体層と、を具備し、 前記第2導体層の上面は前記絶縁層と少なくとも同一表
面か、それ以下に形成されることをを特徴とする。
[作用コ 本発明に係るセラミック回路基板においては、セラミッ
ク基体上に第1の導体層を形成した後、所定部分に開口
部を設けて第1導体層上に絶縁層を形成する。次に、前
記開口部に第2の導体層を形戊し、さらに第3の導体層
上にメッキ層を形成し、次に、前記メッキ層上に金およ
び白金からなる貴金属層を形成する。
このようにして、開口部のレベリングが比較的容易に行
われる。
[実施例] 次に、本発明に係るセラミック回路基板の実施例を添付
の図面を参照して以下詳細に説明する。
第1図にセラミック回路基板の断面を示し、第2図にそ
の作製に係る工程を示す。
第1図に示される例は、グリーンシ一トGと、当該グリ
ーンシ一トG上に形成され、W,Moの高融点金属から
なる第1の導体層12と、当該第1導体層12の一部に
形成される開口部pを有して前記第1導体層l2上に形
成された絶縁層18a,18bを含む。また前記開口部
pをレベリングするために施される第2の導体層16で
あるMOを主或分とする下層部16aと、当該第2導体
層16のWを主或分とする上層部16bと、さらに、前
記第2導体層l6の上層部16b上に形成されるニッケ
ルメッキ層22とを有している。さらにニッケルメッキ
層22に形成され、Au1Ag系の貴金属層24と、当
該貴金属層24および前記絶縁層18b上に形成される
Ag−Pd,AgPt系の第3の導体層26とで構或さ
れている。
次いで、上記のセラミック回路基板の製造方法の一例を
説明する。
先ず、工程(a)において、未焼結の基体であるグリー
ンシ一トGをドクタブレード法を用いて均一な厚さ、例
えば、500μmに形成し、この後、金型による打ち抜
きにおいて所定の寸法に切断する。
次に、工程(b)において、グリーンシー1− G上に
第1導体層12を形成する。この場合、WまたはMoの
メタライズ或分に印刷助剤を加えたメタライズペースト
をスクリーン印刷を用いて行う。
次に、王程(C)において、前記第1導体層l2の一部
分上に開口部pが形成された絶縁層18aをグリーンシ
一トGと同一組戊をもってスグリーン印刷により形成す
る。
次に、工程(d)において、第1導体層12の開口部p
にスクリーン印刷により第2導体層16を形戊する。こ
の場合、予め、グリーンシ一トGと熱収縮率が近似した
Moのメクライズ戊分に印刷助剤を加えたメタライズペ
ースとを用いて第2導体層16の下層部16aを形戊す
る。
工程(e)において、前記絶縁層18a上に開口部pと
同一の開口部を画或するように絶縁層18bをグリーン
シ一トGと同一戊分をもって、スクリーン印刷により形
成する。
工程(f)において、WまたはMOのメタライズ或分に
印刷助剤を加えたメクライズペースとを用いて開口部p
に形成された第2導体層16の上層部16bを形戊する
さらに工程(g)において、第1導体層12と第2導体
層16と絶縁層18a,18bとを形成したグリーンシ
一トGを還元雰囲気中で焼結する。
次いで工程(5)において、前記第2導体層16上に硼
素系の無電解メッキ法によりニッケルメッキ22を厚さ
3μmで形成する。
次に、工程(i)において還元雰囲気中で900℃、約
30分の熱処理を行う。
さらに、工程(J)において、AuおよびAgの貴金属
組威のペーストをニッケルメッキ22上にスクリーン印
刷等により30μmの厚さをもって、貴金属層24を形
成した後、非酸化雰囲気中960〜1100℃で、Au
およびAgの組或に合わせて、例えば、約30分間熱処
理を行い貴金属を溶解する。
工程(k)において、厚膜導体ペーストであるAg−P
t系ペーストあるいはAg−Pd系ペーストをスクリー
ン印刷において前記絶縁層上に掛かり開口部pの直径よ
り大なる表面積である第3の導体層26を形成する。
工程(1)において、前記Ag−Pt系ペーストが形成
されtこ実施例にあっては、酸化雰囲気中850℃で1
0分間焼戊する。また、前記AgPd系ペーストが形成
された実施例にあっては酸化雰囲気中750℃で10分
間焼或する。
以上のようなセラミック回路基板の製造方法においては
貴金属層および第3導体層の形成のための開口部のレベ
リングが比較的容易に行われる。
なお、当該実施例ではセラミック回路基板どしているが
、斯かるセラミック回路基板を積層して多層のセラミッ
ク回路基板を形戊することも可能である。
[発明の効果] 以上のように、本発明のセラミック回路基板によれば、
セラミック基体と、当該セラミック基体上に形成される
第1の導体層と、当該第1導体層上の所定部分に開口部
を設けて形成される絶縁層と、前記開口部に形成される
第2の導体層と、当該第2導体層上に形成されるメッキ
層と、当該メッキ層上に形成される貴金属層と、当該貴
金属層上に形成される第3の導体層と、を具備し、前記
第2導体層の上面は前記絶縁層と少なくとも同一表面か
、それ以下に形戊され、これにより前記開口部のレベリ
ングが容易に行われて貴金属層および第3導体層を形成
するためのスクリーン印刷工程の作業が容易になる効果
を奏する。
【図面の簡単な説明】
第t図は本発明に係るセラミック回路基板の9 10 構或を示す断面図、 第2図は本発明に係るセラミック回路基板の製造方法を
説明するための概略工程のフローチャートである。 G・・・グリーンシ一ト 16・・・第2導体層 22・・・ニンケルメッキ層 26・・・第3導体層 12・・・第1導体層 18a,18a・・・絶縁層 24・・・貫金属層 1 1

Claims (2)

    【特許請求の範囲】
  1. (1)セラミック基体と、 当該セラミック基体上に形成される第1の導体層と、 当該第1導体層上の所定部分に開口部を設けて形成され
    る絶縁層と、 前記開口部に形成される第2の導体層と、 当該第2導体層上に形成されるメッキ層と、当該メッキ
    層上に形成される貴金属層と、 当該貴金属層上に形成される第3の導体層と、を具備し
    、 前記第2導体層の上面は前記絶縁層と少なくとも同一表
    面か、それ以下に形成されることをを特徴とするセラミ
    ック回路基板。
  2. (2)請求項1記載のセラミック回路基板において、第
    2導体層のメッキ層側の上層部はタングステン層であり
    、一方、下層部はモリブデン層であることを特徴とする
    セラミック回路基板。
JP16198589A 1989-06-23 1989-06-23 セラミック回路基板 Pending JPH0327590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16198589A JPH0327590A (ja) 1989-06-23 1989-06-23 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16198589A JPH0327590A (ja) 1989-06-23 1989-06-23 セラミック回路基板

Publications (1)

Publication Number Publication Date
JPH0327590A true JPH0327590A (ja) 1991-02-05

Family

ID=15745844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16198589A Pending JPH0327590A (ja) 1989-06-23 1989-06-23 セラミック回路基板

Country Status (1)

Country Link
JP (1) JPH0327590A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
KR100504048B1 (ko) * 1998-09-02 2005-09-26 삼성전자주식회사 냉장고

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54764A (en) * 1977-06-02 1979-01-06 Tokyo Shibaura Electric Co Wiring board
JPS59171195A (ja) * 1983-03-18 1984-09-27 日本碍子株式会社 セラミツク多層配線基板の製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54764A (en) * 1977-06-02 1979-01-06 Tokyo Shibaura Electric Co Wiring board
JPS59171195A (ja) * 1983-03-18 1984-09-27 日本碍子株式会社 セラミツク多層配線基板の製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
KR100504048B1 (ko) * 1998-09-02 2005-09-26 삼성전자주식회사 냉장고

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
US5879788A (en) Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
US5847326A (en) Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
JPH0327590A (ja) セラミック回路基板
JPH0797447B2 (ja) メタライズ組成物
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JPH11224984A (ja) セラミック多層基板の製造方法
JPS6346595B2 (ja)
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JPS61289691A (ja) メタライズ組成物
JPH03116799A (ja) 多層配線基板の製造方法
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPS60167489A (ja) セラミツク回路基板の製造方法
JPS62150800A (ja) セラミツク銅多層基板の製造方法
JPH0797448B2 (ja) メタライズ組成物
JP2886945B2 (ja) 配線基板
JPH0632379B2 (ja) セラミツク配線基板の製造方法
JPH0797449B2 (ja) メタライズ組成物
JPS61292394A (ja) セラミツク配線基板用メタライズ組成物
JPS61171197A (ja) セラミツク多層配線基板の製造法
JPS63291303A (ja) メタライズ組成物
JPS62291153A (ja) セラミツク配線基板
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト