JPH04169002A - 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 - Google Patents
導電性ペーストとそれを用いた多層セラミック配線基板の製造方法Info
- Publication number
- JPH04169002A JPH04169002A JP2297969A JP29796990A JPH04169002A JP H04169002 A JPH04169002 A JP H04169002A JP 2297969 A JP2297969 A JP 2297969A JP 29796990 A JP29796990 A JP 29796990A JP H04169002 A JPH04169002 A JP H04169002A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- less
- organic binder
- paste
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
- H10W70/666—Organic materials or pastes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はセラミック積層体の製造方法とそれに適用する
ための導体ペースト組成物に関するものである。
ための導体ペースト組成物に関するものである。
従来の技術
多層基板に用いられる導体材料としては、Ａｕ。
ＰＬ、Ｐｄ等の貴金属とＷ、Ｍｏ、Ｃｕ等の卑金属が使
用される。この金属材料に有機バインダ、溶剤を加えて
ペースト状にしたものをアルミナなどの絶縁基板上にス
クリーン印刷し、焼き付けて導体パターンを形成するも
のである。また、多層基板ではこれらの導体ペーストの
他、絶縁材料としてのセラミックやガラス粉末を有機バ
インダを溶かした溶剤中に分散させたものを用いて多層
化する方法と、前記の絶縁粉末、有機バインダ等からな
るグリーンシート上に、前記導体ペーストでパターン形
成したものを積層して多層化する方法がある。これらに
使用される金属導体材料に注目すると、Ａｕ、Ａｇ／Ｐ
ｄ、は空気中で焼成できる反面、貴金属であるためコス
トが高い。一方Ｗ。
用される。この金属材料に有機バインダ、溶剤を加えて
ペースト状にしたものをアルミナなどの絶縁基板上にス
クリーン印刷し、焼き付けて導体パターンを形成するも
のである。また、多層基板ではこれらの導体ペーストの
他、絶縁材料としてのセラミックやガラス粉末を有機バ
インダを溶かした溶剤中に分散させたものを用いて多層
化する方法と、前記の絶縁粉末、有機バインダ等からな
るグリーンシート上に、前記導体ペーストでパターン形
成したものを積層して多層化する方法がある。これらに
使用される金属導体材料に注目すると、Ａｕ、Ａｇ／Ｐ
ｄ、は空気中で焼成できる反面、貴金属であるためコス
トが高い。一方Ｗ。
Ｍｏ、Ｃｕは、卑金属で安価であるが焼成雰囲気を還元
雰囲気か中性の雰囲気で行う必要がある。
雰囲気か中性の雰囲気で行う必要がある。
またＷ、Ｍｏでは、１５００°Ｃ以上の高温焼成となる
。さらに信較性の面からＡｕでは、半田量われが課題と
なり、Ａｇ／Ｐｄでは、マイグレーション及び導体抵抗
が高いという課題がある。そのため導体抵抗が低く、マ
イグレーションが少なく、半田付は性も良好なＣｕが近
年注目されつつある。
。さらに信較性の面からＡｕでは、半田量われが課題と
なり、Ａｇ／Ｐｄでは、マイグレーション及び導体抵抗
が高いという課題がある。そのため導体抵抗が低く、マ
イグレーションが少なく、半田付は性も良好なＣｕが近
年注目されつつある。
しかし、前記のようにＣｕを用いるためには、窒素のよ
うな中性の雰囲気中で焼成を行う必要がある。そして、
窒素雰囲気中ではペースト中の有機バインダの分解除去
が困難となる。これは、窒素中の酸素濃度が低いためバ
インダの分離が起こらず、カーボンの形で残りメタライ
ズ性能（シート抵抗、半田塗れ性、接着強度）に悪影響
を及ぼす。逆に酸素濃度が高いと、銅電極が酸化され半
田付は性能が悪くなる。そのため焼成は、窒素雰囲気に
若干の酸素をコントロールしながら行うことが要求され
る。また積層セラミックコンデンサのようなグリーンシ
ートを用いた積層体においても同じ様な課題が起こる。
うな中性の雰囲気中で焼成を行う必要がある。そして、
窒素雰囲気中ではペースト中の有機バインダの分解除去
が困難となる。これは、窒素中の酸素濃度が低いためバ
インダの分離が起こらず、カーボンの形で残りメタライ
ズ性能（シート抵抗、半田塗れ性、接着強度）に悪影響
を及ぼす。逆に酸素濃度が高いと、銅電極が酸化され半
田付は性能が悪くなる。そのため焼成は、窒素雰囲気に
若干の酸素をコントロールしながら行うことが要求され
る。また積層セラミックコンデンサのようなグリーンシ
ートを用いた積層体においても同じ様な課題が起こる。
すなわち、誘電体などのグリーンシート中に含まれる有
機バインダの除去が困難となり、その除去が完全でない
とバイブは、炭化されたまま残り層間にブリスタを発生
させたり、電極−誘電体間のマツチングを悪（させる要
因となる。
機バインダの除去が困難となり、その除去が完全でない
とバイブは、炭化されたまま残り層間にブリスタを発生
させたり、電極−誘電体間のマツチングを悪（させる要
因となる。
そこで、このバインダ除去とＣｕメタライズを両立させ
る方法が提案された。それは、電極の出発原料に酸化銅
を用いる方法で、この方法によればあらかじめ空気中で
脱バインダのための熱処理を行い、その後酸化銅を還元
して金属銅にし、さらに窒素中で焼成を行うものである
。この方法は、あらかしめ脱バインダを行い、還元さら
に焼成するためＣｕ電極の積層体をうるには最適な方法
である。この酸化銅による多層化方法は、特願昭５９−
１４７８３３ 、酸化銅ペーストは特願昭６０−２３８
４６、特願昭６２−１２１９１２、特願昭６０−１４０
８１６ニ述べられている。
る方法が提案された。それは、電極の出発原料に酸化銅
を用いる方法で、この方法によればあらかじめ空気中で
脱バインダのための熱処理を行い、その後酸化銅を還元
して金属銅にし、さらに窒素中で焼成を行うものである
。この方法は、あらかしめ脱バインダを行い、還元さら
に焼成するためＣｕ電極の積層体をうるには最適な方法
である。この酸化銅による多層化方法は、特願昭５９−
１４７８３３ 、酸化銅ペーストは特願昭６０−２３８
４６、特願昭６２−１２１９１２、特願昭６０−１４０
８１６ニ述べられている。
発明が解決しようとする課題
しかしながら上記のような構成では、次のような解決す
べき課題が明らかとなった。それは、上記のようなセラ
ミック多層基板において、最上層Ｃｕ配線上に直接ワイ
ヤボンディングができない点にある。Ｃｕ電極上のワイ
ヤボンディングは、現在信鯨性の点で課題が多く、Ｃｕ
多層基板が広く使われない原因となっている。
べき課題が明らかとなった。それは、上記のようなセラ
ミック多層基板において、最上層Ｃｕ配線上に直接ワイ
ヤボンディングができない点にある。Ｃｕ電極上のワイ
ヤボンディングは、現在信鯨性の点で課題が多く、Ｃｕ
多層基板が広く使われない原因となっている。
このため、最上層Ｃｕ配線上にＡｕメツキを施す方法が
検討されているが、メツキ液の影響によりＣｕ配線の接
着力が著しく低下する課題を有している。一方、メツキ
法以外の方法でＡｕ電極層を形成する場合、多層基板の
内部、最上層配線共にＣｕ電極であるので、Ｃｕの酸化
を防止するため窒素中で焼成しなければならない。
検討されているが、メツキ液の影響によりＣｕ配線の接
着力が著しく低下する課題を有している。一方、メツキ
法以外の方法でＡｕ電極層を形成する場合、多層基板の
内部、最上層配線共にＣｕ電極であるので、Ｃｕの酸化
を防止するため窒素中で焼成しなければならない。
そのため、Ａｕｔ極のハンダ濡れ性、接着力の点で、課
題が多い。またＣｕとＡｕの接続は、低融点合金化する
ので余り高温で処理できないという課題がある。
題が多い。またＣｕとＡｕの接続は、低融点合金化する
ので余り高温で処理できないという課題がある。
さらに現行方式では、内部配線と基板材料の焼成を同時
に行い、その後で最上層Ｃｕ配線を行うのが一般的であ
る。したがってこの場合、基板の焼結収縮が一定でなく
基板材料のＬＯＴ間変動、焼成条件により変動するため
、最上層パターンと内層パターンとの接続には収縮率の
変動を加味した接続用のランドを設ける必要がある。
に行い、その後で最上層Ｃｕ配線を行うのが一般的であ
る。したがってこの場合、基板の焼結収縮が一定でなく
基板材料のＬＯＴ間変動、焼成条件により変動するため
、最上層パターンと内層パターンとの接続には収縮率の
変動を加味した接続用のランドを設ける必要がある。
これにより、最上層パターンは必要以上に広いランドが
存在し、高密度化には課題となる。
存在し、高密度化には課題となる。
本発明は上記課題に鑑み、銅多層セラミック配線基板の
作製に対し、最上層配線にワイヤーボンディング及びフ
リップチップ実装に必要なＡｕ配線を、セラミック材料
とマツチング性が良好で、かつ信軌性よく形成可能な銅
多層セラミック配線基板の製造方法を提供するものであ
る。
作製に対し、最上層配線にワイヤーボンディング及びフ
リップチップ実装に必要なＡｕ配線を、セラミック材料
とマツチング性が良好で、かつ信軌性よく形成可能な銅
多層セラミック配線基板の製造方法を提供するものであ
る。
課題を解決するための手段
上記課題を解決するために本発明の銅多層セラミック基
板は、ガラス−セラミック混合粉末より成るグリーンシ
ートに、平均粒径が１０μｍ以下のＡｕ粉末９０．０〜
９９．５重量％に、平均粒径１０μｍ以下のＮｉ粉末、
Ｐｔ粉末、Ｐｄ粉末の内生なくとも一種以上を０．５〜
１０．０重量％含有した無機成分に、少なくとも溶剤と
、有機バインダを加えてなる半導体装置の接続用Ａｕペ
ーストと、ＣｕＯ粉末を主成分とする無機成分と、少な
くとも有機バインダと溶剤よりなる有機ビヒクル成分と
からなる酸化銅ペーストとにより配線パターンを形成し
、空気中での熱処理により有機バインダの除去を行う工
程と、水素を含む還元性雰囲気中での熱処理により前記
酸化銅電極の還元を行う工程と、窒素中での熱処理によ
り基板材料と前記酸化銅、および金電極の焼結を行う工
程とから作製される。
板は、ガラス−セラミック混合粉末より成るグリーンシ
ートに、平均粒径が１０μｍ以下のＡｕ粉末９０．０〜
９９．５重量％に、平均粒径１０μｍ以下のＮｉ粉末、
Ｐｔ粉末、Ｐｄ粉末の内生なくとも一種以上を０．５〜
１０．０重量％含有した無機成分に、少なくとも溶剤と
、有機バインダを加えてなる半導体装置の接続用Ａｕペ
ーストと、ＣｕＯ粉末を主成分とする無機成分と、少な
くとも有機バインダと溶剤よりなる有機ビヒクル成分と
からなる酸化銅ペーストとにより配線パターンを形成し
、空気中での熱処理により有機バインダの除去を行う工
程と、水素を含む還元性雰囲気中での熱処理により前記
酸化銅電極の還元を行う工程と、窒素中での熱処理によ
り基板材料と前記酸化銅、および金電極の焼結を行う工
程とから作製される。
作用
本発明は、上記した構成によって多層基板の上層部にＡ
ｕ配線が形成できるため、信軌性の良好なワイヤーボン
ディングが可能となる。またＡｕの良好なハンダ濡れ性
を利用して、半導体のフリップチップ実装にも利用でき
る。さらに上記のＡＵペースト組成によれば、Ａｕの融
点を上げることができるので、Ｃｕ電極と同時に９００
°Ｃ焼成しても合金化し、溶融することがない。
ｕ配線が形成できるため、信軌性の良好なワイヤーボン
ディングが可能となる。またＡｕの良好なハンダ濡れ性
を利用して、半導体のフリップチップ実装にも利用でき
る。さらに上記のＡＵペースト組成によれば、Ａｕの融
点を上げることができるので、Ｃｕ電極と同時に９００
°Ｃ焼成しても合金化し、溶融することがない。
また多層基板を上記した構成の製造方法で作製すればＡ
ｕペーストを窒素焼成することなく、内外層Ｃｕ電極と
同時焼成できるので脱バインダが良好に行われ、信顧性
に冨む多層基板が得られる。
ｕペーストを窒素焼成することなく、内外層Ｃｕ電極と
同時焼成できるので脱バインダが良好に行われ、信顧性
に冨む多層基板が得られる。
さらに同時焼成して電極パターンが得られるので、焼成
時の収縮率を考慮しなくて良いので接続のランドを極力
小さくできる。
時の収縮率を考慮しなくて良いので接続のランドを極力
小さくできる。
実施例
以下本発明の一実施例の多層セラミック配線基板につい
て、図面を参照しながら説明する。第１図は本発明の第
一の実施例における多層セラミンク配線基板の断面図を
示すものである。第１図において、１は内部Ｃｕ電極、
２はセラミック基板層、３はピアホールＣｕ電極層、４
は最上層Ｃｕ電極、５はＡｕ電極層である。
て、図面を参照しながら説明する。第１図は本発明の第
一の実施例における多層セラミンク配線基板の断面図を
示すものである。第１図において、１は内部Ｃｕ電極、
２はセラミック基板層、３はピアホールＣｕ電極層、４
は最上層Ｃｕ電極、５はＡｕ電極層である。
本発明のセラミック多層基板に使用した材料は、ガラス
成分としての硼珪酸鉛系ガラスとセラミック成分として
アルミナ粉末を重量比で５０対５０混合した物を用いた
。つぎに前記基板材料粉末を無機成分とし、有機バイン
ダとしてポリブチルブチラール、可塑剤としてジ−ｎ−
ブチルフタレート、溶剤としてトルエンとイソプロピル
アルコールの混合液（３０対７０重量比）を第１表の通
りの組成で混合しスラリーとした。
成分としての硼珪酸鉛系ガラスとセラミック成分として
アルミナ粉末を重量比で５０対５０混合した物を用いた
。つぎに前記基板材料粉末を無機成分とし、有機バイン
ダとしてポリブチルブチラール、可塑剤としてジ−ｎ−
ブチルフタレート、溶剤としてトルエンとイソプロピル
アルコールの混合液（３０対７０重量比）を第１表の通
りの組成で混合しスラリーとした。
第１表 誘電体組成、グリーンシート組成このスラリー
を充分混合の後ドクターブレード法で、有機フィルム上
に造膜しグリーンシートとした。乾燥後の膜厚は、約２
００であった。このグリーンシートに必要に応じてピア
ホールを金型にてパンチングする。ピアホール径は、０
．２ｍｍφであった。
を充分混合の後ドクターブレード法で、有機フィルム上
に造膜しグリーンシートとした。乾燥後の膜厚は、約２
００であった。このグリーンシートに必要に応じてピア
ホールを金型にてパンチングする。ピアホール径は、０
．２ｍｍφであった。
つぎに内層用導電性ペーストは、酸化第二銅粉（平均粒
径３μｍ）に接着強度を得るためのガラスフリットを３
重量％添加した物を用いた。
径３μｍ）に接着強度を得るためのガラスフリットを３
重量％添加した物を用いた。
ビア埋め用導電性ペーストは前記内層用導体べ−ストの
無機成分にアルミナ粉末（Ａ１．Ｏ，平均粒径約１）を
１５重量％（わえたものを用いた。
無機成分にアルミナ粉末（Ａ１．Ｏ，平均粒径約１）を
１５重量％（わえたものを用いた。
これは、基板焼成時に起こる体積収縮に合わせるために
添加するものである。次に、最上層用導電ペーストは前
記内層用導電性ペーストと同一の無機組成の物を用いた
。
添加するものである。次に、最上層用導電ペーストは前
記内層用導電性ペーストと同一の無機組成の物を用いた
。
Ａｕペースト無機組成を第２表に示す。
第２表 Ａｕペースト組成
（Ｗｔχ）
本発明の導電性ペーストの作製方法は、前記組成の無機
粉末に有機バインダであるエチルセルロースをターピネ
オールに溶かしたビヒクルとともに加えて、３段ロール
により適度な粘度になるまで混練したものである。
粉末に有機バインダであるエチルセルロースをターピネ
オールに溶かしたビヒクルとともに加えて、３段ロール
により適度な粘度になるまで混練したものである。
このようにして得られた導電性ペーストを用いてまずピ
アホール埋め印刷を行う。印刷方法は前記ビア形成済み
グリーンシートに、スクリーン印刷法にてビア埋め用メ
タルマスクを用いてスキージングすることでビア埋め印
刷を行う。ビア埋め印刷済みのグリーンシートに内層用
導電ペーストをスクリーン印刷する。つぎに内層用導電
パターン形成済みグリーンシートを乾燥の後に、所望の
層数、熱と圧力を加えて積層する。つぎに最上層導電性
ペースト及びＡｕペーストを第２図に示す様なパターン
でスクリーン印刷法にて形成する。
アホール埋め印刷を行う。印刷方法は前記ビア形成済み
グリーンシートに、スクリーン印刷法にてビア埋め用メ
タルマスクを用いてスキージングすることでビア埋め印
刷を行う。ビア埋め印刷済みのグリーンシートに内層用
導電ペーストをスクリーン印刷する。つぎに内層用導電
パターン形成済みグリーンシートを乾燥の後に、所望の
層数、熱と圧力を加えて積層する。つぎに最上層導電性
ペースト及びＡｕペーストを第２図に示す様なパターン
でスクリーン印刷法にて形成する。
このようにして得た積層体を所定のサイズに切断し、そ
ののち脱バインダ処理を空気中で３０分間熱処理して行
った。脱バインダの温度は、６００°Ｃであった。次に
還元工程として、水素を１０％含む窒素雰囲気中で４５
０°Ｃの温度で１時間還元処理を行った。そして、最後
に窒素雰囲気中で１０分間焼成した。焼成温度は、９０
０”Ｃであった。それぞれの熱処理は、メツシュベルト
炉で自動的に行われる。
ののち脱バインダ処理を空気中で３０分間熱処理して行
った。脱バインダの温度は、６００°Ｃであった。次に
還元工程として、水素を１０％含む窒素雰囲気中で４５
０°Ｃの温度で１時間還元処理を行った。そして、最後
に窒素雰囲気中で１０分間焼成した。焼成温度は、９０
０”Ｃであった。それぞれの熱処理は、メツシュベルト
炉で自動的に行われる。
以上のように作製されたセラミック多層基板の最上層配
線の結果を第３表に示す。
線の結果を第３表に示す。
第３表 最上層配線の性能
なお、ＡｕとＣｕの接合の評価方法は、焼成後の導体の
状態を目視で判断したものである。ＣｕとＡｕが合金化
し、溶融状態であるものを×、拡散が著しく信頼性に欠
くものを△、良好なものをそれぞれＯ２０とした。実用
上Ｏ１◎が望ましい。
状態を目視で判断したものである。ＣｕとＡｕが合金化
し、溶融状態であるものを×、拡散が著しく信頼性に欠
くものを△、良好なものをそれぞれＯ２０とした。実用
上Ｏ１◎が望ましい。
第３表から明らかなように、各添加物が０．５％以上あ
ればＡｕの融点を明らかに上げることができＣｕと良好
な接続が得られることがわかる。
ればＡｕの融点を明らかに上げることができＣｕと良好
な接続が得られることがわかる。
また、得られたＡｕ電極のシート抵抗値とワイヤボンデ
ィング性の結果から、各添加物が１０ｗｔ％以上添加す
るとＡｕ電極上のワイヤーボンディングは困難になる。
ィング性の結果から、各添加物が１０ｗｔ％以上添加す
るとＡｕ電極上のワイヤーボンディングは困難になる。
これは、Ａｕに添加物を加えることでＡｕ電極の硬度が
増し、超音波でのワイヤ接続ができなくなったと考えら
れる。以上の結果から各添加物の最適添加量は１〜３ｗ
ｔ％程度が望ましい。
増し、超音波でのワイヤ接続ができなくなったと考えら
れる。以上の結果から各添加物の最適添加量は１〜３ｗ
ｔ％程度が望ましい。
発明の効果
本実施例によれば、多層基板の上層部にＡｕ配線が形成
できるため、信頼性の良好なワイヤーボンディングが可
能となった。またＡｕの良好なハンダ濡れ性を利用して
、半導体のフリップチップ実装に利用できることはいう
までもない。さらに上記のＡｕペースト組成によれば、
Ａｕの融点を上げることができるので、Ｃｕ電極と同時
に９００°Ｃ焼成しても合金化し、溶融することがなく
、内外層Ｃｕ電極と同時焼成できるので脱バインダが良
好に行われ、信頼性に冨む多層基板が得られる。
できるため、信頼性の良好なワイヤーボンディングが可
能となった。またＡｕの良好なハンダ濡れ性を利用して
、半導体のフリップチップ実装に利用できることはいう
までもない。さらに上記のＡｕペースト組成によれば、
Ａｕの融点を上げることができるので、Ｃｕ電極と同時
に９００°Ｃ焼成しても合金化し、溶融することがなく
、内外層Ｃｕ電極と同時焼成できるので脱バインダが良
好に行われ、信頼性に冨む多層基板が得られる。
さらに同時焼成して電極パターンが得られるので、焼成
時の収縮率を考慮しなくて良いので接続のランドを極力
小さくできるものである。
時の収縮率を考慮しなくて良いので接続のランドを極力
小さくできるものである。
第１図は本発明の第一の実施例におけるＣｕ多層セラミ
ック基板の断面図、第２図は本発明の実施例における最
上層配線パターンを示す図である。 ■・・・・・・内部Ｃｕ電極層、２・・・・・・セラミ
ック基板層、３・・・・・・ピアホールＣｕ電極層、４
・・・・・・最上層Ｃｕ電極層、５・・・・・・Ａｕ電
極層、６・・・・・・最上層ＣＵ電極パターン、７・・
・・・・Ａｕ電極パターン。 代理人の氏名 弁理士 小鍜治 明 ばか２名／ −
−一 内！ｐＣｕ電愉１ ２−−ｃｉミック暮坂 ３〜．− ピアホールＣ，，＊−層 ４− 扇ｋ Ａ Ｃｕ ’１１１に ５−−−１＋ｕ ｔ ｋ ／１ 第 １ 図
ック基板の断面図、第２図は本発明の実施例における最
上層配線パターンを示す図である。 ■・・・・・・内部Ｃｕ電極層、２・・・・・・セラミ
ック基板層、３・・・・・・ピアホールＣｕ電極層、４
・・・・・・最上層Ｃｕ電極層、５・・・・・・Ａｕ電
極層、６・・・・・・最上層ＣＵ電極パターン、７・・
・・・・Ａｕ電極パターン。 代理人の氏名 弁理士 小鍜治 明 ばか２名／ −
−一 内！ｐＣｕ電愉１ ２−−ｃｉミック暮坂 ３〜．− ピアホールＣ，，＊−層 ４− 扇ｋ Ａ Ｃｕ ’１１１に ５−−−１＋ｕ ｔ ｋ ／１ 第 １ 図
Claims (5)
- （１）平均粒径が１０μｍ以下のＡｕ粉末９０．０〜９
９．５重量％に、平均粒径１０μｍ以下のＮｉ粉末、Ｐ
ｔ粉末、Ｐｄ粉末の内少なくとも一種以上を０．５〜１
０．０重量％含有した無機成分に、少なくとも溶剤と、
有機バインダを加えてなることを特徴とする導電性ペー
スト。 - （２）無機成分に、金属酸化物粉末及び／あるいはガラ
ス粉末を添加することを特徴とする請求項（１）記載の
導電性ペースト。 - （３）ガラス−セラミック混合物を絶縁材料とするセラ
ミック多層配線基板の製造法であって、導体配線ペース
ト組成物が、ＣｕＯ粉末を主成分とする無機成分と、少
なくとも有機バインダと溶剤よりなる有機ビヒクル成分
とからなる酸化銅ペーストと、平均粒径が１０μｍ以下
のＡｕ粉末９０．０〜９９．５重量％に、平均粒径１０
μｍ以下のＮｉ粉末、Ｐｔ粉末、Ｐｄ粉末の内少なくと
も一種以上を０．５〜１０．０重量％含有した無機成分
に、少なくとも溶剤と、有機バインダを加えてなること
を特徴とする金ペーストとにより配線パターンを形成し
、空気中での熱処理により有機バインダの除去を行う工
程と、水素を含む還元性雰囲気中での熱処理により前記
酸化銅電極の還元を行う工程と、窒素中での熱処理によ
り基板材料と前記酸化銅、および金電極の焼結を行う工
程とからなることを特徴とする多層セラミック配線基板
の製造方法。 - （４）金電極上にワイヤーボンディング法にて半導体装
置を実装することを特徴とする請求項（３）記載の多層
セラミック配線基板の製造方法。 - （５）金電極上にフリップチップ実装法により半導体装
置を実装することを特徴とする請求項（３）記載の多層
セラミック配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297969A JPH04169002A (ja) | 1990-11-01 | 1990-11-01 | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 |
| US07/785,750 US5252519A (en) | 1990-11-01 | 1991-10-31 | Multilayered ceramic substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297969A JPH04169002A (ja) | 1990-11-01 | 1990-11-01 | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04169002A true JPH04169002A (ja) | 1992-06-17 |
Family
ID=17853439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297969A Pending JPH04169002A (ja) | 1990-11-01 | 1990-11-01 | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5252519A (ja) |
| JP (1) | JPH04169002A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885616B2 (ja) * | 1992-07-31 | 1999-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5342999A (en) * | 1992-12-21 | 1994-08-30 | Motorola, Inc. | Apparatus for adapting semiconductor die pads and method therefor |
| US5677246A (en) * | 1994-11-29 | 1997-10-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| JP2001523390A (ja) * | 1994-12-22 | 2001-11-20 | ベネディクト・ジー・ペース | 反転型のチップが接合された高い実装効率を有するモジュール |
| US6614110B1 (en) | 1994-12-22 | 2003-09-02 | Benedict G Pace | Module with bumps for connection and support |
| US5904499A (en) * | 1994-12-22 | 1999-05-18 | Pace; Benedict G | Package for power semiconductor chips |
| US5944656A (en) * | 1996-01-31 | 1999-08-31 | Three E Laboratories, Iec. | Endoscope |
| DE19621001A1 (de) * | 1996-05-24 | 1997-11-27 | Heraeus Sensor Nite Gmbh | Sensoranordnung zur Temperaturmessung und Verfahren zur Herstellung der Anordnung |
| US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
| JP3656882B2 (ja) * | 1997-11-17 | 2005-06-08 | 日本碍子株式会社 | 電気化学的素子の製造方法 |
| JP2001244376A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 半導体装置 |
| JP4000743B2 (ja) * | 2000-03-13 | 2007-10-31 | 株式会社デンソー | 電子部品の実装方法 |
| US6930395B2 (en) * | 2000-12-05 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate having improved connection reliability and a method for manufacturing the same |
| JP2003031948A (ja) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Ind Co Ltd | セラミック多層基板の製造方法 |
| JP2003174111A (ja) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置 |
| WO2004014647A1 (de) * | 2002-08-02 | 2004-02-19 | Epcos Ag | Verfahren zur herstellung eines keramischen substrats |
| JP3855947B2 (ja) * | 2003-03-10 | 2006-12-13 | 株式会社村田製作所 | 電子部品装置およびその製造方法 |
| CN101632170B (zh) * | 2007-12-28 | 2011-10-05 | 揖斐电株式会社 | 中介层以及中介层的制造方法 |
| US10544483B2 (en) | 2010-03-04 | 2020-01-28 | Lockheed Martin Corporation | Scalable processes for forming tin nanoparticles, compositions containing tin nanoparticles, and applications utilizing same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969570A (en) * | 1972-03-08 | 1976-07-13 | Smith Baynard R | Composition and method of bonding gold to a ceramic substrate and a bonded gold article |
| US4004057A (en) * | 1975-06-23 | 1977-01-18 | E. I. Dupont De Nemours And Company | Gold conductor compositions |
| US4714570A (en) * | 1984-07-17 | 1987-12-22 | Matsushita Electric Industrial Co., Ltd. | Conductor paste and method of manufacturing a multilayered ceramic body using the paste |
| US4795512A (en) * | 1986-02-26 | 1989-01-03 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a multilayer ceramic body |
| US4793946A (en) * | 1986-10-06 | 1988-12-27 | Engelhard Corporation | Thin print etchable gold conductor composition |
| US4877555A (en) * | 1987-04-13 | 1989-10-31 | Matsushita Electric Industrial Co., Ltd. | Conductor composition and method of manufacturing a ceramic multilayer structure using the same |
| JPH01192781A (ja) * | 1988-01-26 | 1989-08-02 | Dai Ichi Kogyo Seiyaku Co Ltd | 銅厚膜導体組成物 |
| US4906404A (en) * | 1988-11-07 | 1990-03-06 | Dai-Ichi Kogyo Seiyaku Co., Ltd. | Copper conductor composition |
-
1990
- 1990-11-01 JP JP2297969A patent/JPH04169002A/ja active Pending
-
1991
- 1991-10-31 US US07/785,750 patent/US5252519A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5252519A (en) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5562973A (en) | Ceramic multi-layer wiring board | |
| JP2001035739A (ja) | 積層セラミック電子部品及びその製造方法 | |
| US5252519A (en) | Multilayered ceramic substrate and method of manufacturing the same | |
| JP2002083515A (ja) | 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| EP2520139B1 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
| JPH06223621A (ja) | 導体ペースト組成物 | |
| JP2002084051A (ja) | 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法 | |
| JP2738600B2 (ja) | 回路基板 | |
| JP3391286B2 (ja) | セラミック電子部品 | |
| JPH06302927A (ja) | セラミック配線基板とその製造方法及び電極ペースト | |
| JP2000022294A (ja) | 電子部品回路基板 | |
| JP3628088B2 (ja) | 窒化アルミニウム多層配線基板およびその製造方法 | |
| JP3151920B2 (ja) | セラミックス多層基板の製造方法 | |
| JPH0544838B2 (ja) | ||
| JPH0467359B2 (ja) | ||
| JPH0588557B2 (ja) | ||
| JPH05167253A (ja) | 多層セラミック基板の製造方法 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP2001068830A (ja) | 回路基板 | |
| JPH07176210A (ja) | 導電性インキ | |
| JPH11103169A (ja) | ガラスセラミック配線基板 | |
| JPS62150800A (ja) | セラミツク銅多層基板の製造方法 |