JPH03276655A - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法Info
- Publication number
- JPH03276655A JPH03276655A JP2073491A JP7349190A JPH03276655A JP H03276655 A JPH03276655 A JP H03276655A JP 2073491 A JP2073491 A JP 2073491A JP 7349190 A JP7349190 A JP 7349190A JP H03276655 A JPH03276655 A JP H03276655A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- metal
- multilayer wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、多層配線基板およびその製造方法に係わり、
特に、耐薬品性やヒロックスまたはボイス力発生防止に
優れた金属層構成を有する薄膜多層化を実現した多層配
線基板およびその製造方法に関する。
特に、耐薬品性やヒロックスまたはボイス力発生防止に
優れた金属層構成を有する薄膜多層化を実現した多層配
線基板およびその製造方法に関する。
［従来の技術］
従来、電子計算機等において使用されている多層配線基
板は、基板上に配線層と絶縁層とを交互に積層して形成
され、上下の配線層の接続は、絶縁層に設けたスルーホ
ールを介して行われている。
板は、基板上に配線層と絶縁層とを交互に積層して形成
され、上下の配線層の接続は、絶縁層に設けたスルーホ
ールを介して行われている。
このような多層配線基板に使用される絶縁層の材料は、
ガラス転位点が高く耐熱性に優れ、熱膨張率が小さくて
スルーホールの加工精度を確保しやすい等の特性を要求
されるが、かかる要求に応えるものとして一般にポリイ
ミド系樹脂が使用されている。
ガラス転位点が高く耐熱性に優れ、熱膨張率が小さくて
スルーホールの加工精度を確保しやすい等の特性を要求
されるが、かかる要求に応えるものとして一般にポリイ
ミド系樹脂が使用されている。
１１１１層にポリイミドを使用する多層配線基板の製造
方法は、ポリイミドを湿式エツチングでパターン形成す
る方法（例えば、第３３回エレクトロニック コーティ
ング コンファレンス第６１０頁〜第６１５頁、 １９
８３ （３３ｒｄ、 Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐ
ｏｎｅｎｔｓ Ｃｏｎｆｅｒｒｅｎｃｅ、ｐｐ６１０
Ｎ６１５ 。
方法は、ポリイミドを湿式エツチングでパターン形成す
る方法（例えば、第３３回エレクトロニック コーティ
ング コンファレンス第６１０頁〜第６１５頁、 １９
８３ （３３ｒｄ、 Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐ
ｏｎｅｎｔｓ Ｃｏｎｆｅｒｒｅｎｃｅ、ｐｐ６１０
Ｎ６１５ 。
１９８３）、以下、湿式エツチング法という）と、感光
性ポリイミドを使用してパターン形成する方法（例えば
、第３４回エレクトロニック コンポーネンツ コンフ
ァレンス第８２頁〜第８７頁。
性ポリイミドを使用してパターン形成する方法（例えば
、第３４回エレクトロニック コンポーネンツ コンフ
ァレンス第８２頁〜第８７頁。
１ ９ ８４ （３４ｒ ｄ 、 Ｅｌｅｃｔ
ｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ Ｃ。
ｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ Ｃ。
ｎｆｅｒｒｅｎｃｅ、ｐｐ８２〜８７ 、１９８４ ）
、以下、感光性ポリイミド法という）とがある。
、以下、感光性ポリイミド法という）とがある。
上記湿式エツチング法は、基板上に一旦ポリイミドを塗
布し、加熱硬化（以下、キュアという）により所定の厚
さに形成した後、その上にレジストパターンを形成して
スルーホール部のエツチングをするから、加工可能な膜
厚は、レジストの耐エツチング液性に依存することにな
るが、Ｍｏ等のメタルレジストを使用した場合は、約５
０μｍにも達する厚さの膜厚が加工可能で、感光性ポリ
イミド法に比べて、多層配線基板に必要な厚い膜厚のポ
リイミド膜パターンを形成する場合に有利な方法である
。
布し、加熱硬化（以下、キュアという）により所定の厚
さに形成した後、その上にレジストパターンを形成して
スルーホール部のエツチングをするから、加工可能な膜
厚は、レジストの耐エツチング液性に依存することにな
るが、Ｍｏ等のメタルレジストを使用した場合は、約５
０μｍにも達する厚さの膜厚が加工可能で、感光性ポリ
イミド法に比べて、多層配線基板に必要な厚い膜厚のポ
リイミド膜パターンを形成する場合に有利な方法である
。
一方、感光性ポリイミド法は、ポリイミド前駆体を露光
・現像によって直接パターン化した後キユアするため、
感光性被膜の光透過性の関係から１０μｍ以上の厚さの
ポリイミド膜のパターンを形成するのは難しい。
・現像によって直接パターン化した後キユアするため、
感光性被膜の光透過性の関係から１０μｍ以上の厚さの
ポリイミド膜のパターンを形成するのは難しい。
［発明が解決しようとする課題］
前記従来の湿式エツチング法および感光性ポリイミド法
は、いずれの方法も、塗布したポリイミド膜のキュア工
程での熱履歴により、配線金属がＡｌの場合にはヒロッ
クスまたはホイスカの生成および表面酸化が発生し、ま
た、配線金属がＣｕの場合は表面酸化を起こし易くなり
、多層配線基板における配線間の短絡、または接続部の
抵抗を増大させる問題点となっている。
は、いずれの方法も、塗布したポリイミド膜のキュア工
程での熱履歴により、配線金属がＡｌの場合にはヒロッ
クスまたはホイスカの生成および表面酸化が発生し、ま
た、配線金属がＣｕの場合は表面酸化を起こし易くなり
、多層配線基板における配線間の短絡、または接続部の
抵抗を増大させる問題点となっている。
さらに、湿式エツチング法においては、エツチング時に
、ヒドラジンヒトラード系の溶液や水酸化カリウムの水
溶液等の強塩基性のエツチング液を使用することから、
下地配線金属に腐食を発生させるとともに、該腐食の発
生に起因してポリイミド膜のスルーホール下部のテーパ
面にアンダーカットを発生させ、該アンダーカット部で
の上部配線の段切れを起こして、多層配線基板の電気的
信頼性を損なう問題点を有していた。
、ヒドラジンヒトラード系の溶液や水酸化カリウムの水
溶液等の強塩基性のエツチング液を使用することから、
下地配線金属に腐食を発生させるとともに、該腐食の発
生に起因してポリイミド膜のスルーホール下部のテーパ
面にアンダーカットを発生させ、該アンダーカット部で
の上部配線の段切れを起こして、多層配線基板の電気的
信頼性を損なう問題点を有していた。
上記湿式エツチング法を、第３図を参照して説明する０
図において、１はムライト基板、２はムライト基板１上
にスパッタ等で形成された八ρの金属配線層（以下、Ａ
ｌ配線層という）、３はＡｌ配線層２上に形成されたポ
リイミド＃＠縁膜、４はポリイミド絶縁膜３上に形成さ
れたポリイミド絶縁膜３のパターニングに必要なエツチ
ングレジストである。まず、第３図（ａ）の状態におけ
るポリイミド＃＠縁膜３を、ヒドラジンヒトラード系の
エツチング液（例えば、ヒドラジンヒトラード／エチレ
ンジアミン”７／３ｖｏｌ比）を用いてエツチングする
と、下地のＡｌ配線層２が第３図（ｂ）に示すように露
出し、この露出により該露出部のＡｌ配線層２の腐食（
以下、Ａｌ腐食という）と、それに伴うポリイミド絶縁
膜３のスルーホール７のテーバ面下部に図に点線で示す
アンダーカット５とを発生させる。このＡＩ２腐食とア
ンダーカット５は次第に成長し、遂には第３図（ｃ）に
示す状態になる。つぎに、エツチングレジスト４を剥離
し、剥離後、上部配線層６をポリイミド絶縁膜３上にス
パッタ等の方法で形成するが、その場合、形成された上
部配線層６が、第３図（ｄ）に示すように段切れの状態
になり、後工程で積層する金属配線の埋め込み不良、ポ
リイミド絶縁膜３におけるピンホール発生等の不良を誘
発する原因となり、多層配線基板の電気的信頼性を損な
うだけでなく、素子歩留まりを低下させる問題点を有し
ていた。
図において、１はムライト基板、２はムライト基板１上
にスパッタ等で形成された八ρの金属配線層（以下、Ａ
ｌ配線層という）、３はＡｌ配線層２上に形成されたポ
リイミド＃＠縁膜、４はポリイミド絶縁膜３上に形成さ
れたポリイミド絶縁膜３のパターニングに必要なエツチ
ングレジストである。まず、第３図（ａ）の状態におけ
るポリイミド＃＠縁膜３を、ヒドラジンヒトラード系の
エツチング液（例えば、ヒドラジンヒトラード／エチレ
ンジアミン”７／３ｖｏｌ比）を用いてエツチングする
と、下地のＡｌ配線層２が第３図（ｂ）に示すように露
出し、この露出により該露出部のＡｌ配線層２の腐食（
以下、Ａｌ腐食という）と、それに伴うポリイミド絶縁
膜３のスルーホール７のテーバ面下部に図に点線で示す
アンダーカット５とを発生させる。このＡＩ２腐食とア
ンダーカット５は次第に成長し、遂には第３図（ｃ）に
示す状態になる。つぎに、エツチングレジスト４を剥離
し、剥離後、上部配線層６をポリイミド絶縁膜３上にス
パッタ等の方法で形成するが、その場合、形成された上
部配線層６が、第３図（ｄ）に示すように段切れの状態
になり、後工程で積層する金属配線の埋め込み不良、ポ
リイミド絶縁膜３におけるピンホール発生等の不良を誘
発する原因となり、多層配線基板の電気的信頼性を損な
うだけでなく、素子歩留まりを低下させる問題点を有し
ていた。
本発明は、上記従来技術の問題点に鑑み、ポリイミド絶
縁膜形成時のプロセスダメージを防止することができ、
高信頼性で、しかも素子歩留まりの高い多層配線基板お
よびその製造方法を提供することを目的とする。
縁膜形成時のプロセスダメージを防止することができ、
高信頼性で、しかも素子歩留まりの高い多層配線基板お
よびその製造方法を提供することを目的とする。
［課題を解決するための手段］
上記目的を達成するため、本発明の多層配線基板は、内
層配線と電力供給または／および信号入出力用の端子と
からなる回路を有するセラミック基板の少なくとも片面
に、安定化処理を表面に施した金属配線層と有機絶縁膜
とを交互に積層し、該積層された層の表面層に、ＬＳＩ
と接続される電力供給または／および信号入出力用の端
子を備えた薄膜回路層を形成する構成にしたものである
。
層配線と電力供給または／および信号入出力用の端子と
からなる回路を有するセラミック基板の少なくとも片面
に、安定化処理を表面に施した金属配線層と有機絶縁膜
とを交互に積層し、該積層された層の表面層に、ＬＳＩ
と接続される電力供給または／および信号入出力用の端
子を備えた薄膜回路層を形成する構成にしたものである
。
そして、前記内層配線には、Ｗ、Ｍｏ、Ｃｕのうちのい
ずれかの金属材料の使用が好ましく、前記セラミック基
板は、アルミナ、ムライト、ｓｉＣのうちのいずれかの
組成の基板であることが好ましい。さらに、前記金属配
線層は、Ａ Ｑ ｅ Ｃｕのうちのいずれかの金属材料
であることが好ましく、また、前記有機絶縁膜は、ポリ
イミド系樹脂であることが好ましい。
ずれかの金属材料の使用が好ましく、前記セラミック基
板は、アルミナ、ムライト、ｓｉＣのうちのいずれかの
組成の基板であることが好ましい。さらに、前記金属配
線層は、Ａ Ｑ ｅ Ｃｕのうちのいずれかの金属材料
であることが好ましく、また、前記有機絶縁膜は、ポリ
イミド系樹脂であることが好ましい。
また、前記安定化処理は、Ｃｒ、Ｍｏ系の金属コーティ
ングであることが望ましく、そして該金属コーティング
の厚さを０．０５〜０．５μｍにすることが望ましい。
ングであることが望ましく、そして該金属コーティング
の厚さを０．０５〜０．５μｍにすることが望ましい。
一方、本発明の多層配線基板の製造方法は、（Ａ）、内
層配線と電力供給または／および信号入出力用の端子と
からなる回路を有するセラミック基板面に、表面に安定
化処理を施した金属配線層を前記回路に接続する工程、 （Ｂ）、前記金属配線層上に、有機絶縁膜を形成する工
程、 （Ｃ）、前記有機絶縁膜に、前記金属配線と上部配線層
を接続するためのスルーホールを形成する工程、 （Ｄ）、形成したスルーホールに、前記上部配線層を形
成する工程、 （Ｅ）、前記（Ｂ）、（Ｃ）、（Ｄ）の各工程を所定回
数繰り返す工程、 （Ｆ）、前記上部配線層上に、前記有機絶縁膜を形成す
る工程、 （Ｇ）、形成された前記有機絶縁膜の表面層に、前記上
部配線層と、電力供給または／および信号入出力用の表
面端子とを接続するためのスルーホールを形成する工程
、 （Ｈ）、前記スルーホールに、前記表面端子の層を形成
する工程。
層配線と電力供給または／および信号入出力用の端子と
からなる回路を有するセラミック基板面に、表面に安定
化処理を施した金属配線層を前記回路に接続する工程、 （Ｂ）、前記金属配線層上に、有機絶縁膜を形成する工
程、 （Ｃ）、前記有機絶縁膜に、前記金属配線と上部配線層
を接続するためのスルーホールを形成する工程、 （Ｄ）、形成したスルーホールに、前記上部配線層を形
成する工程、 （Ｅ）、前記（Ｂ）、（Ｃ）、（Ｄ）の各工程を所定回
数繰り返す工程、 （Ｆ）、前記上部配線層上に、前記有機絶縁膜を形成す
る工程、 （Ｇ）、形成された前記有機絶縁膜の表面層に、前記上
部配線層と、電力供給または／および信号入出力用の表
面端子とを接続するためのスルーホールを形成する工程
、 （Ｈ）、前記スルーホールに、前記表面端子の層を形成
する工程。
からなる構成にしたものである。
そして、前記多層配線基板の製造方法における安定化処
理は、Ｃｒ、Ｍｏ系の金属コーティングにより行われる
ことが望ましく、該金属コーティングの厚さは、０．０
５〜０．５μｍにすることが望ましい。さらに、前記安
定化処理を、前記金属配線層がＡｌのとき水ガラス水溶
液への浸漬によ行うことが望ましく、また、前記水ガラ
ス水溶液への浸漬は、水ガラス水溶液濃度１〜２０ｗｔ
％、水ガラス水溶液温度２０〜６０℃、浸漬時間０．１
〜１０ｍｉｎの条件で行うことが好ましい。
理は、Ｃｒ、Ｍｏ系の金属コーティングにより行われる
ことが望ましく、該金属コーティングの厚さは、０．０
５〜０．５μｍにすることが望ましい。さらに、前記安
定化処理を、前記金属配線層がＡｌのとき水ガラス水溶
液への浸漬によ行うことが望ましく、また、前記水ガラ
ス水溶液への浸漬は、水ガラス水溶液濃度１〜２０ｗｔ
％、水ガラス水溶液温度２０〜６０℃、浸漬時間０．１
〜１０ｍｉｎの条件で行うことが好ましい。
一方、前記有機絶縁膜は、ポリイミド系樹脂により行わ
れることが望ましい。
れることが望ましい。
［作用］
多層配線基板を上記構成としたことにより、多層配線基
板における金属配線層の表面が、多層配線基板の製造プ
ロセス環境に対して不動態化することが確認され、配線
金属がＡｌの場合におけるヒロックスまたはボイス力の
生成および表面酸化の発生や、配線金属がＣｕの場合に
おける表面酸化の発生等を防止することが可能になり、
信頼性の高い多層配線基板とすることができる。
板における金属配線層の表面が、多層配線基板の製造プ
ロセス環境に対して不動態化することが確認され、配線
金属がＡｌの場合におけるヒロックスまたはボイス力の
生成および表面酸化の発生や、配線金属がＣｕの場合に
おける表面酸化の発生等を防止することが可能になり、
信頼性の高い多層配線基板とすることができる。
一方、多層配線基板の製造方法を上記構成としたことに
より、金属配線層の表面を、多層配線基板の製造プロセ
ス環境に対して不動態化し、湿式エツチング法において
使用するヒドラジンヒトラード系の溶液や水酸化カリウ
ムの水溶液等の強塩基性のエツチング液により発生する
下地配線金属の腐食や、該腐食の発生に起因して発生す
るポリイミド膜のスルーホール下部テーパ面のアンダー
カット等を防止可能にして、積層される金属配線の埋め
込み不良や、ポリイミド絶縁膜におけるピンホール発生
等の不良を排除した良好な上部配線層を形成し、信頼性
、素子歩留まりとも高い多層配線基板の製造方法とする
ことができる。
より、金属配線層の表面を、多層配線基板の製造プロセ
ス環境に対して不動態化し、湿式エツチング法において
使用するヒドラジンヒトラード系の溶液や水酸化カリウ
ムの水溶液等の強塩基性のエツチング液により発生する
下地配線金属の腐食や、該腐食の発生に起因して発生す
るポリイミド膜のスルーホール下部テーパ面のアンダー
カット等を防止可能にして、積層される金属配線の埋め
込み不良や、ポリイミド絶縁膜におけるピンホール発生
等の不良を排除した良好な上部配線層を形成し、信頼性
、素子歩留まりとも高い多層配線基板の製造方法とする
ことができる。
［実施例］
以下、本発明の一実施例を第１図および第２図を参照し
て説明する。第１図は多層配線基板の一部分の断面図、
第２図は第１図′″ア”部の湿式エツチング法によるエ
ツチングプロセス説明図で、前記第３図に対応する図で
ある０図中、第３図と同符号のものは同じものを示す０
図において、８は厚膜のムライト基板１（グリーンシー
トに配線材料の印刷、積層圧着、焼成の工程を経て形成
されている）の内層配線で、配線材料には電気的特性、
ムライト基板１との同時焼結性等の観点からＷが使用さ
れている。この場合、内層配線８の配線材料は前記Ｗの
ほかＭＯまたはＣｕでもよく、また、セラミック基板は
前記内層配線の配線材料と同様の理由で、ムライト基板
１のほかアルミナまたはＳｉＣでもよい、９は安定化処
理層で、ムライト基板１上面をスパッタクリーニングし
、該上面に低抵抗であるＡｌをスパッタ法で所定の厚さ
（例えば、４μｍ）に成膜して形成されたＡｌ配線層２
上に、Ｃｒをスパッタ法により例えば、０．１５μｍの
厚さに連続成膜して形成した不動態膜である。この場合
、Ａｌ配線層２はＡｌ１と同様に低抵抗であるＣｕを使
用したＣｕ配線層２にしてもよく、また、安定化処理層
９をＭｏ系の金属コーティングとしてもよい。そして、
安定化処理層９の金属コーティングの厚さは、０．０５
〜０．５μｍの範囲とされる。金属コーティングの厚さ
をこの範囲としたのは、この厚さ以下では安定化処理の
効果が得られにくく、反対にこの厚さ以上の場合は、コ
ーテイング膜にクラックが発生したり、パターン化の際
エツチング精度が得られにくくなるなどの理由による。
て説明する。第１図は多層配線基板の一部分の断面図、
第２図は第１図′″ア”部の湿式エツチング法によるエ
ツチングプロセス説明図で、前記第３図に対応する図で
ある０図中、第３図と同符号のものは同じものを示す０
図において、８は厚膜のムライト基板１（グリーンシー
トに配線材料の印刷、積層圧着、焼成の工程を経て形成
されている）の内層配線で、配線材料には電気的特性、
ムライト基板１との同時焼結性等の観点からＷが使用さ
れている。この場合、内層配線８の配線材料は前記Ｗの
ほかＭＯまたはＣｕでもよく、また、セラミック基板は
前記内層配線の配線材料と同様の理由で、ムライト基板
１のほかアルミナまたはＳｉＣでもよい、９は安定化処
理層で、ムライト基板１上面をスパッタクリーニングし
、該上面に低抵抗であるＡｌをスパッタ法で所定の厚さ
（例えば、４μｍ）に成膜して形成されたＡｌ配線層２
上に、Ｃｒをスパッタ法により例えば、０．１５μｍの
厚さに連続成膜して形成した不動態膜である。この場合
、Ａｌ配線層２はＡｌ１と同様に低抵抗であるＣｕを使
用したＣｕ配線層２にしてもよく、また、安定化処理層
９をＭｏ系の金属コーティングとしてもよい。そして、
安定化処理層９の金属コーティングの厚さは、０．０５
〜０．５μｍの範囲とされる。金属コーティングの厚さ
をこの範囲としたのは、この厚さ以下では安定化処理の
効果が得られにくく、反対にこの厚さ以上の場合は、コ
ーテイング膜にクラックが発生したり、パターン化の際
エツチング精度が得られにくくなるなどの理由による。
１０ａはＡｌ配線層２のＡｌと安定化処理層９のＣｒと
をパターン化して形成した金属配線層、３ａはポリイミ
ド前駆体ワニスを金属配線層１０ａおよびムライト基板
１上にスピンコード法により塗布し、加熱硬化処理して
形成された有機絶縁膜としてのポリイミド絶縁膜である
。この場合、有機絶縁膜としては耐熱性の観点からポリ
イミド系樹脂が良い、１０ｂ、１０ｃ、１０ｄは金属配
線層１０ａと同様にして形成された金属配線層で、ポリ
イミド絶縁膜３ａと同様にして形成されたポリイミド絶
縁膜３ｂ、３ｃ、３ｄと交互に積層されている。１１は
該積層された層の表面層であるポリイミド絶縁膜３ｄに
形成されたＬＳＩと接続される端子を備えた薄膜回路層
からなる表面端子、１２は表面端子１１と同様に薄膜回
路層を形成した裏面端子で、表面端子１１と反対側のム
ライト基板１の面に設けられている。
をパターン化して形成した金属配線層、３ａはポリイミ
ド前駆体ワニスを金属配線層１０ａおよびムライト基板
１上にスピンコード法により塗布し、加熱硬化処理して
形成された有機絶縁膜としてのポリイミド絶縁膜である
。この場合、有機絶縁膜としては耐熱性の観点からポリ
イミド系樹脂が良い、１０ｂ、１０ｃ、１０ｄは金属配
線層１０ａと同様にして形成された金属配線層で、ポリ
イミド絶縁膜３ａと同様にして形成されたポリイミド絶
縁膜３ｂ、３ｃ、３ｄと交互に積層されている。１１は
該積層された層の表面層であるポリイミド絶縁膜３ｄに
形成されたＬＳＩと接続される端子を備えた薄膜回路層
からなる表面端子、１２は表面端子１１と同様に薄膜回
路層を形成した裏面端子で、表面端子１１と反対側のム
ライト基板１の面に設けられている。
つぎに、第１図および第２図を参照して本発明の多層配
線基板の製造方法の一実施例を説明する。
線基板の製造方法の一実施例を説明する。
まず、厚膜のムライト基板１を形成し、ムライト基板１
上面をスパッタクリーニングした後、該上面にＡｌをス
パッタ法で所定の厚さ（例えば、４μｍ）に成膜してＡ
ｌ配線層２を形成し、ついで、ＡＭ配線層２上に不動態
膜となるＣｒを例えば、０．１５μｍの厚さにスパッタ
法により連続成膜して積層膜、つまり安定化処理層９を
形成する。
上面をスパッタクリーニングした後、該上面にＡｌをス
パッタ法で所定の厚さ（例えば、４μｍ）に成膜してＡ
ｌ配線層２を形成し、ついで、ＡＭ配線層２上に不動態
膜となるＣｒを例えば、０．１５μｍの厚さにスパッタ
法により連続成膜して積層膜、つまり安定化処理層９を
形成する。
この場合、Ａｌ配線層２はＣｕ配線層２にしてもよく、
また、安定化処理層９をＭｏ系の金属コーティングとし
てもよい、そして、安定化処理層９の金属コーティング
の厚さは、０．０５〜０．５μｍの範囲とされる。つぎ
に、Ａｌ配線層２のＡΩと安定化処理層９のＣｒとを、
公知のホトエツチングプロセスによりパターン化して金
属配線層１０ａを形成し、ムライト基板１の回路に接続
する。ついで、ポリイミド前駆体ワニスを金属配線層１
０ａおよびムライト基板１上にスピンコード法により塗
布し、１００℃６０’ ＋２００℃６０’ ＋４００℃
６０’の加熱硬化処理を窒素雰囲気中で行い、１５μｍ
厚のポリイミド絶縁膜３ａを形成する。そして、形成し
たポリイミド絶縁膜３ａは、その上面に、ネガ型ホトレ
ジスト４（例えば、東京応化社製の０ＮＮＲ−２０）を
使用したエツチングレジストパターンが形成され、形成
されたレジストパターンがヒドラジンヒトラード／エチ
レンジアミン＝ ７ ／ ａ ｖ ｏ ｌ比で液温３０
℃のエツチング液を使用してエツチングされ、金属配線
層１０ａと後工程で金属配線層１０ａの上部に形成され
る金属配線層１０ｂとのコンタクトスルーホール７を形
成した後、ネガ型ホトレジスト４を剥離して完成される
。この状態でコンタクトスルーホール７およびポリイミ
ド絶縁膜３ａのエツチングにより露出した金属配線層１
０ａの表面を観察したところ、コンタクトスルーホール
７は、ホトマスク径５０μｍに対し、上程７０μｍ、下
径５０μｍ、テーパ角５５°に欠陥なく形成されている
ことが確認され、また、金属配線層１０ａも上記エツチ
ング液による腐食およびポリイミド絶縁膜３ａの加熱硬
化処理によるヒロックスまたはホイスカ等を生成するこ
となく、良好な結果が観察された。
また、安定化処理層９をＭｏ系の金属コーティングとし
てもよい、そして、安定化処理層９の金属コーティング
の厚さは、０．０５〜０．５μｍの範囲とされる。つぎ
に、Ａｌ配線層２のＡΩと安定化処理層９のＣｒとを、
公知のホトエツチングプロセスによりパターン化して金
属配線層１０ａを形成し、ムライト基板１の回路に接続
する。ついで、ポリイミド前駆体ワニスを金属配線層１
０ａおよびムライト基板１上にスピンコード法により塗
布し、１００℃６０’ ＋２００℃６０’ ＋４００℃
６０’の加熱硬化処理を窒素雰囲気中で行い、１５μｍ
厚のポリイミド絶縁膜３ａを形成する。そして、形成し
たポリイミド絶縁膜３ａは、その上面に、ネガ型ホトレ
ジスト４（例えば、東京応化社製の０ＮＮＲ−２０）を
使用したエツチングレジストパターンが形成され、形成
されたレジストパターンがヒドラジンヒトラード／エチ
レンジアミン＝ ７ ／ ａ ｖ ｏ ｌ比で液温３０
℃のエツチング液を使用してエツチングされ、金属配線
層１０ａと後工程で金属配線層１０ａの上部に形成され
る金属配線層１０ｂとのコンタクトスルーホール７を形
成した後、ネガ型ホトレジスト４を剥離して完成される
。この状態でコンタクトスルーホール７およびポリイミ
ド絶縁膜３ａのエツチングにより露出した金属配線層１
０ａの表面を観察したところ、コンタクトスルーホール
７は、ホトマスク径５０μｍに対し、上程７０μｍ、下
径５０μｍ、テーパ角５５°に欠陥なく形成されている
ことが確認され、また、金属配線層１０ａも上記エツチ
ング液による腐食およびポリイミド絶縁膜３ａの加熱硬
化処理によるヒロックスまたはホイスカ等を生成するこ
となく、良好な結果が観察された。
つぎに、上記形成されたコンタクトスルーホール７に金
属配線層１０ａと同様に形成された金属配線層１０ｂを
形成し、金属配線層１０ｂ上には前記方法と同じ方法に
よりポリイミド絶縁膜３ｂを形成する。さらに、これを
交互に繰り返して金属配線層１０ｃ、１０ｄおよびポリ
イミド絶縁膜３ｃ、３ｄを形成する。そして、各ポリイ
ミド絶縁膜を形成した都度、前記観察と同様の観察をし
たところ、いずれも前記と同様に欠陥のない良好な結果
がｌＲ察された。
属配線層１０ａと同様に形成された金属配線層１０ｂを
形成し、金属配線層１０ｂ上には前記方法と同じ方法に
よりポリイミド絶縁膜３ｂを形成する。さらに、これを
交互に繰り返して金属配線層１０ｃ、１０ｄおよびポリ
イミド絶縁膜３ｃ、３ｄを形成する。そして、各ポリイ
ミド絶縁膜を形成した都度、前記観察と同様の観察をし
たところ、いずれも前記と同様に欠陥のない良好な結果
がｌＲ察された。
つづいて、コンタクトスルーホール７を形成したポリイ
ミド絶縁膜３ｄ上面をスパッタクリーニングした後、該
上面にＣｒを例えば、０．０５μｍ、Ｎｉ−Ｃｕ合金膜
を例えば、０．５μｍの厚さにスパッタ法で連続成膜し
、成膜を公知のホトエツチングプロセスによりパターン
化した後、例えば、３μｍの厚さにＡｕ化学めっきを行
い表面端子１１の層を形成する。そして、表面端子１１
と反対側のムライト基板１の面に、表面端子１１と同様
にスパッタ法で薄膜層を成膜し、成膜にＮｉを例えば、
４μｍ、Ａｕを例えば、３μｍの厚さに化学めっきを行
って裏面端子１２の層を形成する６ 前記各金属配線層（１０ａ ｔ １０ ｂ ｔ １０
ｃ ＊１０ｄ）の安定化処理は、ＣｒまたはＭｏ系の金
属コーティングに変えて、つぎの方法で行ってもよい。
ミド絶縁膜３ｄ上面をスパッタクリーニングした後、該
上面にＣｒを例えば、０．０５μｍ、Ｎｉ−Ｃｕ合金膜
を例えば、０．５μｍの厚さにスパッタ法で連続成膜し
、成膜を公知のホトエツチングプロセスによりパターン
化した後、例えば、３μｍの厚さにＡｕ化学めっきを行
い表面端子１１の層を形成する。そして、表面端子１１
と反対側のムライト基板１の面に、表面端子１１と同様
にスパッタ法で薄膜層を成膜し、成膜にＮｉを例えば、
４μｍ、Ａｕを例えば、３μｍの厚さに化学めっきを行
って裏面端子１２の層を形成する６ 前記各金属配線層（１０ａ ｔ １０ ｂ ｔ １０
ｃ ＊１０ｄ）の安定化処理は、ＣｒまたはＭｏ系の金
属コーティングに変えて、つぎの方法で行ってもよい。
すなわち、Ａｌをスパッタ法で所定の厚さに成膜してＡ
ｌ配線層２を形成した後、例えば、４０℃の１０％水ガ
ラス水溶液に５ｍｉｎ浸漬し、イオン交換水洗浄を１０
ｍｉｎ行って表面処理して安定化処理を行い、安定化処
理層９を形成する方法である。そして、この安定化処理
以外は、すべて前記実施例と同様の方法で多層配線基板
を製造したところ、前記実施例と同様に、欠陥のない良
好な結果が得られた。
ｌ配線層２を形成した後、例えば、４０℃の１０％水ガ
ラス水溶液に５ｍｉｎ浸漬し、イオン交換水洗浄を１０
ｍｉｎ行って表面処理して安定化処理を行い、安定化処
理層９を形成する方法である。そして、この安定化処理
以外は、すべて前記実施例と同様の方法で多層配線基板
を製造したところ、前記実施例と同様に、欠陥のない良
好な結果が得られた。
なお、前記各金属配線層を、安定化処理層９を形成する
ことなくＡｌ配線層２のみで形成し、他はすべて前記実
施例と同様の方法で多層配線基板を製造して観察したと
ころ、各金属配線層の全層にねたりＡｌ腐食に起因する
ポリイミドのアンダーカット、各金属配線層の上下接続
不良、ヒロックスによるショート不良等の各種不良の発
生が観察され、本発明に係わる多層配線基板およびその
製造方法の効果が確認された。
ことなくＡｌ配線層２のみで形成し、他はすべて前記実
施例と同様の方法で多層配線基板を製造して観察したと
ころ、各金属配線層の全層にねたりＡｌ腐食に起因する
ポリイミドのアンダーカット、各金属配線層の上下接続
不良、ヒロックスによるショート不良等の各種不良の発
生が観察され、本発明に係わる多層配線基板およびその
製造方法の効果が確認された。
また、前記実施例においては、エツチングプロセスの必
要な有機絶縁膜についてのみ説明したが、例えば、１０
μｍ以下の薄い絶縁層が使用可能の場合には、感光性ポ
リイミドの使用のほか、感光性ポリイミドとポリイミド
とを混在させての使用等も可能であり、さらに、金属配
線層と同一平面内に、例えば、終端抵抗等の機能性薄膜
を搭載することも可能である。
要な有機絶縁膜についてのみ説明したが、例えば、１０
μｍ以下の薄い絶縁層が使用可能の場合には、感光性ポ
リイミドの使用のほか、感光性ポリイミドとポリイミド
とを混在させての使用等も可能であり、さらに、金属配
線層と同一平面内に、例えば、終端抵抗等の機能性薄膜
を搭載することも可能である。
［発明の効果］
本発明は、以上説明したように構成されているので、耐
薬品性やヒロックスまたはボイス力発生防止に優れた金
属層構成を有する薄膜多層化を実現し、ポリイミド絶縁
膜形成時のプロセスダメージを防止して、高信頼性で、
しかも素子歩留まりを高くすることができる優れた効果
を奏する。
薬品性やヒロックスまたはボイス力発生防止に優れた金
属層構成を有する薄膜多層化を実現し、ポリイミド絶縁
膜形成時のプロセスダメージを防止して、高信頼性で、
しかも素子歩留まりを高くすることができる優れた効果
を奏する。
第１図は本発明の一実施例を示す多層配線基板の一部分
の断面図、第２図は第１図″ア″部の湿式エツチング法
によるエツチングプロセス説明図である。 第３図は従来のポリイミドエツチング部の断面図である
。 １・・・基板（ムライト基板）、２・・・Ａｌ配線層、
３ 、３ ａ 、 ３ ｂ 、 ３ ｃ 、 ３ ｄ−
ポリイミド絶縁膜、４・・・エツチングレジスト、７・
・・コンタクトスルーホール、８・・・内層配線、９・
・・安定化処理層、１゜ａ 、 １０ ｂ 、 １０
ｃ 、 １０ ｄ−金属配線層、１１・・・表面端子、
１２・・・裏面端子。
の断面図、第２図は第１図″ア″部の湿式エツチング法
によるエツチングプロセス説明図である。 第３図は従来のポリイミドエツチング部の断面図である
。 １・・・基板（ムライト基板）、２・・・Ａｌ配線層、
３ 、３ ａ 、 ３ ｂ 、 ３ ｃ 、 ３ ｄ−
ポリイミド絶縁膜、４・・・エツチングレジスト、７・
・・コンタクトスルーホール、８・・・内層配線、９・
・・安定化処理層、１゜ａ 、 １０ ｂ 、 １０
ｃ 、 １０ ｄ−金属配線層、１１・・・表面端子、
１２・・・裏面端子。
Claims (13)
- １．内層配線と電力供給または／および信号入出力用の
端子とからなる回路を有するセラミック基板の少なくと
も片面に、安定化処理を表面に施した金属配線層と有機
絶縁膜とを交互に積層し、該積層された層の表面層に、
ＬＳＩと接続される電力供給または／および信号入出力
用の端子を備えた薄膜回路層を形成したことを特徴とす
る多層配線基板。 - ２．前記内層配線が、Ｗ、Ｍｏ、Ｃｕのうちのいずれか
の金属材料である請求項１記載の多層配線基板。 - ３．前記セラミック基板が、アルミナ、ムライト、Ｓｉ
Ｃのうちのいずれかの組成の基板である請求項１記載の
多層配線基板。 - ４．前記金属配線層が、Ａｌ、Ｃｕのうちのいずれかの
金属材料である請求項１記載の多層配線基板。 - ５．前記安定化処理が、Ｃｒ、Ｍｏ系の金属コーティン
グである請求項１記載の多層配線基板。 - ６．前記金属コーティングの厚さが、０．０５〜０．５
μｍである請求項５記載の多層配線基板。 - ７．前記有機絶縁膜が、ポリイミド系樹脂である請求項
１記載の多層配線基板。 - ８．次の各工程からなる多層配線基板の製造方法、（Ａ
）、内層配線と電力供給または／および信号入出力用の
端子とからなる回路を有するセラミック基板面に、表面
に安定化処理を施した金属配線層を前記回路に接続する
工程、 （Ｂ）、前記金属配線層上に、有機絶縁膜を形成する工
程、 （Ｃ）、前記有機絶縁膜に、前記金属配線と上部配線層
を接続するためのスルーホールを形成する工程、 （Ｄ）、形成したスルーホールに、前記上部配線層を形
成する工程、 （Ｅ）、前記（Ｂ）、（Ｃ）、（Ｄ）の各工程を所定回
数繰り返す工程、 （Ｆ）、前記上部配線層上に、前記有機絶縁膜を形成す
る工程、 （Ｇ）、形成された前記有機絶縁膜の表面層に、前記上
部配線層と、電力供給または／および信号入出力用の表
面端子とを接続するためのスルーホールを形成する工程
、 （Ｈ）、前記スルーホールに、前記表面端子の層を形成
する工程。 - ９．前記安定化処理が、Ｃｒ、Ｍｏ系の金属コーティン
グにより行われる請求項８記載の多層配線基板の製造方
法。 - １０．前記金属コーティングの厚さが、０．０５〜０．
５μｍである請求項９記載の多層配線基板の製造方法。 - １１．前記安定化処理が、前記金属配線層がＡｌのとき
水ガラス水溶液への浸漬により行われる請求項８記載の
多層配線基板の製造方法。 - １２．前記水ガラス水溶液への浸漬が、水ガラス水溶液
濃度１〜２０ｗｔ％、水ガラス水溶液温度２０〜６０℃
、浸漬時間０．１〜１０ｍｉｎの条件で行われる請求項
１１記載の多層配線基板の製造方法。 - １３．前記有機絶縁膜が、ポリイミド系樹脂により行わ
れる請求項８記載の多層配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073491A JP2688446B2 (ja) | 1990-03-26 | 1990-03-26 | 多層配線基板およびその製造方法 |
| US07/674,605 US5208656A (en) | 1990-03-26 | 1991-03-25 | Multilayer wiring substrate and production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073491A JP2688446B2 (ja) | 1990-03-26 | 1990-03-26 | 多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03276655A true JPH03276655A (ja) | 1991-12-06 |
| JP2688446B2 JP2688446B2 (ja) | 1997-12-10 |
Family
ID=13519793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2073491A Expired - Fee Related JP2688446B2 (ja) | 1990-03-26 | 1990-03-26 | 多層配線基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5208656A (ja) |
| JP (1) | JP2688446B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5353499A (en) * | 1992-04-20 | 1994-10-11 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a multilayered wiring board |
| JP2006253189A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
| JP2014090077A (ja) * | 2012-10-30 | 2014-05-15 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
| JP2014517497A (ja) * | 2011-04-04 | 2014-07-17 | セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ａｌ冷却体を備えたセラミック製プリント基板 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851681A (en) * | 1993-03-15 | 1998-12-22 | Hitachi, Ltd. | Wiring structure with metal wiring layers and polyimide layers, and fabrication process of multilayer wiring board |
| US6051489A (en) * | 1997-05-13 | 2000-04-18 | Chipscale, Inc. | Electronic component package with posts on the active side of the substrate |
| US6414585B1 (en) * | 1997-05-13 | 2002-07-02 | Chipscale, Inc. | Integrated passive components and package with posts |
| CN1168361C (zh) * | 1998-02-26 | 2004-09-22 | 揖斐电株式会社 | 具有充填导电孔构造的多层印刷布线板 |
| US6132852A (en) * | 1998-03-13 | 2000-10-17 | Hitachi, Ltd. | Multilayer wiring substrate and method for production thereof |
| US5903051A (en) * | 1998-04-03 | 1999-05-11 | Motorola, Inc. | Electronic component and method of manufacture |
| GB2387026A (en) * | 2002-03-28 | 2003-10-01 | Zarlink Semiconductor Ltd | Method of coating contact holes in MEMS and micro-machining applications |
| US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4835778A (ja) * | 1971-09-09 | 1973-05-26 | ||
| US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
| DE3280233D1 (de) * | 1981-09-11 | 1990-10-04 | Toshiba Kawasaki Kk | Verfahren zum herstellen eines substrats fuer multischichtschaltung. |
| US4386116A (en) * | 1981-12-24 | 1983-05-31 | International Business Machines Corporation | Process for making multilayer integrated circuit substrate |
| JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
| US4531144A (en) * | 1982-05-14 | 1985-07-23 | Burroughs Corporation | Aluminum-refractory metal interconnect with anodized periphery |
| US4463059A (en) * | 1982-06-30 | 1984-07-31 | International Business Machines Corporation | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding |
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
| US4659427A (en) * | 1984-12-31 | 1987-04-21 | Gte Laboratories Incorporated | Via formation for multilayered metalization |
| US4786360A (en) * | 1987-03-30 | 1988-11-22 | International Business Machines Corporation | Anisotropic etch process for tungsten metallurgy |
| US5021869A (en) * | 1988-12-27 | 1991-06-04 | Hewlett-Packard Company | Monolithic semiconductor chip interconnection technique and arrangement |
| NL8900010A (nl) * | 1989-01-04 | 1990-08-01 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
-
1990
- 1990-03-26 JP JP2073491A patent/JP2688446B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-25 US US07/674,605 patent/US5208656A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5353499A (en) * | 1992-04-20 | 1994-10-11 | Sumitomo Electric Industries, Ltd. | Method of manufacturing a multilayered wiring board |
| JP2006253189A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
| JP2014517497A (ja) * | 2011-04-04 | 2014-07-17 | セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ａｌ冷却体を備えたセラミック製プリント基板 |
| JP2014090077A (ja) * | 2012-10-30 | 2014-05-15 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2688446B2 (ja) | 1997-12-10 |
| US5208656A (en) | 1993-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786554B2 (ja) | フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法 | |
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP4209178B2 (ja) | 電子部品実装構造及びその製造方法 | |
| US5869899A (en) | High density interconnect substrate and method of manufacturing same | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| KR20020006462A (ko) | 범프가 부착된 배선회로기판 및 그 제조방법 | |
| JPH04283992A (ja) | プリント回路基板の製造方法 | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| JP4087080B2 (ja) | 配線基板の製造方法およびマルチップモジュールの製造方法 | |
| TWI232711B (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
| JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPH05509198A (ja) | 多層薄膜構造の製造方法 | |
| JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH0745948A (ja) | 多層配線板及びその製造方法 | |
| JPH08222834A (ja) | 配線回路の形成方法および多層配線回路基板の製造方法 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| US20250008645A1 (en) | Printed wiring board | |
| JPH07273466A (ja) | 多層配線板の製造方法 | |
| JPH05218644A (ja) | 多層プリント配線板の製造方法 | |
| JPH0846357A (ja) | セラミック薄膜混成基板の製造方法 | |
| JPH0823166A (ja) | 多層配線基板の製造方法 | |
| JPH08181440A (ja) | 多層薄膜回路基板の製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JP2005203581A (ja) | 回路基板及びその製造方法 | |
| JP2001077513A (ja) | 被膜配線の形成方法と配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |