JPH05509198A - 多層薄膜構造の製造方法 - Google Patents

多層薄膜構造の製造方法

Info

Publication number
JPH05509198A
JPH05509198A JP3504903A JP50490391A JPH05509198A JP H05509198 A JPH05509198 A JP H05509198A JP 3504903 A JP3504903 A JP 3504903A JP 50490391 A JP50490391 A JP 50490391A JP H05509198 A JPH05509198 A JP H05509198A
Authority
JP
Japan
Prior art keywords
layer
conductive material
polymeric material
multilayer structure
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3504903A
Other languages
English (en)
Other versions
JPH0746755B2 (ja
Inventor
チャング、ケネス
ツーンジ、ジョージ
ファーク、ムクタ、シャージ
クマー、アナンダ、ホサカーレ
ピッツレー、マヴィン、エス.
ステイーメル、ヘインズ、オットー
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH05509198A publication Critical patent/JPH05509198A/ja
Publication of JPH0746755B2 publication Critical patent/JPH0746755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467Adding a circuit layer by thin film methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0886Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving forming a via in a via-level dielectric prior to deposition of a trench-level dielectric
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/0888Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures wherein via-level dielectrics are compositionally different than trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多層薄膜構造の製造方法 C発明の背景コ 本発明は、微小電子装置および半導体装置のパッケージングの分野に関するもの であり、詳細には、バイアとカスタム配線面、またはキャプチャ・パッド、技術 変更パッド等の他のフィーチャの交互層を有する多層薄膜配線構造に関するもの である。
コンピュータ用の微小電子装置製造の分野では、部品の高速化の要求が高まって いる。半導体自体が速度を高めるために常に改良されている。しかし、処理時間 の半分は相互接続および電力分配回路にとられると考えられる。したがって、電 子パッケージにおける遅延は、装置の速度に劣らず全体の処理時間にとって重要 である。
高性能アプリケーション用の代表的な電子パッケージは、上面に半導体装置を取 り付けた多層セラミック(MLC)基板からなる。基板底面には、通常カードま たは回路板を接続するための入出力ビンがある。パッケージに固有の処理の遅延 は、MLC基板上面の薄膜配線構造を使用することによって著しく減少すること が知られている。
これらの薄膜配線構造を製造するために様々な技術が提案されている。これらの すべてに共通すると考えられるのは、導電性メタライゼーションが、一度に1層 ずつ付着されることである。すなわち、バイアを有する第1の層を形成した後、 バイアと電気的に接触する配線またはキャプチャ・パッドを有する第2の層を形 成する。このように1層ずつ付着させる方法は、連続性、信頼性、および収率に 重大な問題がある。
さらに重要なことは、1層ずつ付着させる方法の最大の欠点は、単一の薄膜配線 層でも形成するのに必要な処理工程が多いことである。実際に、1つまたは複数 の薄膜配線層を有する多層構造を1層ずつ付着させる方法で形成するのはたいへ んな作業である。
米国特許第4944836号明細書には、1層ずつ付着させる方法の例が開示さ れている。第4図では、3層構造が形成される。各層は、誘電層を付着させ、ト レンチをパターン形成した後、トレンチに導電性材料を充填することによって形 成される。導電性材料は、スパッタリング、化学蒸着、または電気メッキで付着 させることができる。その後、層を化学機械研磨技術により平坦化する。これで 、この層は第2の層を形成する準備ができている。
同様なブコセスが、ショウ(Shaw)他の論文”Photosensitiv e Glass For Producing RecessedMetall urgy、 eliminating Need For Planariza tion”、 I 8Mテクニカル・ディスクロージャ・プルテン、Vol、2 6、No、3A、1983年8月、p、1094に開示されている。この文献で は、パターン形成のために感光性ガラスが使用される。
米国特許出願第399058号明細書には、単層パターンを感光性ポリイミド中 に形成することが開示されている。金属を、適当な技術(たとえば真空蒸着、電 気メッキ等)により、パターンとしてポリイミド上に付着する。過剰な金属は機 械加工型の平坦化技術によって除去される。
米国特許第4622058号明細書には、各単層がガラスであり、それが後で焼 成される、1層ずつ付着させる方法が開示されている。パターンは、この場合は ステップ・ショルダ付きのバイアであり、ガラスを融除して形成される。その後 、金属をバイア中に付着させる。
米国特許第4789648号明細書には、半導体装置上に二重バイア配線チャネ ルを形成する方法が開示されている。
この構造は、最初に第1および第2の絶縁層、たとえば石英を付着させた後、第 1の層にバイアを、第2の層に配線チャネルをエツチングする。この多層構造を 、コンフォーマル・メタライゼーション技術によってメタライズした後、化学機 械式研磨を行う。
米国特許第4572764号および第4631111号明細書には、2層の感光 性重合体材料を使用して、多層構造を形成する方法が記載されている。第457 2764号明細書では、2層の重合体材料を個々に像に従って露光し現像するが 、第4631111号明細書では、2層の重合体材料を同時に像に従って露光し 現像する。いずれの場合も、このようつ にして形成したパターンを無電解メッキにより選択的にメタライズする。このパ ターンは、パターンの深さを充填するまでにはメッキされないので、あとの材料 除去の工程が必要でない。
これらの多層薄膜構造に関するこれまでの努力にもかかわらず、このような構造 を形成するための工程の改善がなお要求されている。この改良された工程は、複 雑でなく、収率が高いものでなければならない。
したがって、本発明の目的は、改良された多層薄膜構造の製造工程を提供するこ とにある。
本発明の上記および他の目的は、下記の説明を図面と共に参照すればさらに明ら かになるであろう。
[発明の要約] 本発明の目的は、本発明の1態様に従って多層薄層・構造の製造方法を提供する ことにより達成される。この方法は、a、誘電体基板の表面上に、誘電体重合材 料の第1の層を塗布する工程と、 誘電体重合材料の第1の層の上に、感光性の誘電体重合材料の第2の層を塗布す る工程と、 上記重合材料の第2の層を像に従って露光し現像して、上記第1の重合材料中に 形成された少な(とも1つのフィーチャと連絡するフィーチャを形成する工程と を含む、多層薄膜構造を形成する工程、および b、多層構造全体のフィーチャを同時に導電性材料で充填する工程を含む。
本発明の他の態様によれば、 誘電体基板と、 上記基板上の薄膜多層構造とを備え、 上記薄膜構造が、 上記誘電体基板と連絡するフィーチャを有する、非感光性の誘電体重合材料の第 1の層と、 重合材料の第1の層を覆い、上記第1の層のフィーチャと連絡するフィーチャを 有する、感光性の誘電体重合材料の第2の層とを有し、 上記第1および第2の層のフィーチャが、上記第1および第2の層の各フィーチ ャの導電性材料の間に境界面が存在しないように、同時に導電材料で充填された 、多層配線構造が開示される。
[図面の簡単な説明] 第1A図ないし第1G図は、従来の技術による典型的な多層薄膜構造の製造方法 を示す概略図である。
第2A図ないし第2E図は、本発明による多層薄膜構造の製造方法を示す概略図 である。
第3八図ないし第3E図は、本発明による多層薄膜構造の代替製造方法を示す概 略図である。
第4A図ないし第4C図は、第2D図および第3D図の構造にメタライゼーショ ンを付着させる、本発明による好ましい方法を示す概略図である。
[発明の詳細な説明] 図面、特に第1図を参照して、多層薄膜構造10を製造するための従来の技術に よる方法について概説する。たとえば、バイアを含む層と、配線を含む別の層か らなる薄漢配線レベルを形成したいものとする。
第1A図に、キャプチャ・パッド14を有する多層セラミック(MLC)基板1 2を示す。通常はキャプチャ・パッドを基板の内部配線に接続することになるバ イアは図示されていない。基板12の上面に、絶縁(誘電)性有機材料の層16 が付着されている。この有機材料は、たとえばスプレィまたはスピン・コーティ ングによって付着させることができる。
使用する代表的な有機材料は、ポリイミドである。
有機材料を付着させた後、次の工程はバイアの形成の開始である。第1B図では 、キャプチャ・パッドの上の有機材料を選択的に除去して、バイア用の開口18 を形成する。材料除去の好ましい方法は、誘電体マスクを使用したレーザ融除に よるものである。同じ目的に、0□プラズマ・エツチング技術を利用することも できる。
次に、通常蒸着法によってバイア中に金属を付着させる。
蒸着法により金属がバイア中と同時に有機材料の上面にもブランケット付着する ので、不必要な金属を除去するとともに構造を次の工程にかけることができるよ うにするために、平坦化工程が必要である。平坦化は、たとえば化学機械式研磨 によって容易に行うことができる。第1C図は、金属付着および平坦化後の構造 10であり、バイア20だけに金属が付着していることを示している。有機材料 16は、最終構造の一部として残る。
次に、配線を形成することが望ましいが、これはりフトオフ構造によって行なわ れる。有機材料16の上面に、フォトレジスト22を付着させる。フォトレジス トはネガティブでもポジティブでもよい。フォトレジストを像に従って露光し現 像して、第1D図に示すように、バイア20と連絡する開口24と、もうひとつ の開口26を形成する。開口24.26はそれぞれ、最終的に別々の配線を含む ことになる。
その後、レジスト22の上、および開口24.26中に金属を(この場合も蒸着 により)付着させる。レジストを、レジストの上面の不必要な金属と共に「リフ トオフ」すると、第1E図に示すように、配線28.30が残る。
第1F図に示すように、有機材料の第1の層16および配線28.30の上に絶 縁性有機材料の第2の層32を(たとえばスプレィまたはスピン・コーティング により)付着させる。
最後に、構造10をたとえば化学機械式研磨により、または他の平坦化技術によ って平坦化すると、第1G図に示す構造が得られる。
 A この従来技術の方法に見られるように、金属の各層を一度に1層ずつ付着させる ので、各層ごとに金属付着工程および平坦化工程が必要である。このような薄膜 多層構造のための処理工程の少なくともいくつかを省略することが非常に望まし い。工程を省略すると、処理時間および費用が減少するだけでなく、収率も高ま るので、有利である。各処理工程の収率は通常100%未満だからである。
本発明者らは、処理工程が少なく低コストで高収率の、薄膜多層構造の製造方法 を発見した。
すなわち、本発明によれば、 a、誘電体基板の表面上に、誘電体重合材料の第1の層を塗布する工程と、 誘電体重合材料の第1の層の上に、感光性の誘電体重合材料の第2の層を塗布す る工程と、 上記重合材料の第2の層を像に従って露光し現像して、上記第1の重合材料中に 形成された少な(とも1つのフィーチャと連絡するフィーチャを形成する工程と を含む、多層薄膜構造を形成する工程、および す、多層構造全体のフィーチャを同時に導電性材料で充填する工程 を含む、誘電体基板の表面上に多層薄膜構造を製造する方法が開示される。
本発明は、図を参照することによりさらに明らかになろう。
本発明の1態様を、第2図に示す。基板42上に多層薄膜構造を形成することが 望まれる。この基板は、前の配線レベルまたは多層セラミック基板でよい。例示 のため、以下では基板42は多層セラミック(MLC)基板であると仮定するが 、これに限定されるものではない。MLC基板は、アルミナ、アルミナ+ガラス 、ムライト、菫青石ガラス・セラミック、ホウケイ酸ガラスなど、様々な材料か ら選択することができる。
基板42上に、通常はバイア(図示せず)を介して基板の内部配線に接続するこ とになるキャプチャ・パッド44がある。基板42とキャプチャ・パッド44の 上面に、(たとえばスプレィまたはスピン・コーティングにより)絶縁性すなわ ち誘電性重合材料の第1の層46が付着されている。次に、この層を通常は簡単 な機械式研磨工程によって平坦化すると、第2A図に示す構造が得られる。
次に、第2B図に示すように、重合体材料の第1の層46の上に、誘電性重合体 材料の第2の層48を付着させる。ただし、重合体材料の第2の層48は感光性 であるが、本発明の一実施例では、第1の層46は感光性ではない。重合体材料 の第2の層48も、必要なら平坦化する。
重合体材料の第2の層48を像に従って露光し現像すると、第2C図に示す多層 構造40が得られる。この多層構造40は、配線用の開口またはチャネル50, 52を有する。開口50は、配線用ではなくて、最終的に他の配線レベル用のキ ャプチャ・パッド、技術変更パッド、またはチップ接続パッドを含むこともでき る。
ここでは、第2D図に示すように、重合体材料の第1の層46は、開口5oに連 絡するバイア開口54を含むように変更されている。開口54は適当な方法で形 成することができるが、米国特許出願第924480号明細書に開示されるよう に、誘電体マスクを使用するレーザ取除が好ましい。反応性イオン・エツチング も可能である。
最後に、配線開口またはチャネル50.52およびバイア開口54を、導電性材 料で充填した後、第2E図に示すように、構造40を平坦化する。同様に、配線 開口50およびノくイア開口54を、配線56とバイア58との間に境界が存在 しないように導電性材料で充填する。すなわち、配線56とバイア58は、均一 のまたは一体の集塊を形成する。もちろん、開口52を同時に充填して、配線6 oを形成する。充填と、その後の平坦化の好ましい方法については、後で詳細に 説明する。ここでは、配線開口50およびバイア開口54が同時に充填されるた めに、就中、処理工程が減ることを述べるだけに留めておく。
第1の層46および第2の層48として、様々な誘電体重合材料を選択すること ができる。特に好ましい重合体材料はポリイミドであるが、ポリイミドと同等の 熱安定性、接着性、誘電率、および耐溶剤性を有する高温重合体も本発明の目的 に適している。
本発明に有用なポリイミドには、BPDA−PDAlBPDA−〇DA、および BTDA−ODA型のポリイミドなどがある。ポリイミドは、必要があれば事前 にイミド化することもできる。ポリアミン酸、たとえばPMDA−ODA型のエ ステルも適している。後者の例としては、米国特許第4849501号明細書を 参照されたい。より新しいポリイミドには、フッ素化ポリイミド、シリコンとポ リイミドの共重合体、およびアセチレンを末端基とするポリイミドがある。感光 性ポリイミドには、チバ・ガイギー社の412ポリイミドなど、BTDA重合体 を主成分とする、i線に活性な感光性ポリイミド、旭化成の6246Aポリイミ ドなど、PMDA−ETDA10DA共重合体を主成分とする、g線に活性な感 光性ポリイミド、東しの4840ポリイミドなど、BTDA−〇DA重合体を主 成分とする、gMに活性な感光性ポリイミド、日立化成のPIQシリーズのポリ イミドなど、BPDA−ODA重合体を主成分とする、g線に活性なポリイミド 、デュポン社のビラリン化学構造に基づくg線に活性なポリイミドがある。非ポ リイミド重合体材料には、ペンゾシクコブテンを主体とする樹脂、ポリキノリン 、およびフッ素化ポリキノリンがある。上記の重合体材料のリストは、例示のた めのものであり、これらに限定されるものではない。
本発明の他の態様を、第3図に示す。第3A図では、誘電体重合材料の第1の層 74を、基板72およびキャプチャ・パッド76上に付着させる。この場合も、 例示のため、基板72はMLC基板とするが、これに限定されるものではない。
本発明のこの実施例では、重合体材料74は感光性であり、感光性ポリイミドで あることが好ましい。必要なら、重合体材料を通常簡単な機械式研磨で平坦化す ることができる。これは誘電体材料の製造に用いる重合体の化学構造によって得 られる平坦化度に応じて決まる。
次に、重合体材料の第1の層74を像に従って露光し現像して、第3B図に示す ように、部分的にキャプチャ・パッド76が露出したバイア開078を形成する 。
次に、感光性重合体材料の第1の層74の上とバイア開ロア8の中に、感光性重 合体材料の第2の層8oを付着させる。
必要なら、第2の層8oも平坦化してもよい。ここまでに得られた多層構造70 を第3C図に示す。
次に、感光性重合材料の第2の層80を像に従って露光し現像して、第3D図に 示すような配線開口、すなわちチャネル82.84を形成する。この場合も、開 口82は、配線用ではな(、キャプチャ・パッド、エンジニアリング・パッド等 用のものでもよい。例示のため、開口82は配線用のものと仮定するが、これに 限定するものではない。
次に、上記の実施例(第2E[ff1)と同様に、配線開口すなわちチャネル8 2.84、およびバイア開ロア8を同時に導電性材料で充填する。第3E図を参 照すると、平坦化後の多層構造70は、バイア86および配線88.90を含ん でいる。本発明の方法により、バイア86と配線88との間に境界はない。
多層構造を導電性材料で充填する方法について説明する。
第1図に示すような薄膜多層構造を充填する従来技術による方法では、バイア開 口および配線開口すなわちチャネルは、スパッタリングまたは真空蒸着法によっ て充填していた。この方法は本質的に悪い所はなく、実際に本発明でも使用する ことができるが、本発明の発明者は、多層構造をメッキによって充填するのが好 ましいことを発見した。
次に、第4図、特に第4A図を参照すると、本発明によって形成した多層構造1 00が示されている。この議論では、第4A図に示す構造を形成するのに、第2 図および第3図に示す方法のいずれを使用するかは重要ではない。多層構造10 0は、基板102、キャプチャ・パッド104、重合体材料の第1の層106、 および重合体材料の第2の層108を有する。第1の層106にはバイア開口1 10があり、第2の層108には配線開口すなわちチャネル112,114があ る。配線開口112は、バイア開口110と連絡している。
第2の層108は、平坦で均一な表面を形成するために、あらかじめ平坦化して お(ことが望ましい。最初に、第2の層108の表面上、バイア開口110およ び配線開口112゜114の中にシード層116を付着させる。シード層116 は、第2の層108の、バイア開口110および配線開口112.114の表面 全体をコンフォーマルに連続的にコーティングすることが好ましい。その理由は すぐ後で明らかになろう。
シード層は2つの方法のいずれかで形成することができる。
第1に、シード層をスパッタリングまたは真空蒸着で形成することができる。こ の場合、シード層は、実際には約200Aの厚みのクロム接着層と、約2μmの 銅の層を含む。別法として、最初に厚み約100人のパラジウムの接着層を無電 解メッキした後、約20oO〜5000Aのニッケルまたはコバルトの層を無電 解メッキして、シード層を形成することもできる。
その後、第4B図に示すように、シード層116の上に、それよりずっと厚い導 電性材料の層118を付着させる。たとえば、この厚い層は、約17μmである が、もちろん重合体材料の第1および第2の層の厚みに応じて変わることが分か った。すなわち、厚い層118は、配線チャネル112.114を完全に充填す るため、少なくとも第1の層106および第2の層108の合計と同じ厚さに( 好ましくはこれより幾分厚く)する必要がある。層118は、通常のスパッタリ ングまたは真空蒸着によって付着させることができる。しかし、層118は、無 電解メッキまたは電気メッキによってシード層116の上に形成することが好ま しい。シード層はすでにコンフォーマルで連続的であるため、その後で、好まし くは銅である厚い層118を電気メッキすることは容易である。
シード層116と層118はブランケット付着されているので、メタライゼーシ ョンが必要でない区域をマスクする必要がないことに留意されたい。不必要なメ タライゼーションの除去は、本発明の方法では次の工程で行う。
次に、過剰なまたは不要の導電性材料、すなわち第2の層108を被覆する材料 を、平坦化法によって除去する。好ましい平坦化法は、化学機械式研磨および高 精度の機械式研磨技術である。これらの平坦化技術は、上記の米国特許第470 2792号ならびに第4954142号明細書、米国特許出願第481941号 明細書、および上記の米国特許出願明細書に開示されている。得られた平坦化さ れた構造は、第4C図に示すようなものである。
本発明の代替実施例では、第4A図の多層構造を、シード層116を付着させた 後に平坦化し、これによってバイア開口110および配線開口112.114内 を除いて、シード層を除去する。その後、これよりはるかに厚い層118を形成 することができる。層118を無電解メッキで形成する場合は、フィーチャは最 終の高さまでメッキすることができる。
バイア開口110および配線開口112.114の外側にはシード層がないので 、無電解メッキを使用する場合は、層118の導電性材料はこれらの開口内のみ に付着する。過剰の材料はすべて上記の平坦化技術によって除去することができ る。
本発明の利点は、下記の例を参照すればさらに明らかになろう。
−〇 [例コ 複数のキャプチャ・パッドを有する多層セラミック基板を下記のように、従来の 方法によって作成した。バインダ、溶剤、可塑剤、および菫青石を主結晶相とす る結晶化ガラスのスラリを注型してグリーンシートを作成した。結晶化ガラスは 、米国特許第4301324号明細書に開示されたものから選択することができ る。次に、グリーンシートを乾燥し、パンチングまたは同様の方法でパターン形 成した。その後、グリーンシートを、銅を主体とするメタラジでメタライズし、 積み重ね、積層し、焼結して、有機物を焼却し、セラミック材料を高密度化した 。積層および焼結は、米国特許第4234367号明細書に開示されている方法 など、周知の方法で行った。焼結後、従来のメタライゼーションおよびサブトラ クティブ・エツチングにより、基板上面にCr / Cu / Crのキャプチ ャ・パッドを形成した。
次に、本発明による多層薄膜構造を基板上に形成した。
最初に、接着促進剤(AIloo)を基板表面にスピン・コーティングした後、 赤外線(IR)オーブンで、窒素中、90℃で30分間ベーキングした。BPD A−PDA型の非感光性ポリイミド前駆物質をAl100の上にスピン・コーテ ィングして、赤外線オーブンで、窒素中、30分間ベーキングした。フォーミン グ・ガス中でポリイミドを150℃で45分間ベーキングした後、230℃で4 5分、最後に350℃で60分ベーキングして、イミド化した。ベーキング後の ポリイミドの厚みは約13μmであった。
ポリイミドをマイクロミリングによって平坦化し、最終の厚みを約7μmにした 。
Al100接着促進剤の他の層をポリイミドの上面にスピン・コーティングした 後、赤外線オーブンで、窒素中、90℃で3o分間ベーキングした。その後、事 前にイミド化された感光性ポリイミド(チバ・ガイギー413)をスピン・コー ティングした後、130℃に設定したホット・プレートで30分間ベーキングし た。ベーキング後の感光性ポリイミドの厚みは、約8.5μmであった。
感光性ポリイミドを化学線(365nmのi線)で像に従って露光した後、NM P (N−メチル−2−ピロリドン)で現像した。この感光性ポリイミドをフォ ーミング・ガス中、150℃で30分間、230℃で30分間、次に350℃で 120分間ベーキングして硬化させた。ベーキング後の感光性ポリイミドの全厚 みは約8.5μmであった。
工程のこの時点で、配線開口すなわちチャネルが感光性ポリイミド層の中に形成 されている。
次に、下層のポリイミドをレーザで融除して、キャプチャ・パッドおよび少なく とも配線チャネルの一部と連絡するバイア開口を形成した。バイア開口の形成に は、エキシマ・レーザとともに誘電体マスクを使用する。レーザによる融除の残 滓は、ダウンストリーム・アッシングによって除去する。
露出したキャプチャ・パッド上のCr層を、イオン・ビーム・エツチングによっ て除去する。次に、感光性ポリイミド層の表面上、バイア開口中、および配線チ ャネル中に、シード層をスパッタリングによって付着させる。シード層は、厚み 200人のクロムの接着層と、2μmの鋼の層からなる。
最終のメタラジ層を形成するため、基板を適当な電極で固定した後、硫酸[60 〜80g/l、硫酸および他の添加剤(光沢剤、レベラ等)150〜180g/ lからなる銅メッキ浴(セルレックス・コーポレーション製)に浸漬し、電流密 度を10〜25 mA/ c 〜2にして、シード層上に約17μmになるまで 銅メッキした。シード層が電気的に連続しているため、銅の電気メッキは容易で あった。また、マスク操作を行う必要はなかった。
最後に、多層構造を高精度の機械式研磨によって平坦化した。感光性ポリイミド 層上に付着したメタラジ全部と、約2μmの重合体が除去された。マイクロミリ ングの後、軽く機械式研磨を行った。
得られた最終構造は、加工性が改善され、低コストで収率が向上した多層薄膜構 造であり、本発明の利点および目的を満たす。
本明細書の開示に関して、当業者には、本発明の趣旨から逸脱することなく、本 明細書に具体的に記載した実施例以外の変更態様も行うことができることは明ら かであろう。したがって、このような変更態様も、添付の特許請求の範囲によっ てのみ限定される本発明の範囲内に含まれると考えられる。
多層薄膜構造の製造方法 手続補正書(自発) 要 約 書 a、誘電体基板の表面上に、誘電体重合材料の第1の層を塗布する工程と、 誘電体重合材料の第1の層の上に、感光性の誘電体重合材料の第2の層を塗布す る工程と、 上記重合材料の第2の層を像に従って露光し現像して、上記第1の重合材料中に 形成された少なくとも1つのフィーチャと連絡するフィーチャを形成する工程と を含む、多層薄膜構造を形成する工程、および す、多層構造全体のフィーチャを、同時に導電性材料で充填する工程 を含む、誘電体基板の表面上に多層薄膜構造を形成する方法。
第1の層のフィーチャはバイア、第2の層のフィーチャはキャプチャ・パッドま たは配線チャネルとすることが好ましい。本方法によって製造される多層薄膜構 造も開示する。
平成5年6月8日

Claims (42)

    【特許請求の範囲】
  1. 1.a.誘電体基板の表面上に、誘電体重合材料の第1の層を塗布する工程と、 誘電体重合材料の第1の層の上に、感光性の誘電体重合材料の第2の層を塗布す る工程と、 上記重合材料の第2の層を像に従って露光し現像して、上記第1の重合材料中に 形成された少なくとも1つのフィーチャと連絡するフィーチャを形成する工程と を含む、多層薄膜構造を形成する工程、およびb.多層構造全体のフィーチャを 、同時に導電性材料で充填する工程 を含む、誘電体基板の表面上に多層薄膜構造を形成する方法。
  2. 2.さらに、上記第2の層のフィーチャを形成した後、上記第1の層のフィーチ ャを形成する工程を含む、請求項1に記載の方法。
  3. 3.上記第1の層のフィーチャを形成する工程が、第1の重合体材料の層のレー ザ融除または反応性イオン・エッチングによるものであることを特徴とする、請 求項2に記載の方法。
  4. 4.上記第1の重合体材料が非感光性であることを特徴とする、請求項2に記載 の方法。
  5. 5.さらに、上記第2の層のフィーチャを形成する前に、上記第1の層のフィー チャを形成する工程を含む、請求項1に記載の方法。
  6. 6.上記第1の重合体材料が感光性であり、上記第1の層のフィーチャを形成す る工程が、上記感光性重合体材料を像に従って露光し現像して、第1の層のフィ ーチャを形成する工程を含むことを特徴とする、請求項5に記載の方法。
  7. 7.多層構造を導電性材料で充填する工程が、最初に上記第2の層の表面上およ び上記第1および第2の層のフィーチャ中に、導電性材料のシード層を付着させ 、次に上記シード層の上に、それよりはるかに厚い導電性材料の層を付着させる 工程を含むことを特徴とする、請求項1に記載の方法。
  8. 8.シード層をスパッタリングまたは蒸着によって付着させることを特徴とする 、請求項7に記載の方法。
  9. 9.シード層がクロムと銅を含むことを特徴とする、請求項8に記載の方法。
  10. 10.シード層を無電解メッキによって付着させることを特徴とする、請求項7 に記載の方法。
  11. 11.シード層がパラジウムとニッケルまたはコバルトを含むことを特徴とする 、請求項10に記載の方法。
  12. 12.導電性材料の厚い層を、スパッタリングまたは蒸着によって付着させるこ とを特徴とする、請求項7に記載の方法。
  13. 13.導電性材料の厚い層を、シード層上に電気メッキすることを特徴とする、 請求項7に記載の方法。
  14. 14.導電性材料の厚い層を、シード層上に無電解メッキすることを特徴とする 、請求項7に記載の方法。
  15. 15.導電性材料の厚い層が銅であることを特徴とする、請求項7に記載の方法 。
  16. 16.さらに、過剰の導電性材料の厚い層を除去する工程を含む、請求項7に記 載の方法。
  17. 17.過剰の導電性材料の厚い層を除去する工程が、機械式研磨によることを特 徴とする、請求項16に記載の方法。
  18. 18.過剰の導電性材料の厚い層を除去する工程が、化学機械式研磨によること を特徴とする、請求項16に記載の方法。
  19. 19.多層構造を導電性材料で充填する工程が、最初に上記第2の層の表面上お よび上記第1および第2の層のフィーチャ中に、導電性材料のシード層を付着さ せ、シード層を上記第2の層の表面から除去するが、第1および第2の層のフィ ーチャからは除去せず、次に上記シード層の上に、これよりかなり厚い導電性材 料の層を付着させる工程を含むことを特徴とする、請求項1に記載の方法。
  20. 20.導電性材料の厚い層をシード層の上に無電解メッキすることを特徴とする 、請求項19に記載の方法。
  21. 21.基板が多層セラミック基板であることを特徴とする、請求項1に記載の方 法。
  22. 22.上記第1の重合体材料の層が、ポリイミドまたはポリイミドの前駆物質で あることを特徴とする、請求項4に記載の方法。
  23. 23.上記第1の重合体材料の層が、感光性ポリイミドまたは感光性ポリイミド の前駆物質であることを特徴とする、請求項6に記載の方法。
  24. 24.上記第2の重合体材料の層が、感光性ポリイミドまたは感光性ポリイミド の前駆物質であることを特徴とする、請求項1に記載の方法。
  25. 25.上記第1の層のフィーチャがバイアであることを特徴とする、請求項1に 記載の方法。
  26. 26.上記第2の層のフィーチャが配線チャネルであることを特徴とする、請求 項1に記載の方法。
  27. 27.上記第2の層のフィーチャがキャプチャ・パッドであることを特徴とする 、請求項1に記載の方法。
  28. 28.誘電体基板と、 上記基板上の薄膜多層構造とを備え、 上記薄膜構造が、 上記誘電体基板と連絡するフィーチャを有する、非感光性の誘電体重合材料の第 1の層と、 重合材料の第1の層の上に、上記第1の層のフィーチャと連絡するフィーチャを 有する、感光性の重合材料の第2の層とを有し、 上記第1および第2の層のフィーチャが、上記第1および第2の層の各フィーチ ャの導電性材料の間に境界面が存在しないように同時に導電材料で充填される、 多層配線構造。
  29. 29.上記導電性材料が、導電性材料のシード層と、導電性材料のそれよりはる かに厚い層とを備えることを特徴とする、請求項28に記載の多層構造。
  30. 30.上記シード層をスパッタリングまたは蒸着によって形成することを特徴と する、請求項29に記載の多層構造。
  31. 31.上記シード層がクロムと銅を含むことを特徴とする、請求項30に記載の 多層構造。
  32. 32.シード層を無電解メッキによって付着させることを特徴とする、請求項2 9に記載の多層構造。
  33. 33.シード層がパラジウムとニッケルまたはコバルトを含むことを特徴とする 、請求項32に記載の多層構造。
  34. 34.導電性材料の厚い層を、スパッタリングまたは蒸着によって付着させるこ とを特徴とする、請求項29に記載の多層構造。
  35. 35.導電性材料の厚い層を、シード層上にメッキすることを特徴とする、請求 項29に記載の多層構造。
  36. 36.導電性材料の厚い層が銅であることを特徴とする、請求項29に記載の多 層構造。
  37. 37.上記誘電体基板が多層セラミック基板であることを特徴とする、請求項2 8に記載の多層構造。
  38. 38.上記第1の重合体材料の層が、ポリイミドであることを特徴とする、請求 項28に記載の多層構造。
  39. 39.上記第2の重合体材料の層が、感光性ポリイミドであることを特徴とする 、請求項28に記載の多層構造。
  40. 40.上記第1の層のフィーチャがバイアであることを特徴とする、請求項28 に記載の多層構造。
  41. 41.上記第2の層のフィーチャが配線チャネルであることを特徴とする、請求 項28に記載の多層構造。
  42. 42.上記第2の層のフィーチャがキャプチャ・パッドであることを特徴とする 、請求項28に記載の多層構造。
JP3504903A 1990-11-15 1991-02-01 多層薄膜構造の製造方法 Expired - Lifetime JPH0746755B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61319690A 1990-11-15 1990-11-15
US613,196 1990-11-15
PCT/US1991/000703 WO1992009102A1 (en) 1990-11-15 1991-02-01 A method of making a multilayer thin film structure

Publications (2)

Publication Number Publication Date
JPH05509198A true JPH05509198A (ja) 1993-12-16
JPH0746755B2 JPH0746755B2 (ja) 1995-05-17

Family

ID=24456274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3504903A Expired - Lifetime JPH0746755B2 (ja) 1990-11-15 1991-02-01 多層薄膜構造の製造方法

Country Status (4)

Country Link
EP (1) EP0557278B1 (ja)
JP (1) JPH0746755B2 (ja)
DE (1) DE69105753T2 (ja)
WO (1) WO1992009102A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298362A (ja) * 1996-04-30 1997-11-18 Samsung Electro Mech Co Ltd ビルドアップ多層印刷回路基板の製造方法
JP2006066517A (ja) * 2004-08-25 2006-03-09 Shinko Electric Ind Co Ltd 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP2014225670A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板
JP2015012237A (ja) * 2013-07-01 2015-01-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2022122404A (ja) * 2021-02-10 2022-08-23 凸版印刷株式会社 多層配線基板
JP2023537517A (ja) * 2020-08-11 2023-09-01 アプライド マテリアルズ インコーポレイテッド 直径が減少したマイクロビアの形成方法
JP2024020580A (ja) * 2020-03-23 2024-02-14 大日本印刷株式会社 貫通電極基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2649533B1 (fr) * 1989-07-04 1991-09-20 Thomson Tubes Electroniques Tube a grille a sortie sur cavites couplees, avec element de couplage integre au tube
DE59308407D1 (de) * 1993-01-19 1998-05-20 Siemens Ag Verfahren zur Herstellung einer Kontakte und diese verbindende Leiterbahnen umfassenden Metallisierungsebene
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
FR2785761B1 (fr) * 1998-11-05 2002-01-25 Rapide Circuit Imprime Rci Procede pour realiser des connexions electriques
KR101288163B1 (ko) * 2011-10-25 2013-07-18 삼성전기주식회사 무수축 세라믹 기판 및 이의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1379558A (en) * 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
JPS515568A (en) * 1974-07-05 1976-01-17 Oki Electric Ind Co Ltd Tasohaisenkairono seizohoho
JPS56138993A (en) * 1980-04-01 1981-10-29 Nippon Telegraph & Telephone Method of producing multilayer printed cirucit board
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4705606A (en) * 1985-01-31 1987-11-10 Gould Inc. Thin-film electrical connections for integrated circuits
EP0211180A3 (en) * 1985-08-02 1989-08-09 Shipley Company Inc. Method for manufacture of multilayer circuit board
JPS6251294A (ja) * 1985-08-30 1987-03-05 株式会社日立製作所 多層配線板の製造方法
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH0693123B2 (ja) * 1986-06-12 1994-11-16 日本電信電話株式会社 感光性高分子膜およびこれを用いた多層配線板
IT1191680B (it) * 1986-03-19 1988-03-23 Gte Telecom Spa Processo per la realizzazione di fori metallizzati in un substrato dotato di cammini conduttivi e resistivi,e prodotto ottenuto con il processo suddetto
JPS62291095A (ja) * 1986-06-10 1987-12-17 日立化成工業株式会社 配線板の製造方法
JPS62295493A (ja) * 1986-06-14 1987-12-22 工業技術院長 高速素子実装用回路基板の製造方法
JPS6314494A (ja) * 1986-07-07 1988-01-21 日本電気株式会社 多層回路基板
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS6386550A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多層配線層の形成方法
JPS63155691A (ja) * 1986-12-18 1988-06-28 株式会社東芝 多層配線回路基板
US4774127A (en) * 1987-06-15 1988-09-27 Tektronix, Inc. Fabrication of a multilayer conductive pattern on a dielectric substrate
JPH0298994A (ja) * 1988-10-06 1990-04-11 Ibiden Co Ltd ポリイミド絶縁層上への導体層形成方法
DE3840207A1 (de) * 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
DE3907004A1 (de) * 1989-03-04 1990-09-06 Contraves Ag Verfahren zum herstellen von duennschichtschaltungen
JPH02254788A (ja) * 1989-03-28 1990-10-15 Nec Corp 多層印刷配線基板
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298362A (ja) * 1996-04-30 1997-11-18 Samsung Electro Mech Co Ltd ビルドアップ多層印刷回路基板の製造方法
JP2006066517A (ja) * 2004-08-25 2006-03-09 Shinko Electric Ind Co Ltd 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP2014225670A (ja) * 2013-04-17 2014-12-04 新光電気工業株式会社 配線基板
JP2015012237A (ja) * 2013-07-01 2015-01-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2024020580A (ja) * 2020-03-23 2024-02-14 大日本印刷株式会社 貫通電極基板
JP2023537517A (ja) * 2020-08-11 2023-09-01 アプライド マテリアルズ インコーポレイテッド 直径が減少したマイクロビアの形成方法
JP2022122404A (ja) * 2021-02-10 2022-08-23 凸版印刷株式会社 多層配線基板

Also Published As

Publication number Publication date
EP0557278B1 (en) 1994-12-07
JPH0746755B2 (ja) 1995-05-17
EP0557278A1 (en) 1993-09-01
DE69105753T2 (de) 1995-05-24
WO1992009102A1 (en) 1992-05-29
DE69105753D1 (de) 1995-01-19

Similar Documents

Publication Publication Date Title
US5266446A (en) Method of making a multilayer thin film structure
CA1123116A (en) Multi-layered glass-ceramic substrate for mounting of semiconductor device
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US5116459A (en) Processes for electrically conductive decals filled with organic insulator material
US6165629A (en) Structure for thin film interconnect
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
JP3098509B2 (ja) 電子コンポーネント構造体およびその製造方法
US5108541A (en) Processes for electrically conductive decals filled with inorganic insulator material
EP0425607A1 (en) High-density, multi-level interconnects, flex circuits, and tape for tab
JPH0150119B2 (ja)
CN101193502B (zh) 电路板结构的制作方法
JPH023317B2 (ja)
JPH05509198A (ja) 多層薄膜構造の製造方法
CN114188300A (zh) 一种薄膜厚膜混合集成陶瓷基板及其制备方法
US5568682A (en) Orthogonal grid circuit interconnect method
US5196089A (en) Multilayer ceramic substrate for mounting of semiconductor device
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
US5306872A (en) Structures for electrically conductive decals filled with organic insulator material
JPH07235768A (ja) 薄膜多層配線基板の製造方法
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
WO1991011025A1 (en) A method for manufacturing of mineature impedance matched interconnection patterns
KR100301107B1 (ko) 멀티칩모듈기판및그제조방법
JP3948105B2 (ja) 多層配線回路基板の製造方法
JPH05218644A (ja) 多層プリント配線板の製造方法
JPH0786737A (ja) 薄膜多層回路基板の製造方法