JPH03277986A - 混成集積回路検査装置の検査校正方法 - Google Patents
混成集積回路検査装置の検査校正方法Info
- Publication number
- JPH03277986A JPH03277986A JP2079493A JP7949390A JPH03277986A JP H03277986 A JPH03277986 A JP H03277986A JP 2079493 A JP2079493 A JP 2079493A JP 7949390 A JP7949390 A JP 7949390A JP H03277986 A JPH03277986 A JP H03277986A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- integrated circuit
- hybrid integrated
- testing device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 105
- 230000000052 comparative effect Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000011990 functional testing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、混成集積回路検査装置を検査校正すること
により、該混成集積回路検査装置により検査される被検
査混成集積回路の検査基準を最適値に設定するようにし
た混成集積回路検査装置の検査校正方法に関し、さらに
詳細には、中央演算処理装置を使用することにより、混
成集積回路検査装置の検査校正基準を検査基準式として
プログラム化して、自動的に該混成集積回路検査装置を
検査校正する混成集積回路検査装置の検査校正方法に関
するものである。
により、該混成集積回路検査装置により検査される被検
査混成集積回路の検査基準を最適値に設定するようにし
た混成集積回路検査装置の検査校正方法に関し、さらに
詳細には、中央演算処理装置を使用することにより、混
成集積回路検査装置の検査校正基準を検査基準式として
プログラム化して、自動的に該混成集積回路検査装置を
検査校正する混成集積回路検査装置の検査校正方法に関
するものである。
(従来の技術)
混成集積回路は、受動及び能動素子等を組合せた機能モ
ジュールであることより、該混成集積回路の機能並びに
特性の総合的な検査確認が要求される。
ジュールであることより、該混成集積回路の機能並びに
特性の総合的な検査確認が要求される。
一般に、混成集積回路の検査は、単体の各種計測機器を
組合せた専用試験機を製作する方法と、汎用のリニアI
Cテスタを利用する方法とがある。
組合せた専用試験機を製作する方法と、汎用のリニアI
Cテスタを利用する方法とがある。
上記の各方法は、混成集積回路と混成集積回路検査装置
とを接続して、混成集積回路に検査信号を入力し、該混
成集積回路により処理された出力信号を混成集積回路検
査装置に入力することにより行われている。
とを接続して、混成集積回路に検査信号を入力し、該混
成集積回路により処理された出力信号を混成集積回路検
査装置に入力することにより行われている。
従って、前記混成集積回路検査装置による被検査混成集
積回路の検査が重要であるとともに、該混成集積回路検
査装置の検査校正も重要になっている。
積回路の検査が重要であるとともに、該混成集積回路検
査装置の検査校正も重要になっている。
前記混成集積回路検査装置の検査方法は、個々の計測器
について校正を行うとともに、該混成集積回路検査装置
の検査基準範囲になる判定値を下記の式(1)より求め
て、該判定値を混成集積回路検査装置を検査校正する検
査機構に設けられた中央演算処理装置にプログラムする
。
について校正を行うとともに、該混成集積回路検査装置
の検査基準範囲になる判定値を下記の式(1)より求め
て、該判定値を混成集積回路検査装置を検査校正する検
査機構に設けられた中央演算処理装置にプログラムする
。
判定値=初期信士(初期値×(一定比率))・・・ (
1) この際、初期値は被検査混成集積回路の良品サンプルに
基くデータであり、一定比率は被検査混成集積回路の機
能検査範囲に基くデータである。
1) この際、初期値は被検査混成集積回路の良品サンプルに
基くデータであり、一定比率は被検査混成集積回路の機
能検査範囲に基くデータである。
次に、被検査混成集積回路の良品サンプルに基く初期値
による混成集積回路検査装置からの出力信号を中央演算
処理装置に入力して、該出力信号を判定値の検査基準範
囲に基いて中央演算処理装置が判定して校正信号を出力
する。
による混成集積回路検査装置からの出力信号を中央演算
処理装置に入力して、該出力信号を判定値の検査基準範
囲に基いて中央演算処理装置が判定して校正信号を出力
する。
該校正信号により、前記混成集積回路検査装置が、検査
校正される。
校正される。
上記のようにして、混成集積回路検査装置の検査が行わ
れている。
れている。
また、判定値を下記の式(2)より求めて、中央演算処
理装置にプログラムして、混成集積回路検査装置の機能
検査を行うこともできる。
理装置にプログラムして、混成集積回路検査装置の機能
検査を行うこともできる。
判定値=初期信士(定数) ・・・ (2)この際、
定数は被検査混成集積回路の機能検査範囲に基くデータ
である。
定数は被検査混成集積回路の機能検査範囲に基くデータ
である。
(発明が解決しようとする課題)
しかしながら、上記従来の混成集積回路検査装置の検査
方法によれば、中央演算処理装置に、式(1)或いは式
(2)をプログラムして、該混成集積回路検査装置の検
査を行っているため、式(1)及び式(2)において判
定値を決定する際に被検査混成集積回路の初期値が用い
られており、該判定値が被検査混成集積回路の初期サン
プルからの測定値の比率によるため、混成集積回路検査
装置の検査校正基準が変動するという問題点があった。
方法によれば、中央演算処理装置に、式(1)或いは式
(2)をプログラムして、該混成集積回路検査装置の検
査を行っているため、式(1)及び式(2)において判
定値を決定する際に被検査混成集積回路の初期値が用い
られており、該判定値が被検査混成集積回路の初期サン
プルからの測定値の比率によるため、混成集積回路検査
装置の検査校正基準が変動するという問題点があった。
また、混成集積回路検査装置の検査校正基準が変動する
とともに判定値が変動するため、該混成集積回路検査装
置の検査校正が正確に行えないことにより、被検査混成
集積回路の機能判定基準外の不良品が混入するという問
題点があった。
とともに判定値が変動するため、該混成集積回路検査装
置の検査校正が正確に行えないことにより、被検査混成
集積回路の機能判定基準外の不良品が混入するという問
題点があった。
本発明は、上記事情に鑑みてなされたものであり、混成
集積回路検査装置の検査校正を、被検査混成集積回路の
良品サンプルに基く初期値と、良品の上限値及び下限値
とを使用して検査校正範囲を規定するとともに、該上限
判定値及び下限判定値を自動的に最適値に設定するよう
にして、混成集積回路検査装置の検査校正を行う混成集
積回路検査装置の検査校正方法を提供するものである。
集積回路検査装置の検査校正を、被検査混成集積回路の
良品サンプルに基く初期値と、良品の上限値及び下限値
とを使用して検査校正範囲を規定するとともに、該上限
判定値及び下限判定値を自動的に最適値に設定するよう
にして、混成集積回路検査装置の検査校正を行う混成集
積回路検査装置の検査校正方法を提供するものである。
(課題を解決するための手段)
上記目的を達成するために、この発明は、混成集積回路
検査装置の検査基準が設定可能とされた検査基準設定部
と、該混成集積回路検査装置からの検査信号を介するイ
ンタフェースと、前記検査基準設定部から入力される検
査基準並びにインタフェースを介して入力される検査信
号を対比校正するCPLI部と、を有する混成集積回路
検査装置の検査機構に、前記混成集積回路検査装置がイ
ンタフェースバスを介して該混成集積回路検査装置の検
査機構に接続されることにより、前記検査基準設定部に
設定した検査基準と混成集積回路検査装置の検査信号と
をCPU部により対比校正して、混成集積回路検査装置
の検査校正を行うようにしたものである。
検査装置の検査基準が設定可能とされた検査基準設定部
と、該混成集積回路検査装置からの検査信号を介するイ
ンタフェースと、前記検査基準設定部から入力される検
査基準並びにインタフェースを介して入力される検査信
号を対比校正するCPLI部と、を有する混成集積回路
検査装置の検査機構に、前記混成集積回路検査装置がイ
ンタフェースバスを介して該混成集積回路検査装置の検
査機構に接続されることにより、前記検査基準設定部に
設定した検査基準と混成集積回路検査装置の検査信号と
をCPU部により対比校正して、混成集積回路検査装置
の検査校正を行うようにしたものである。
(作用)
本発明においては、混成集積回路検査装置の検査校正を
、被検査混成集積回路の良品サンプルに基く初期値と、
良品の上限値及び下限値を使用して、検査校正範囲を設
定して中央演算処理装置にプログラムすることにより、
該中央演算処理装置が混成集積回路検査装置の検査校正
を自動的に行うことができる。
、被検査混成集積回路の良品サンプルに基く初期値と、
良品の上限値及び下限値を使用して、検査校正範囲を設
定して中央演算処理装置にプログラムすることにより、
該中央演算処理装置が混成集積回路検査装置の検査校正
を自動的に行うことができる。
(実施例)
本発明の実施例を、図面に基いて詳細に説明する。
第一図は本発明に係わる混成集積回路検査装置の検査方
法の実施例を示すブロック図が示されている。
法の実施例を示すブロック図が示されている。
電子信号を演算処理する中央演算処理装置(以下CPU
部という)5は、基準検査校正信号を設定する検査基準
設定部6に、検査基準信号線lOを介して接続されると
ともに、インタフェース4に検査信号線9を介して接続
されて、混成集積回路検査装置の検査機構lが構成され
ている。
部という)5は、基準検査校正信号を設定する検査基準
設定部6に、検査基準信号線lOを介して接続されると
ともに、インタフェース4に検査信号線9を介して接続
されて、混成集積回路検査装置の検査機構lが構成され
ている。
前記混成集積回路検査装置の検査機構1のインタフェー
ス4は、インタフェースバス8を介して、検査校正され
る混成集積回路検査装置3に接続されている。
ス4は、インタフェースバス8を介して、検査校正され
る混成集積回路検査装置3に接続されている。
さらに、該混成集積回路検査装置3は、接続線7を介し
て、順次機能判定される被検査混成集積回路2に接続さ
れている。
て、順次機能判定される被検査混成集積回路2に接続さ
れている。
上記のようにして、混成集積回路検査装置の検査機構1
による、混成集積回路検査装置3の検査校正ブロックが
構成されている。
による、混成集積回路検査装置3の検査校正ブロックが
構成されている。
次に、混成集積回路検査装置の検査機構1による混成集
積回路検査装置3の検査校正の手順を説明する。
積回路検査装置3の検査校正の手順を説明する。
下記の式(3)及び式(4)を検査基準設定部6にプロ
グラムすることにより求められる上限判定値と下限判定
値とよりなる検査校正基準信号を、検査基準信号線10
に出力する。
グラムすることにより求められる上限判定値と下限判定
値とよりなる検査校正基準信号を、検査基準信号線10
に出力する。
上限判定値=製品の上限値−(製品の上限値−初期値)
×(一定比率) ・・・ (3)下限判定値=
製品の下限値+(初期値−製品の下限値)×(一定比率
) ・・・ (4)この際、初期値は被検査混
成集積回路の良品サンプルに基くデータであり、一定比
率は被検査混成集積回路の機能検査範囲に基くデータで
あり、さらに製品の上限値及び下限値は被検査混成集積
回路2が順次機能判定されることにより決定されるデー
タである。
×(一定比率) ・・・ (3)下限判定値=
製品の下限値+(初期値−製品の下限値)×(一定比率
) ・・・ (4)この際、初期値は被検査混
成集積回路の良品サンプルに基くデータであり、一定比
率は被検査混成集積回路の機能検査範囲に基くデータで
あり、さらに製品の上限値及び下限値は被検査混成集積
回路2が順次機能判定されることにより決定されるデー
タである。
前記上限判定値と下限判定値とよりなる検査校正基準信
号を、検査基準信号&IIOを介して020部5に設定
する。
号を、検査基準信号&IIOを介して020部5に設定
する。
一方、被検査混成集積回路2に、動作状態におけると同
等の信号を入力するとともに、該被検査混成集積回路2
の回路機能により処理された出力信号を、接続線7を介
して混成集積回路検査装置3に入力する。
等の信号を入力するとともに、該被検査混成集積回路2
の回路機能により処理された出力信号を、接続線7を介
して混成集積回路検査装置3に入力する。
該入力信号を、混成集積回路検査装置3により検査して
、インタフェースバス8に出力する。
、インタフェースバス8に出力する。
該バス信号を、インタフェースバス8を介して混成集積
回路検査装置の検査機構1に内蔵されたインタフェース
4に入力する。
回路検査装置の検査機構1に内蔵されたインタフェース
4に入力する。
インタフェース4は、バス信号を処理して、検査信号を
出力する。
出力する。
該検査信号を、検査信号線9を介してCPU部5に入力
する。
する。
該CPU部5は、検査基準設定部6により設定された検
査校正基準信号と、該検査信号とを演算判定する。
査校正基準信号と、該検査信号とを演算判定する。
上記のようにして、混成集積回路検査装置3の検査校正
が行われる。
が行われる。
本発明による混成集積回路の検査校正方法によれば、被
検査混成集積回路2の上限値並びに下限値を順次考慮し
た式(3)及び式(4)を検査基準設定部6にプログラ
ムして、CPU部5により処理することにより、自動的
に最適値である検査校正基準を求めることができ、該検
査校正基準に従って混成集積回路検査装置3の検査校正
を行うことができる。
検査混成集積回路2の上限値並びに下限値を順次考慮し
た式(3)及び式(4)を検査基準設定部6にプログラ
ムして、CPU部5により処理することにより、自動的
に最適値である検査校正基準を求めることができ、該検
査校正基準に従って混成集積回路検査装置3の検査校正
を行うことができる。
また、混成集積回路検査装置3の検査校正基準を順次最
適値を設定する必要がなくなるとともに、被検査混成集
積回路2の機能判定基準外の不良品が混入する恐れを、
防止することができる。
適値を設定する必要がなくなるとともに、被検査混成集
積回路2の機能判定基準外の不良品が混入する恐れを、
防止することができる。
(発明の効果)
本発明に係わる混成集積回路の検査校正方法は、上記の
ように構成されているため、以下に記載するような効果
を有する。
ように構成されているため、以下に記載するような効果
を有する。
(Al被検査混成集積回路の回路機能による上限値並び
に下限値を順次考慮した式(3)及び式(4)により、
混成集積回路検査装置の検査校正基準を順次CPU部に
プログラムすることにより、CPU部が自動的に混成集
積回路検査装置を検査校正する最適値を得ることができ
、混成集積回路検査装置の検査校正を順次自動的に行っ
ているために、被検査混成集積回路の検査回数の増加或
いは被検査混成集積回路のロットの相違にともない、混
成集積回路検査装置に被検査混成集積回路の機能検査最
適値を設定する必要がなくなり、プログラム作成上の個
人差等を避けることができるという優れた効果を有する
。
に下限値を順次考慮した式(3)及び式(4)により、
混成集積回路検査装置の検査校正基準を順次CPU部に
プログラムすることにより、CPU部が自動的に混成集
積回路検査装置を検査校正する最適値を得ることができ
、混成集積回路検査装置の検査校正を順次自動的に行っ
ているために、被検査混成集積回路の検査回数の増加或
いは被検査混成集積回路のロットの相違にともない、混
成集積回路検査装置に被検査混成集積回路の機能検査最
適値を設定する必要がなくなり、プログラム作成上の個
人差等を避けることができるという優れた効果を有する
。
(B)また、混成集積回路検査装置の検査校正基準が自
動的に最適値に調整されるため、該被検査混成集積回路
の機能判定基準外の不良品が混入することを防止でき5
高信頼性の混成集積回路を提供することができるという
優れた効果を有する。
動的に最適値に調整されるため、該被検査混成集積回路
の機能判定基準外の不良品が混入することを防止でき5
高信頼性の混成集積回路を提供することができるという
優れた効果を有する。
第一図は本発明に係わる混成集積回路検査装置の検査校
正方法の実施例を示すブロック図である。 混成集積回路検査装置の検査機構、 混成集積回路検査装置、 インタフェース、 CPU部、 検査基準設定部、 インタフェースバス。
正方法の実施例を示すブロック図である。 混成集積回路検査装置の検査機構、 混成集積回路検査装置、 インタフェース、 CPU部、 検査基準設定部、 インタフェースバス。
Claims (1)
- (1)混成集積回路検査装置の検査基準が設定可能とさ
れた検査基準設定部と、該混成集積回路検査装置からの
検査信号を介するインタフェースと、前記検査基準設定
部から入力される検査基準並びにインタフェースを介し
て入力される検査信号を対比校正するCPU部と、を有
する混成集積回路検査装置の検査機構に、前記混成集積
回路検査装置がインタフェースバスを介して該混成集積
回路検査装置の検査機構に接続されることにより、前記
検査基準設定部に設定した検査基準と混成集積回路検査
装置の検査信号とをCPU部により対比校正して、混成
集積回路検査装置の検査校正を行うようにしたことを特
徴とする混成集積回路検査装置の検査校正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079493A JPH03277986A (ja) | 1990-03-28 | 1990-03-28 | 混成集積回路検査装置の検査校正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079493A JPH03277986A (ja) | 1990-03-28 | 1990-03-28 | 混成集積回路検査装置の検査校正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03277986A true JPH03277986A (ja) | 1991-12-09 |
Family
ID=13691433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079493A Pending JPH03277986A (ja) | 1990-03-28 | 1990-03-28 | 混成集積回路検査装置の検査校正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03277986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103048634A (zh) * | 2012-11-29 | 2013-04-17 | 安徽徽宁电器仪表集团有限公司 | 一种电力仪表检测方法 |
-
1990
- 1990-03-28 JP JP2079493A patent/JPH03277986A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103048634A (zh) * | 2012-11-29 | 2013-04-17 | 安徽徽宁电器仪表集团有限公司 | 一种电力仪表检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04102080A (ja) | 半導体評価回路 | |
| CN113504454B (zh) | 一种分析仪的校准方法及芯片测试方法和系统 | |
| US7084639B2 (en) | Impedance standard substrate and method for calibrating vector network analyzer | |
| CN106225992A (zh) | 基于压力变送器性能测试系统及方法 | |
| CN113534033A (zh) | 测试机台的校准方法及校准系统 | |
| CN101246830A (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
| CN112014643B (zh) | 一种集成电路精确测试小电阻的方法 | |
| US6960290B2 (en) | Testing and calibration device for an oxygen probe evaluation circuit and method of use of the device | |
| JPH03277986A (ja) | 混成集積回路検査装置の検査校正方法 | |
| KR960019094A (ko) | 다기능 측정기 | |
| US6677745B2 (en) | Test apparatus for parallel testing a number of electronic components and a method for calibrating the test apparatus | |
| CN117544121A (zh) | 差分放大器和仪表放大器的修调校准方法 | |
| US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
| CN103592613B (zh) | 测试校正仪、测试系统及测试方法 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| JPH03264870A (ja) | 混成集積回路の検査方法 | |
| US6329833B1 (en) | System and method for automatically measuring input voltage levels for integrated circuits | |
| JPH0296672A (ja) | 集積回路の検査方法 | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| JP2678082B2 (ja) | 半導体素子の測定方法 | |
| KR20010081625A (ko) | 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JP2000266822A (ja) | 半導体試験装置 | |
| JPS62294984A (ja) | 半導体検査装置 | |
| KR960002280B1 (ko) | 매스 플로우 콘트롤러의 응답 속도 점검 방법 |