JPH04102080A - 半導体評価回路 - Google Patents

半導体評価回路

Info

Publication number
JPH04102080A
JPH04102080A JP2219621A JP21962190A JPH04102080A JP H04102080 A JPH04102080 A JP H04102080A JP 2219621 A JP2219621 A JP 2219621A JP 21962190 A JP21962190 A JP 21962190A JP H04102080 A JPH04102080 A JP H04102080A
Authority
JP
Japan
Prior art keywords
signal
chip
converter
circuit
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2219621A
Other languages
English (en)
Other versions
JP2577495B2 (ja
Inventor
Koji Saito
斎藤　功司
Kazuyuki Uchida
内田　和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2219621A priority Critical patent/JP2577495B2/ja
Priority to US07/747,333 priority patent/US5184162A/en
Publication of JPH04102080A publication Critical patent/JPH04102080A/ja
Priority to US07/970,851 priority patent/US5436558A/en
Application granted granted Critical
Publication of JP2577495B2 publication Critical patent/JP2577495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は特にＬＳＩの内部回路において、アナログ回
路出力電圧を測定する評価回路に関する。
（従来の技術） ＬＳＩを評価する際に内部回路の電圧を測定しなければ
ならない場合がしばしばある。例えば試作の段階で、内
部回路の電圧を知りたい場合、次のような測定方法があ
る。
第６図はマイクロブローバによってＬＳＩチップの内部
回路電圧を測定する構成図である。被測定ＬＳＩチップ
２１上に前もって設けられた小パッド２２の上にマイク
ロブローバの針２３を接触させている状態を示す。試作
の時点では評価及び解析を容易にするためにチップの表
面は露呈している。
チップ２１の周辺にはボンディング用のパッド２４が配
設されている。パッド２４に適当な信号を与え、内部回
路２５の出力をマイクロブローバの針２３に接続された
電圧計２６によって測定する。このような構成を用いる
ことによって、ウェハ製造直後の早い段階でも目的の箇
所の電圧測定が可能である。
しかしながら、この測定方法に必要不可欠なマイクロブ
ローバは、小パッド２２の上にマイクロブローバの針２
３を接触させる操作が煩わしく、測定に時間がかかり過
ぎる。また、このマイクロブローバによる測定では、測
定にとりかかる前にパッケージング等の組み立ては必要
ないが、逆に組み立て後のチップはブローμで測定でき
なくなる。
さらに予め測定用の小パッド２２が設けられていない場
合、配線にブローμの針２３を当てるのは非常に困難な
作業になる。
一方、試作を終了したＬＳＩチップの量産時において、
良品、不良品を判別するために内部回路の電圧を測定検
査する場合もある。これは測定したい回路の配線をボン
ディング用パッドまで延ばし、組み立て工程の後にパッ
ドの外から電圧測定を行う方法である。通常の製品検査
と同時に行えるので、測定に要する手間は比較的かから
ず、パッケージングの後、または前でも測定は可能であ
る。ただし、測定用のパッドを設けなければならない。
チップレイアウト上新たなパッドを増やすのは不可能な
時もある。その場合には他のパッドと兼用することもで
きるが、信号を切換える回路を付加しなければならず、
設計に余分な負担を強いることになる。
以上２つの例においては、当然のことながら電圧を測定
するだめの電圧計を準備しておく必要がある。
また、最近チップ上の配線に電子ビームを直接当てて、
飛び出すエレクトロンの量により信号を観測する手段も
良く用いられている。これは時間に対する分解能は優れ
ているが、電圧（電流）測定には不向きである。
（発明が解決しようとする課題） このように、従来ではＬＳＩチップの内部回路の電圧を
＃ｊ定するため、マイクロブローバを用いる方法や＃１
定用のパッドを設ける構成では、前者はマイクロブロー
バの操作が煩わしく、測定に時間がかかり過ぎ、後者は
測定用のパッドを余分に付加することで設計面で余分な
負担が強いられる。また、電子ビームによる信号の観測
では、電圧（電流）測定には不向きであるというそれぞ
れの欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、比較的手間を要することなく内部回
路の電圧を精度良く測定検査できる半導体評価回路を提
供することにある。
［発明の構成］ （課題を解決するための手段） この発明の半導体評価回路は、半導体集積回路チップ内
に内蔵され、このチップの外部から供給される外部信号
とチップの内部回路で生成される内部信号のうちの一方
の信号を選択して出力する信号切換え回路と、前記半導
体集積回路チップ内に内蔵され、前記信号切換え回路か
らの信号を入力するＡ／Ｄコンバータと、前記Ａ／Ｄコ
ンバータの出力を外部に伝導する前記半導体集積回路チ
ップの出力パッドとを具備し、前記内部信号が被測定信
号として前記Ａ／Ｄコンバータに入力され、測定結果が
デジタル値として得られることを特徴としている。
（作用） この発明では、半導体チップの外部信号と内部の信号と
を選択する信号切換え回路とＡ／Ｄコンバータを半導体
チップ内に有して、内部信号をＡ／Ｄコンバータに入力
して内部信号の電圧値をデジタル値で得る。
（実施例） 半導体回路内にＡ／Ｄコンバータを搭載しているＬＳＩ
があるが、Ａ／Ｄコンバータの入力となる信号は通常チ
ップの外から加えており、チップの内部信号をＡ／Ｄ変
換する用途はあまりない。
この発明はこのチップ内のＡ／Ｄコンバータを利用し、
チップの内部信号をＡ／Ｄ変換する半導体評価回路が構
成される。以下、図面を参照してこの発明を実施例によ
り説明する。
第１図はこの発明の一実施例によるＬＳＩチップ内に設
けられた半導体評価回路の構成を示す回路図である。
ＬＳＩチップ内には例えば増幅器ｌが設けられ、増幅器
ｌから信号２が出力される。信号２はチップ内部の電圧
測定を行うべき信号であり、セレクタ３に供給される。
また、セレクタ３には入力バッド４からのチップ外部の
信号５が供給される。
セレクタ３はこれら内部回路の信号２、チップ外部の信
号５どちらかの信号を選択してＡ／Ｄコンバータ６に供
給する。通常はセレクタ３によってＡ／Ｄコンバータ６
の入力が信号５側に切換えられている。ＬＳＩの評価時
において、信号２を測定したい場合、セレクタ３によっ
てＡ／Ｄコンバータ６の入力を信号２側に切換える。次
にＡ／Ｄコンバータ６を動作させてその出力を出力パッ
ド７に伝え、チップ外部からＡ／Ｄ変換結果を読み取る
。なお、出力パッド７はＡ／Ｄ変換のビット数に応じた
パッド数だけ設けられる。このセレクタ３の制御はチッ
プ内部でプログラム制御しても良いし、チップ外部から
テストモード信号を与えるようにしても良い。
第２図はこの発明の第２の実施例を示す構成の回路図で
あり、電圧測定を行いたい信号２、チップ外部の信号５
が各々複数ある場合の例である。
上記第１図と同一の箇所には同一符号を付して説明は省
略する。セレクタ３によって複数の信号２、信号５のう
ちの一つの信号を選択し、Ａ／Ｄコンバータ６に送る。
その後の動作は第１図における実施例と同様である。
第３図はこの発明の第３の実施例を示す構成の回路図で
あり、同一チップ上にマイクロコンピュータを搭載した
場合の例である。上記第１図と同一の箇所には同一符号
を付して説明は省略する。
Ａ／Ｄコンバータ６によりＡ／Ｄ変換した測定値を内部
データバス８を介してマイクロコンピュータ９に送り、
所定の時間系列で各ボートに振り分ける等、必要な信号
処理を行った後、バッド７がらチップ外部に出力される
。マイクロコンピュータ９を設けることにより、１か所
の測定電圧を多数回サンプリングし信号の平均化を行え
ば雑音が除去できる。この結果、より精度の高いチップ
内部の電圧測定ができる。
第４図はこの発明の第４の実施例を示す構成の回路図で
ある。第３図におけるマイクロコンピュータ９から制御
信号１０．１１をそれぞれセレクタ３、Ａ／Ｄコンバー
タ６に与え、このセレクタ３、Ａ／Ｄコンバータ６を各
々プログラム制御する構成になっている。
第５図はこの発明の第５の実施例を示す構成の回路図で
ある。第３図におけるマイクロコンピュータ９からの制
御信号１２でセレクタ３　、Ａ／Ｄコンバータ６及びチ
ップ内部にさらに設けられたメモリ１３を制御するよう
に構成されている。また、メモリ１３の出力とＡ／Ｄコ
ンバータＢの出力とを比較する比較回路１４が設けられ
ている。比較回路１４の出力は出力パッド７より取り出
される。
これにより、電圧測定時のＡ／Ｄコンバータの制御をマ
イクロコンピュータに行わせれば、チップの評価時のみ
に限らず、製品として出荷した後に内部回路の自己診断
にも応用できる。例えば、予めメモリｌに期待値を記憶
させておき、内部回路の測定値と期待値とを比較回路１
４で比較することにより、異常状態を発見することがで
きる。
上記各実施例の構成によれば、ＬＳＩチップにおける内
部回路の電圧測定に操作の煩わしいマイクロブローバは
不要になる。従って、測定に要する時間が大幅に短縮さ
れる。また、パッケージングの前はもちろんのこと、パ
ッケージングし、チップの表面が完全に隠れても外部か
らの信号で内部回路の電圧６ノ定が可能である。さらに
、測定電圧をチップ外に取り出すためのパッドを用意す
る必要もなくなる。測定の方法もＡ／Ｄフンバータの出
力値を読み取るだけで済み、電圧測定のためだけに新た
にパッドを設けることはない。
また、この発明の構成によれば、ＬＳＩチップの内部に
電圧測定手段を備えているので、チップ外にわざわざ測
定器（電圧計等）を用意する必要がない。また、その測
定結果はデジタル値で得られるので、マイクロコンピュ
ータ等の適当な信号処理手段を併用すれば、測定値の記
憶も信号処理も簡単に行うことが可能になり、ＬＳＩ評
価の自由度が大きく広がる。例えば、測定結果をメモリ
に入れ、必要に応じて読出すことや測定結果の多数回の
サンプリングを行うことが可能である。後者はノイズの
影響による誤測定を防ぐことになる。
なお、この発明の評価回路は半導体チップの評価回路と
してだけでなく、第５図に示すように前もって、設＝１
値と測定値を比較する操作を行うことで内部回路の電圧
測定を本来の回路動作に利用することもできる。
［発明の効果］ 以上説明したようにこの発明によれば、チップに内蔵さ
れたＡ／Ｄコンバータを利用して半導体チップの内部回
路の電圧をデジタル値で得るので、外部に測定機器を準
備する、新たに測定用のパッドを設けるといった必要が
なく、比較的手間を要せずに精度良く測定検査できる半
導体評価回路が提供できる。
【図面の簡単な説明】
第１図はこの発明の一実施例による構成の回路図、 第２図はこの発明の第２の実施例による構成の回路図、 第３図はこの発明の第３の実施例による構成の回路図、 第４図はこの発明の第４の実施例による構成の回路図、 第５図はこの発明の第５の実施例による構成の回路図、 第６図はマイクロブローバによってＬＳＩチップの内部
回路電圧を測定する従来の半導体評価検査の構成図であ
る。 １・・・増幅器、２．５・・・信号、３・・・セレクタ
、４・・・入力パッド、６・・・Ａ／Ｄコンバータ、７
・・・出力パッド。 出願人代理人　弁理士　鈴江武彦 第 図 第 図

Claims (6)

    【特許請求の範囲】
  1. （１）半導体集積回路チップ内に内蔵され、このチップ
    の外部から供給される外部信号とチップの内部回路で生
    成される内部信号のうちの一方の信号を選択して出力す
    る信号切換え回路と、 前記半導体集積回路チップ内に内蔵され、前記信号切換
    え回路からの信号を入力するＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータの出力を外部に伝導する前記半導
    体集積回路チップの出力パッドとを具備し、 前記内部信号が被測定信号として前記Ａ／Ｄコンバータ
    に入力され、測定結果がデジタル値として得られること
    を特徴とする半導体評価回路。
  2. （２）半導体集積回路チップ内に内蔵され、このチップ
    の外部から供給される複数の外部信号とチップの内部回
    路で生成される複数の内部信号のうちの一信号を選択し
    て出力する信号切換え回路と、前記半導体集積回路チッ
    プ内に内蔵され、前記信号切換え回路からの信号を入力
    するＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータの出力を外部に伝導する前記半導
    体集積回路チップの出力パッドとを具備し、 前記内部信号が被測定信号として前記Ａ／Ｄコンバータ
    に入力され、測定結果がデジタル値として得られること
    を特徴とする半導体評価回路。
  3. （３）前記信号切換え回路及びＡ／Ｄコンバータに制御
    信号を与える第１のディジタル処理回路を具備し、信号
    の切換え制御及びＡ／Ｄ変換の制御を半導体集積回路チ
    ップ内で行うことを特徴とする請求項２記載の半導体評
    価回路。
  4. （４）前記Ａ／Ｄコンバータの出力信号は前記半導体集
    積回路チップ内に内蔵された第２のディジタル処理回路
    に入力され、前記複数の内部信号を順番に被測定信号と
    して前記Ａ／Ｄコンバータに入力させることを特徴とす
    る請求項２記載の半導体評価回路。
  5. （５）前記Ａ／Ｄコンバータの出力信号は前記半導体集
    積回路チップ内に内蔵された第３のディジタル処理回路
    に入力され、この第３のディジタル処理回路が前記信号
    切換え回路及びＡ／Ｄコンバータそれぞれに制御信号を
    与えることにより、前記複数の内部信号を順番に被測定
    信号として前記Ａ／Ｄコンバータに入力させることを特
    徴とする請求項２記載の半導体評価回路。
  6. （６）前記第１、第２、第３のディジタル処理回路はマ
    イクロコンピュータであることを特徴とする請求項３ま
    たは４または５記載の半導体評価回路。
JP2219621A 1990-08-21 1990-08-21 半導体評価回路 Expired - Lifetime JP2577495B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2219621A JP2577495B2 (ja) 1990-08-21 1990-08-21 半導体評価回路
US07/747,333 US5184162A (en) 1990-08-21 1991-08-20 Testing integrated circuit using an A/D converter built in a semiconductor chip
US07/970,851 US5436558A (en) 1990-08-21 1992-11-03 Testing integrated circuit using an A/D converter built in a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2219621A JP2577495B2 (ja) 1990-08-21 1990-08-21 半導体評価回路

Publications (2)

Publication Number Publication Date
JPH04102080A true JPH04102080A (ja) 1992-04-03
JP2577495B2 JP2577495B2 (ja) 1997-01-29

Family

ID=16738398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2219621A Expired - Lifetime JP2577495B2 (ja) 1990-08-21 1990-08-21 半導体評価回路

Country Status (2)

Country Link
US (2) US5184162A (ja)
JP (1) JP2577495B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404371B2 (en) 1999-07-12 2002-06-11 Advantest Corporation Waveform generator and testing device
JP2005233698A (ja) * 2004-02-18 2005-09-02 Nec Corp 半導体装置及びそれに用いる故障検出方法
JP2006286721A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体集積回路
JP2008210415A (ja) * 2008-06-04 2008-09-11 Renesas Technology Corp データ処理装置
JP2010263531A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp Ａ／ｄ変換回路及びテスト方法
JPWO2021002176A1 (ja) * 2019-07-02 2021-01-07

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629611B2 (ja) * 1994-08-31 1997-07-09 日本電気株式会社 アナログ／ディジタル混載集積回路およびそのテスト方法
US5578935A (en) * 1995-05-25 1996-11-26 Texas Instruments Incorporated Undersampling digitizer with a sampling circuit positioned on an integrated circuit
DE69633695T2 (de) * 1995-05-31 2005-04-28 STMicroelectronics, Inc., Carrollton Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
US5751158A (en) * 1995-11-07 1998-05-12 Micron Technology, Inc. Method and apparatus for selectively deriving a boosted voltage exceeding an internal voltage
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
US6333706B1 (en) 1999-08-02 2001-12-25 International Business Machines Corporation Built-in self-test for analog to digital converter
US6331770B1 (en) * 2000-04-12 2001-12-18 Advantest Corp. Application specific event based semiconductor test system
US6535005B1 (en) * 2000-04-26 2003-03-18 Emc Corporation Systems and methods for obtaining an electrical characteristics of a circuit board assembly process
US6512289B1 (en) * 2000-05-09 2003-01-28 Xilinx, Inc. Direct current regulation on integrated circuits under high current design conditions
JP2002236148A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法
DE10125798B4 (de) * 2001-05-26 2006-01-19 Infineon Technologies Ag Abbildungssystem zur Positionierung einer Messspitze auf einen Kontaktbereich eines Mikrochips und ein Verfahren zur Darstellung
JP2003242049A (ja) * 2002-02-18 2003-08-29 Niles Parts Co Ltd マイクロコンピュータの異常検出方法
US6885211B1 (en) * 2002-04-05 2005-04-26 Cirrus Logic, Inc. Internal node offset voltage test circuits and methods
US6845048B2 (en) * 2002-09-25 2005-01-18 Infineon Technologies Ag System and method for monitoring internal voltages on an integrated circuit
US6876218B1 (en) * 2003-02-14 2005-04-05 Xilinx, Inc. Method for accurate output voltage testing
US7336212B2 (en) * 2005-05-02 2008-02-26 Ati Technologies Inc. Apparatus and methods for measurement of analog voltages in an integrated circuit
CN103018657B (zh) * 2012-12-05 2015-07-08 北京华大信安科技有限公司 一种电路测试控制方法及装置
FR3047633B1 (fr) * 2016-02-08 2019-03-22 Continental Automotive France Circuit integre avec broches auxiliaires d'alimentation electrique
CN107064776B (zh) * 2017-04-20 2019-10-25 北京品驰医疗设备有限公司 一种对医疗设备电路板进行可靠性试验的系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636471A (ja) * 1986-06-26 1988-01-12 Nec Corp 論理集積回路
JPS6375680A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd アナログ・デイジタル混載ｌｓｉ内部試験回路
JPH01245169A (ja) * 1988-03-28 1989-09-29 Nec Corp 集積回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3620723C2 (de) * 1986-06-20 1995-05-11 Asea Brown Boveri Verfahren und digitales Meßgerät zum Anzeigen eines sich zeitlich ändernden Meßwertes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636471A (ja) * 1986-06-26 1988-01-12 Nec Corp 論理集積回路
JPS6375680A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd アナログ・デイジタル混載ｌｓｉ内部試験回路
JPH01245169A (ja) * 1988-03-28 1989-09-29 Nec Corp 集積回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404371B2 (en) 1999-07-12 2002-06-11 Advantest Corporation Waveform generator and testing device
JP2005233698A (ja) * 2004-02-18 2005-09-02 Nec Corp 半導体装置及びそれに用いる故障検出方法
JP2006286721A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体集積回路
JP2008210415A (ja) * 2008-06-04 2008-09-11 Renesas Technology Corp データ処理装置
JP2010263531A (ja) * 2009-05-11 2010-11-18 Renesas Electronics Corp Ａ／ｄ変換回路及びテスト方法
JPWO2021002176A1 (ja) * 2019-07-02 2021-01-07
WO2021002176A1 (ja) * 2019-07-02 2021-01-07 ローム株式会社 不揮発性記憶装置
US11923017B2 (en) 2019-07-02 2024-03-05 Rohm Co., Ltd. Non-volatile storage device

Also Published As

Publication number Publication date
JP2577495B2 (ja) 1997-01-29
US5184162A (en) 1993-02-02
US5436558A (en) 1995-07-25

Similar Documents

Publication Publication Date Title
JPH04102080A (ja) 半導体評価回路
JPS58158566A (ja) 検査装置
US4544879A (en) Stimulus/measuring unit for DC characteristics measuring
WO2002014883A2 (en) Analog signal testing circuit and -method
JP2002236152A (ja) 半導体集積回路の試験装置及び試験方法
US7492178B2 (en) Method and apparatus for testing a hall magnetic field sensor on a wafer
WO2006080111A1 (ja) 半導体集積回路及びシステムｌｓｉ
JPS6018780A (ja) 検査装置
JP2005147679A (ja) 半導体ウエハ、半導体装置の検査方法および検査装置
JPH01129432A (ja) 集積回路
JP3374087B2 (ja) 半導体集積回路の試験方法
JPS63177437A (ja) 半導体集積回路装置の試験方法
JPH10160798A (ja) Ｉｃの試験方法
JP2657298B2 (ja) 半導体ウエハの検査方法
JP2006112934A (ja) 半導体集積回路の検査装置及び検査方法
JP2003207550A (ja) 半導体集積回路の試験方法及び装置
JPS6065542A (ja) 半導体集積回路の検査方法及びその検査装置
JPH1152016A (ja) Ｉｃ試験装置、及びｉｃ試験装置における並列測定方法
JPH01163683A (ja) 半導体試験装置
JP2005164447A (ja) 半導体集積回路の検査装置及び検査方法
JPH04312019A (ja) 集積回路
JPH05196699A (ja) 半導体集積回路
JPS62237367A (ja) ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置
JPH03120697A (ja) 集積回路装置
JPH0555086U (ja) Ｌｓｉテスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 14