JPH03278552A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03278552A JPH03278552A JP2079219A JP7921990A JPH03278552A JP H03278552 A JPH03278552 A JP H03278552A JP 2079219 A JP2079219 A JP 2079219A JP 7921990 A JP7921990 A JP 7921990A JP H03278552 A JPH03278552 A JP H03278552A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pad
- wiring
- bonding
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に導体腐食によ
る断線を検出する機構に関する。
る断線を検出する機構に関する。
従来、モールドパッケージを使用した半導体集積回路装
置は外部環境からモールドパッケージへ水分が侵入し、
半導体ペレット上のボンディングパツド等の導体パター
ンが腐食し断線に至る事故が発生していた。モールドパ
ッケージの中でもフラットパッケージ等の小型かつ薄型
のパッケージにおいて特にこの問題が顕著となっていた
。
置は外部環境からモールドパッケージへ水分が侵入し、
半導体ペレット上のボンディングパツド等の導体パター
ンが腐食し断線に至る事故が発生していた。モールドパ
ッケージの中でもフラットパッケージ等の小型かつ薄型
のパッケージにおいて特にこの問題が顕著となっていた
。
従来の半導体ペレットの一例としては第３図（ａ）、
（ｂ）に示すような構造のものが用いられていた。
（ｂ）に示すような構造のものが用いられていた。
そのため封止樹脂表面、外部リード等から侵入した水分
は直接、あるいはボンディングワイヤ（図示せず）を介
してボンディングパツド１１に達し、ペレット１０上の
導体を腐食する欠点があった。
は直接、あるいはボンディングワイヤ（図示せず）を介
してボンディングパツド１１に達し、ペレット１０上の
導体を腐食する欠点があった。
最近の半導体集積回路装置を使用した電子装置は小型、
薄型化の傾向にあり、その電子装置に使用される半導体
集積回路装置も小型、薄型化の要求が強い。さらに電子
装置の小型、薄型化と共に使用される環境は高温、高湿
な環境での使用も多くなっているため、小型、薄型のモ
ールドパッケージの耐湿性を向上させる事が重要である
。しかし小型、薄型のモールドパッケージの耐湿性は、
セラミックのハーメチックシールパッケージ等と比較し
明らかに悪い。
薄型化の傾向にあり、その電子装置に使用される半導体
集積回路装置も小型、薄型化の要求が強い。さらに電子
装置の小型、薄型化と共に使用される環境は高温、高湿
な環境での使用も多くなっているため、小型、薄型のモ
ールドパッケージの耐湿性を向上させる事が重要である
。しかし小型、薄型のモールドパッケージの耐湿性は、
セラミックのハーメチックシールパッケージ等と比較し
明らかに悪い。
本発明の目的は、半導体ペレット上に水分の侵入による
内部導体の断線を検出する機構を備え、外部端子により
断線を監視できる半導体集積回路装置を提供することに
ある。
内部導体の断線を検出する機構を備え、外部端子により
断線を監視できる半導体集積回路装置を提供することに
ある。
本発明の半導体集積回路装置は半導体ペレットの一生面
に形成されたボンディングパツド部外周のペレット縁辺
部に設けられた配線と、この配線の両端に接続され、外
部リードにワイヤーポンディングされる第１及び第２の
パッドと、この配線の途中の任意の箇所に任意の個数形
成され、ワイヤーボンディングされない第３のバットと
、半導体ペレットの一生面を覆い、ボンディングパツド
部、第１．第２および第３のパッド部に開口部が設けら
れた絶縁膜とを有している。
に形成されたボンディングパツド部外周のペレット縁辺
部に設けられた配線と、この配線の両端に接続され、外
部リードにワイヤーポンディングされる第１及び第２の
パッドと、この配線の途中の任意の箇所に任意の個数形
成され、ワイヤーボンディングされない第３のバットと
、半導体ペレットの一生面を覆い、ボンディングパツド
部、第１．第２および第３のパッド部に開口部が設けら
れた絶縁膜とを有している。
このような構成により、半導体ペレットを封止した樹脂
モールド外から水分が侵入した場合に、ボンディングパ
ツド部外周に設けられた配線の途中に形成された第３の
パッドが他のパッドより先に腐食、断線を生じ、第１．
第２のパッド間の導通を断つ。そのため、第１．第２の
パッドに接続された外部リードを監視することにより、
水分の侵入状況を把握できるものである。
モールド外から水分が侵入した場合に、ボンディングパ
ツド部外周に設けられた配線の途中に形成された第３の
パッドが他のパッドより先に腐食、断線を生じ、第１．
第２のパッド間の導通を断つ。そのため、第１．第２の
パッドに接続された外部リードを監視することにより、
水分の侵入状況を把握できるものである。
次に本発明について図面を参照して説明する。
第１図（ａ）、 （ｂ）に本発明の第１の実施例の半導
体集積回路装置を示す。第１図（ａ）のように半導体ペ
レット１００の中央部には内部回路１０７が設けられ、
その外周に外部リードと接続されるボンディングパツド
１０５が配置されている。これらのボンディングパツド
１０５と半導体ペレット１００の縁辺部との間には、複
数μｍの導通確認用配線１０１が半導体ペレット１００
の四辺に沿って設けられている。さらにこの配線の両端
には第１および第２のパッド１０２，１０３が設けられ
、配線の途中の任意箇所に第３のパッド１０４が設けら
れている。
体集積回路装置を示す。第１図（ａ）のように半導体ペ
レット１００の中央部には内部回路１０７が設けられ、
その外周に外部リードと接続されるボンディングパツド
１０５が配置されている。これらのボンディングパツド
１０５と半導体ペレット１００の縁辺部との間には、複
数μｍの導通確認用配線１０１が半導体ペレット１００
の四辺に沿って設けられている。さらにこの配線の両端
には第１および第２のパッド１０２，１０３が設けられ
、配線の途中の任意箇所に第３のパッド１０４が設けら
れている。
第１および第２のパッド１０２．１０３は他のパッケー
ジパッド同様金属ワイヤにより半導体集積回路装置の外
部リード端子（図示せず）と電気的に接続される。第３
のパッド１０４は、第１図（ｂ）に示すように外部リー
ド端子と接続するためのワイヤーポンディングは実施し
ないが、半導体ペレット１００の主面を覆う保護膜１０
６には、第３のパッド１０４上にも他のボンディングパ
ツド同様、開口部が設けられる。
ジパッド同様金属ワイヤにより半導体集積回路装置の外
部リード端子（図示せず）と電気的に接続される。第３
のパッド１０４は、第１図（ｂ）に示すように外部リー
ド端子と接続するためのワイヤーポンディングは実施し
ないが、半導体ペレット１００の主面を覆う保護膜１０
６には、第３のパッド１０４上にも他のボンディングパ
ツド同様、開口部が設けられる。
一般にモールドパッケージの耐湿性試験を実施した場合
、保護膜により半導体ペレットの表面を覆われていない
ボンディングパツド部より導体腐食が始まる傾向が強い
。さらにボンディングパツド部の導体腐食をボンディン
グワイヤの有無により比較した場合、ボンディングワイ
ヤのない方がボンディングワイヤのある場合よりも導体
腐食が発生しやすい。したがって第１図に示す様に、導
体確認用配線１０１は半導体チップの周辺部のボンディ
ングパツド近傍に配置し、さらに第１および第２のパッ
ド１０２，１０３間にワイヤーポンディングを行なわな
い腐食、断線検出用の第３のパッド１０４を挿入するこ
とにより半導体腐食による断線の検出感度を高めること
ができる。
、保護膜により半導体ペレットの表面を覆われていない
ボンディングパツド部より導体腐食が始まる傾向が強い
。さらにボンディングパツド部の導体腐食をボンディン
グワイヤの有無により比較した場合、ボンディングワイ
ヤのない方がボンディングワイヤのある場合よりも導体
腐食が発生しやすい。したがって第１図に示す様に、導
体確認用配線１０１は半導体チップの周辺部のボンディ
ングパツド近傍に配置し、さらに第１および第２のパッ
ド１０２，１０３間にワイヤーポンディングを行なわな
い腐食、断線検出用の第３のパッド１０４を挿入するこ
とにより半導体腐食による断線の検出感度を高めること
ができる。
このような構成により第１および第２のパッド１０２．
１０３にワイヤー接続された外部リードでパッケージ内
部の導体腐食、断線の状況を外部から検出できる。ここ
で、導体確認用配線１０１は内部回路１０７で使用され
る配線と同時に形成されることが望ましく、配線幅も内
部回路１０７で使用される最小配線幅と同一程度とする
ことが好ましい。
１０３にワイヤー接続された外部リードでパッケージ内
部の導体腐食、断線の状況を外部から検出できる。ここ
で、導体確認用配線１０１は内部回路１０７で使用され
る配線と同時に形成されることが望ましく、配線幅も内
部回路１０７で使用される最小配線幅と同一程度とする
ことが好ましい。
第２図（ａ）、 （ｂ）に本発明の第２の実施例を示す
。本実施例は第１の実施例と比較し、ボンディングを実
施しない第３のパッド２０４を半導体ぺレット２００の
四隅にそｈぞれ１個、計４個配置することにより導体腐
食による断線の検出感度を高めている。
。本実施例は第１の実施例と比較し、ボンディングを実
施しない第３のパッド２０４を半導体ぺレット２００の
四隅にそｈぞれ１個、計４個配置することにより導体腐
食による断線の検出感度を高めている。
以上説明したように本発明は、導体腐食による断線第１
および第２のパッド間に設けられた腐食、断線検出用の
第３のパッドにより導体状態を検出監視することができ
るため、動作不良又は近い将来動作不良となる可能性の
高い半導体集積回路装置を検出することが可能である。
および第２のパッド間に設けられた腐食、断線検出用の
第３のパッドにより導体状態を検出監視することができ
るため、動作不良又は近い将来動作不良となる可能性の
高い半導体集積回路装置を検出することが可能である。
そのため、多数個の半導体集積回路装置が実装されたプ
リント基板上において、動作不良又は近い将来動作不良
となる可能性の高い半導体集積回路装置を検出する拳は
、半導体集積回路装置を使用した電子装置の修理又は保
守を実施する上において、非常に有益である。
リント基板上において、動作不良又は近い将来動作不良
となる可能性の高い半導体集積回路装置を検出する拳は
、半導体集積回路装置を使用した電子装置の修理又は保
守を実施する上において、非常に有益である。
以上の説明ではモールドパッケージの場合について説明
したが電子装置の小型化、薄型化のために半導体ペレッ
トを直接プリント基板上に実装するという実装方式も考
えられ、この場合においても本発明の効果は大きい。
したが電子装置の小型化、薄型化のために半導体ペレッ
トを直接プリント基板上に実装するという実装方式も考
えられ、この場合においても本発明の効果は大きい。
第１図（ａ）は本発明の第１の実施例を示す平面図、第
１図（ｂ）は第１図（ａ）のＡ−Ａ’断面図、第２図（
ａ）は本発明の第２の実施例を示す平面図、第２図（ｂ
）は第２図（ａ）のＢ−Ｂ’断面図、第３図（ａ）は従
来例を示す平面図、第３図（ｂ）は第３図（ａ）のｃ−
ｃ’断面図を示す。 １００．２００．１０・・・・・・半導体ペレット、ｌ
ｏｔ、２０１・・・・・・導通確認用配線、１０２゜２
０２・・・・・・第１のパッド、１０３，２０３・・・
・・・第２のパッド、１０４，２０４・・・・・・第３
のパッド、１０５．２０５．１１・・・・・・ボンディ
ングパツド、１０６．２０６．１２・・・・・・保護膜
、１０７，２０７゜１３・・・・・・内部回路。
１図（ｂ）は第１図（ａ）のＡ−Ａ’断面図、第２図（
ａ）は本発明の第２の実施例を示す平面図、第２図（ｂ
）は第２図（ａ）のＢ−Ｂ’断面図、第３図（ａ）は従
来例を示す平面図、第３図（ｂ）は第３図（ａ）のｃ−
ｃ’断面図を示す。 １００．２００．１０・・・・・・半導体ペレット、ｌ
ｏｔ、２０１・・・・・・導通確認用配線、１０２゜２
０２・・・・・・第１のパッド、１０３，２０３・・・
・・・第２のパッド、１０４，２０４・・・・・・第３
のパッド、１０５．２０５．１１・・・・・・ボンディ
ングパツド、１０６．２０６．１２・・・・・・保護膜
、１０７，２０７゜１３・・・・・・内部回路。
Claims (1)
- 半導体ペレットの周辺部に沿って配置されたボンディ
ングパツド部と前記半導体ペレット縁辺部との間に前記
半導体ペレットの外周に沿って設けられた配線と、前記
配線の両端に形成され、ワイヤーボンディングの施され
た第１及び第２のパッドと、前記配線の途中の任意の箇
所に任意の個数設けられたワイヤーボンディングが施さ
れない第３のパッドと、前記ボンディングパツド部と前
記第１、第２、第３のパッド上に開口部が設けられ、前
記半導体ペレット上を覆う絶縁膜とを有することを特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079219A JPH03278552A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079219A JPH03278552A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03278552A true JPH03278552A (ja) | 1991-12-10 |
Family
ID=13683814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079219A Pending JPH03278552A (ja) | 1990-03-28 | 1990-03-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03278552A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027685A (ja) * | 2005-06-17 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2011142211A (ja) * | 2010-01-07 | 2011-07-21 | Mitsubishi Electric Corp | 半導体装置 |
-
1990
- 1990-03-28 JP JP2079219A patent/JPH03278552A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027685A (ja) * | 2005-06-17 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US7595557B2 (en) | 2005-06-17 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| JP2011142211A (ja) * | 2010-01-07 | 2011-07-21 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
| KR100674907B1 (ko) | 고신뢰성을 갖는 스택형 반도체 패키지 | |
| JPH1093297A (ja) | 半導体装置 | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| JPH03278552A (ja) | 半導体集積回路装置 | |
| JPH06169033A (ja) | 半導体チップの実装方法 | |
| KR100377469B1 (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
| JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
| JP2815974B2 (ja) | 半導体装置 | |
| KR100377468B1 (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
| KR100378185B1 (ko) | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPH04318944A (ja) | 樹脂封止型半導体装置 | |
| JPS6046038A (ja) | 集積回路装置 | |
| KR20080084075A (ko) | 적층 반도체 패키지 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000031340A (ja) | 電子部品 | |
| JPS61166045A (ja) | 半導体装置 | |
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| KR0158618B1 (ko) | 반도체 칩의 패턴 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| KR940009569B1 (ko) | 반도체 패키지 | |
| JP2919648B2 (ja) | 混成集積回路装置 | |
| KR100546697B1 (ko) | 반도체 패키지의 와이어 오픈/쇼트 테스터 | |
| JPH06112370A (ja) | 半導体装置 |