JPH03280427A - 半導体トランスデューサとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は単結晶半導体を用いてマイクロマシーンニング
により制作されるトランスデユーサ（センサおよびアク
チュエータの紛称）の高性能およびその新規な製法に間
するものである。

［従来技術］ 種々のトランスデユーサにおいてシリコンを薄片化しダ
イアフラムを形成する場合、ダイアフラムの厚さを制御
することが重要である。従来はｐ型基板に必要な厚さの
ｎ型単結晶層をエピタキシャル法で形成し、にＯＨ溶液
を用いて裏面から電解エツチングによりｐ型部分を除去
していたが、ｎ型部分を陽極として用いる必要上、基板
にリート線を付けなければならず、これが量産上の欠点
となっていた。

ピエゾ抵抗効果を用いるトランスデユーサは一般にはピ
エゾ抵抗を　ｐ−ｎ接合で分離しているので高温で用い
ることはできなく、高温用として誘電分離法が用いられ
ている。従来の方法とし・で、ＳＯ５（Ｓｉｌｉｃｏｎ
　Ｏｎ　５ａｐｐｈｉｒｅの略て、絶縁物であるサファ
イア基板上にシリコン単結晶ＮＭを形成したもの）を用
いていたがサファイア基板を厚さを制御し乍ら薄片化す
ることは困難であった。他の方法としてシリコン基板と
シリコン基板を貼り合わせて誘電分離する方法があるが
、貼り合わせ技術は高度であり、量産には不向きてあっ
た。

種々のトランスデユーサで、最近、シリコン基板上に酸
化膜を形成し、その上に多結晶シリコン薄膜を成長させ
た後、酸化膜をエツチングで除去して、シリコン基板か
ら部分的あるいは完全に分離した多結晶薄膜を構造材料
として用い、センサの片持ちはり、両持ちはり、ブリッ
ジ、ダイアフラムとして使われたり、アクチュエータの
ロータやステータとして使われている。しかし、ノリコ
ン多結晶は、単結晶シリコンに比較して機械的強度が弱
く、破壊し易かったり、繰返し応力にも特性劣化を示す
。また、基板と膜との熱膨張係数の差により、製作時に
内部応力が生し、初期ひずみが生し、基板の形状と適合
しないため、摩擦率が大きかったり、温度変化により摩
擦率が変化する欠点があった。

［発明の目的および構成コ 本発明は、上記従来の欠点を除去し得る新規な構造を有
する半導体トランスデユーサおよびその製法を提供する
ものである。この目的を達成するために、原理的にはＬ
ＳＩ製造に用いられる　ＳＩＭＯＸ　（Ｓｅｐａｒａｔ
ｉｏｎ　ｂｙ　１Ｍｐｌａｎｔｅｄ　ＯＸｙｇｅｎ）技
術を用いるものである。

以下に本発明を実施例について図面に基づいて詳しく説
明する。

［実施例］ 第１図は本発明による半導体トランスデユーサの一実施
例の製造工程を説明するための図である。

（００１）面をもったｎ型シリコン基板１にイオン種１
２（０）をイオン注入し、埋め込まれた絶縁層３を形成
する。絶縁層３の上には基板ｌの一部であったノリコン
単結晶屡４が残存する。単結晶層４の厚みを犬とする必
要がある場合ここはエピタキシャル成長を行ない、これ
を可能にする。基板ｌおよび単結晶Ｎ４の表面に熱酸化
などにより酸化シリコンＭ５および５′を形成し１、膜
５の部分に正方形の窓６を開けた後、ＫＯＨを用いて基
板１をエツチングして空間部７を形成する。空間部７が
絶縁層３（酸化シリコン）に達すると　ＫＯ）ｌのエツ
チング速度の比が概略５ｉ（１００）面：　５ｉ０２＝
１：１０００のため、絶縁層３をエッチ・ストップとし
て用い、必要な厚さにダイアプラムを形成することがで
きる。このダイアフラムをピエゾ抵抗形トランスデユー
サとして用いる場合には単結晶層４の一部にＢイオンを
注入、してｐ型の４個の抵抗を形成し、ブリッジ回路を
構成するか、１個の四端子素子を形成する。容量型トラ
ンスデユーサとして用いる場合は、絶縁層３あるいは膜
５′に金属蒸着層を形成し電極として用いる。単結晶層
４の中にＩＣ回路を形成することも可能である。

第２図は本発明による高温用ピエゾ抵抗形トランスデユ
ーサの実施例の説明である。第１図のシリコン単結晶４
を選択エツチングにより絶縁層３上に島上半導体領域８
を形成し、該島状半導体領域表面に熱酸化膜９を前記絶
縁層３と境界を作ることなく連続的に形成する。次に通
常のフォトリソグラフィと選択エツチングにより、熱酸
化膜９に穴あけを行ない、さらにこの上に電極金属１゜
を形成し、島状半導体８をピエゾ抵抗素子として完成さ
せる。島状半導体８の不純物濃度を基板ｌの不純物濃度
より高くする必要がある場合には、熱酸化膜９形成前に
不純物となるイオンを注入して、これを可能にする。そ
の後、基板１の裏面より、ＫＯＨ溶液を用いて空閏部７
を形成する。

第３図は本発明によりシリコン単結晶の片持ちはりを形
成した略図である。先ず部分的に絶縁層３のある基板を
用い、該絶縁層の端部に相当する単結晶層４の表面より
フォトリソグラフィとＣＦ４のプラズマエツチングにて
単結晶層４に絶縁層３に達する穴１１をあけ、続いてＣ
Ｆ４４８４にてプラズマエツチングで絶縁層３を除去し
、片持ちはりを単結晶層４て形成した。片持ちはり下の
空間を拡げる必要のある場合は更にＣＦ、にてプラズマ
エツチングを行なう。両持ちはり、マイクロブリッジ等
も同じ製法で形成可能である。これらを共振形圧カドラ
ンスデューサ、加速度トランスデユーサ、ガス濃度トラ
ンスデユーサやマイクロスイッチにも利用できる。

第４図は本発明による半導体アクチュエータの実施例の
工程を説明するための図である。基板としては第一図の
ものを用い、不必要な部分の単結晶層４と埋込絶縁層３
をそれぞれ、ＣＦ、およびＣＦ４＋）１２のプラズマエ
ッチで除去し、その後熱酸化膜５を作成し、回転の中心
となる部分に多結晶シリコンでベアリング１２を作成し
、その後絶縁層３と熱酸化膜５を同時に犠牲層エツチン
グで除去し、単結晶層４を基板から分離してロータとし
て用いる。ステータはｌの表面に作成する。

第５図は本発明によるプラナ−形半導体圧カドランスデ
ューサの実施例を説明するための図である。第１図に示
した基板の表面に酸化膜９を形成し、エツチング用Ｗ４
１３をホトレジストて形成し、該満より、埋込まれた絶
縁層３をエツチングで除去し、単結晶Ｎ４にてダイアフ
ラムを形成し、その後、該エツチング用溝を真空中で封
じる。単結晶層４の表面にはピエゾ抵抗素子１４を形成
して、圧カドランスデューサを製作する。ここでは−個
のトランスデユーサより記してないが同一工程で、縦横
に同一のトランスデユーサのアレイが形成される。

第６図は本発明による振動形半導体トランスデユーサの
実施例を説明するための図である。第一図の基板を用い
振動子となる両持ちはりを作成する場所にその大きさに
相当する第２の埋込絶縁層３゛を形成し、第２の単結晶
層４′の表面に第２の埋込絶縁層の上部にそれと同一寸
法の酸化Ｍ９を形成し、その上に多結晶シリコン膜１２
をＣＶＤ法で形成し、それにエツチング用穴を設け、埋
込絶縁層３′と酸化膜９を同時にエツチングで除去し、
第２の単結晶Ｎ４“て両持ちはりを形成し、真空中で開
口部を単結晶シリコンまたは多結晶シリコンで封しる。

その後、裏面から　に０■液を用いてエツチングを行な
いダイヤフラムを形成する。

この場合、埋込絶ＲＮ３をエッチ・ストップとして用い
る。この埋込絶縁層３は前述した如く、ダイヤフラム厚
さの制御に補助的に用いるもので、これがなくても本質
的に変らない。

〔発明の効果コ 以上説明したように、本発明に よればＳ　Ｉ　ＭＯＸの技術を用いて、複雑な構造のト
ランスデユーサも埋込み絶縁層を犠牲層として用いたり
、エッチ・ストップとして用いることにより、容易に精
度良く製作でき、また、力を受ける部分を単結晶層て作
成てきるのて信頼性が優れたトランスデユーサを実現す
ることができる。

【図面の簡単な説明】

第１図は本発明の要部の製造工程を示す図、第２図、第
３図、第４図、第５図、および第６図は第１図をより具
体的に製作する工程および構造を示す。 １−ｍ−シリコン基板、２−ｍ−注入イオン、３−一一
理込まれた絶縁層、５．５゛−−−シリコン酸化膜、６
−−−異方性エツチ用窓、７−−−エツチされた部分、
８−一一島状単結晶層、９−ｍ−熱酸化膜、１０−ｍ−
電極、１１−一一犠牲層エッチング用穴、１２−ｍ−多
結晶シリコン、１３−一一犠牲層エッチング用溝、１４
−一一ビエゾ抵抗素子。

Claims (8)

【特許請求の範囲】
1. （１）単結晶半導体基板に表面から当該半導体成分と化
   合して絶縁物を形成する元素のイオンを注入することに
   より当該基板表面から深さ方向に単結晶層、絶縁層、単
   結晶層を基板全面あるいは基板の一部に形成せしめた基
   板、または上記表面上に追加的に単結晶層を成長させた
   基板を用いることを特徴とする半導体トランスデューサ
   。
2. （２）前記基板を裏面からエッチングで薄片化しダイア
   フラムを形成する工程と当該絶縁層をエッチ・ストップ
   として用いることを特徴とする特許請求の範囲第１項記
   載の半導体トランスデューサの製造方法。
3. （３）前記表面単結晶層を活性層として用いるか、ある
   いは前記ダイアフラムの表面または裏面に金属電極を設
   けることを特徴とする特許請求の範囲第１項記載の半導
   体トランスデューサ。
4. （４）前記表面単結晶層が島状に形成され、該島状単結
   晶領域表面に絶縁層が前記絶縁層の面と連結して形成さ
   れ、該島状領域を活性層として用い、且つ裏面をエッチ
   ングにより薄片化しダイアフラムを形成することを特徴
   とする特許請求の範囲第１項記載の半導体トランスデュ
   ーサ。
5. （５）前記基板の絶縁層をエッチングで除去して表面単
   結晶層と、裏面単結晶層を分離するか両層の間に空間を
   形成し、または上記分離層に面した両単結晶層を追加的
   にエッチングしたことを特徴とする特許請求の範囲第１
   項記載の半導体トランスデューサ。
6. （６）前記基板表面に絶縁層を形成し、該絶縁層上に多
   結晶層を形成し、該絶縁層および前記イオン注入で形成
   された絶縁層をエッチングで除去して、表面単結晶層を
   裏面単結晶層および最上面の多結晶層から分離するか、
   表面単結晶層の上下、あるいは周囲の一部に空間を形成
   し、または上記空間を追加的にエッチングしたことを特
   徴とする半導体トランスデューサの製法。
7. （７）特許請求の範囲第１項、第５項または第６項記載
   の半導体トランスデューサにおいて、空間部形成に用い
   たエッチング用開口部を真空状態で封じて前記空間部を
   真空に保持したことを特徴とする半導体トランスデュー
   サ。
8. （８）特許請求の範囲第１項記載の基板に更に表面から
   当該半導体成分と化合して絶縁物を形成する原素のイオ
   ンを注入することにより当該基板表面から深さ方向に単
   結晶層、絶縁層、上記単結晶層、上記絶縁層、上記単結
   晶層を基板全面あるいは基板の一部に形成せしめた基板
   、または上記表面上に追加的に単結晶を成長させた基板
   を用い、両絶縁層をエッチングで除去して三つの単結晶
   層を分離したことを特徴とする半導体トランスデューサ
   。