JPH03280445A - Probing device - Google Patents

Probing device

Info

Publication number
JPH03280445A
JPH03280445A JP2081898A JP8189890A JPH03280445A JP H03280445 A JPH03280445 A JP H03280445A JP 2081898 A JP2081898 A JP 2081898A JP 8189890 A JP8189890 A JP 8189890A JP H03280445 A JPH03280445 A JP H03280445A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
air
case body
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2081898A
Other languages
Japanese (ja)
Other versions
JP2750938B2 (en
Inventor
Hisashi Yana
簗 尚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2081898A priority Critical patent/JP2750938B2/en
Publication of JPH03280445A publication Critical patent/JPH03280445A/en
Application granted granted Critical
Publication of JP2750938B2 publication Critical patent/JP2750938B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To make it possible to carry out a test measurement of the electrical characteristics of a semiconductor device formed on a semiconductor wafer under a normal atmosphere by a method wherein a wafer probing mechanism is provided in a hermetic container. CONSTITUTION:Fans 4 for air taking-in use are rotated, the outside air is taken in through air intakes 2 to clean by filters 3, a cleaned air is made to pass through the interior of a case body 1 and is exhausted to the outside through exhaust vents 5, a down flow of the cleaned air identical with that in a clean room is formed in the case body 1 and the interior of the case body 1 is put in a cleaned atmosphere. A wafer housing box housing chamber 8 for housing a wafer housing box 7, in which semiconductor wafers 6 are housed, is provided in the case body 1 and an elevator mechanism 9 for moving up and down the box 7 is provided in the chamber 8. Each wafer 6 in the box 7 is placed at a prescribed position on a wafer placing stage 10 by a transfer mechanism 14. The stage 10 is driven, probes 11 of probe cards 10 are brought into contact to electrode pads of a semiconductor device formed on each wafer 6 and a test measurement of the electrical characteristics of the device is carried out.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、プローブ装置に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a probe device.

(従来の技術) 周知の如く、半導体デバイスは、半導体ウェハ上に精密
写真転写技術等を用いて多数形成され、この後、各半導
体デバイスに切断される。このような半導体デバイスの
製造工程では、従来からプローブ装置を用いて、半完成
品の半導体デバイスの電気的な特性の試験測定を半導体
ウェハの状態で行い、この試験#1定の結果良品と判定
されたもののみをパッケージング等の後工程に送り、生
産性の向上を図ることが行われている。
(Prior Art) As is well known, a large number of semiconductor devices are formed on a semiconductor wafer using a precision phototransfer technique or the like, and then cut into individual semiconductor devices. In the manufacturing process of such semiconductor devices, a probe device has traditionally been used to test and measure the electrical characteristics of a semi-finished semiconductor device in the state of a semiconductor wafer. In order to improve productivity, only the processed products are sent to post-processes such as packaging.

上記プローブ装置は、x−y−z方向に移動可能に構成
されたウェハ載置台を備えており、このウェハ載置台上
には、半導体デバイスの電極パッドに対応した多数の探
針を備えたプローブカードが固定される。そして、ウェ
ハ載置台上に半導体ウェハを載置し、ウェハ載置台を駆
動して半導体デバイスの電極に探針を接触させ、この探
針を介してテスタにより試験JPj定を行うよう構成さ
れている。
The above-mentioned probe device includes a wafer mounting table configured to be movable in the x-y-z directions, and a probe equipped with a large number of probes corresponding to the electrode pads of the semiconductor device is mounted on the wafer mounting table. The card is fixed. Then, the semiconductor wafer is placed on the wafer mounting table, the wafer mounting table is driven to bring the probe into contact with the electrode of the semiconductor device, and the tester performs the test JPj determination through the probe. .

ところで、上述したような半導体デバイスの製造工程に
おいては、微小な回路パターンを形成するため、雰囲気
中に塵埃が存在するとこの塵埃が半導体ウェハ等に付着
して不良発生の原因となる。
By the way, in the manufacturing process of semiconductor devices as described above, minute circuit patterns are formed, so if dust is present in the atmosphere, this dust will adhere to semiconductor wafers and the like, causing defects.

このため、通常半導体デバイスの製造工程は、正常化空
気のダウンフローを形成されたクリーンルーム内で行わ
れており、上述したプローブ装置もクリーンルーム内に
設置され、クリーンルーム内で試験n1定が実施される
。このため、従来のプロブ装置は、クリーンルーム内に
設置され、クリーンルーム内で使用されるよう構成され
ており、例えば筐体上面等には、クリーンルーム内のダ
ウンフローを取り込むための例えば多数の円孔等が設け
られている。
For this reason, the manufacturing process of semiconductor devices is usually carried out in a clean room with a downflow of normalized air, the above-mentioned probe device is also installed in the clean room, and the n1 test is carried out in the clean room. . For this reason, conventional probe devices are configured to be installed and used within a clean room, and are equipped with, for example, a large number of circular holes on the top surface of the casing to take in the downflow inside the clean room. is provided.

(発明が解決しようとする課題) しかしながら、上述したようなりリーンルームは、その
床面積当たりの建設コストが高いので、クリーンルーム
内に設置する機器をできるだけ少なくすることが望まれ
ている。また、人体は、発塵源であるので、作業員等の
クリーンルーム内への立ち入りもできるだけ少なくする
ことが望まれている。
(Problems to be Solved by the Invention) However, as described above, a lean room has a high construction cost per floor area, so it is desired to minimize the number of devices installed in the clean room. Furthermore, since the human body is a source of dust generation, it is desirable to minimize the number of workers and others entering the clean room.

本発明は、かかる従来の事情に対処してなされたもので
、通常雰囲気下で、半導体ウェハに形成された半導体デ
バイスの電気的な特性の試験fiP+定を実施可能とす
るプローブ装置を提供しようとするものである。
The present invention has been made in response to such conventional circumstances, and it is an object of the present invention to provide a probe device capable of performing fiP+ determination of electrical characteristics of semiconductor devices formed on a semiconductor wafer in a normal atmosphere. It is something to do.

[発明の構成] (課題を解決するための手段) すなわち本発明は、気密容器内に設けられたウェハプロ
ービング機構と、このウェハプロービング機構をクリー
ンエア雰囲気に設定する如く上記気密容器に設けられた
清浄化手段とを具備したことを特徴とする。
[Structure of the Invention] (Means for Solving the Problem) That is, the present invention includes a wafer probing mechanism provided in an airtight container, and a wafer probing mechanism provided in the airtight container such that the wafer probing mechanism is set in a clean air atmosphere. It is characterized by comprising a cleaning means.

(作 用) 前述したように、クリーンルームは、その床面積当たり
の建設コストが高いので、クリーンルーム内に設置する
機器をできるだけ少なくすることが望まれている。また
、人体は、発塵源であるので、作業員等のクリーンルー
ム内への立ち入りもできるだけ少なくすることが望まれ
ている。
(Function) As mentioned above, a clean room has a high construction cost per floor area, so it is desirable to minimize the number of devices installed in the clean room. Furthermore, since the human body is a source of dust generation, it is desirable to minimize the number of workers and others entering the clean room.

このため、プローブ装置を用いた半導体ウェハ状態の半
導体デバイスの試験ΔFl定においても、通常の製造工
程における試験測定以外の測定、例えば設計や工程管理
における評礁のためのJ)I定等は、クリーンルーム外
で実施することが望ましい。
For this reason, even in the test ΔFl determination of semiconductor devices in the semiconductor wafer state using a probe device, measurements other than test measurements in the normal manufacturing process, such as J) I determination for evaluation in design and process control, etc. It is desirable to perform this outside a clean room.

本発明のプローブ装置では、装置内を清浄雰囲とするこ
とにより、このような半導体ウエノ\状態の半導体デバ
イスの試験測定を、通常雰囲気下で実施することができ
る。なお、半導体ウェハは、密閉容器内に収容してクリ
ーンルームから通常雰囲気下に持ち出す。
In the probe apparatus of the present invention, by creating a clean atmosphere inside the apparatus, it is possible to carry out test measurements of such a semiconductor device in the semiconductor wafer state in a normal atmosphere. Note that the semiconductor wafer is housed in a closed container and taken out of the clean room to a normal atmosphere.

(実施例) 以下、本発明の一実施例を図面を参照して説明する。(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図に示すように、この実施例のプローブ装置には、
はぼ矩形状に形成された金属等で構成された筐体1が設
けられており、この筺体1は、不所望部位からの塵埃等
を含む周囲の空気の流入が起きないよう気密に形成され
ている。
As shown in FIG. 1, the probe device of this embodiment includes:
A casing 1 made of metal or the like and formed into a rectangular shape is provided, and the casing 1 is formed airtight to prevent the inflow of surrounding air containing dust from undesired parts. ing.

また、筐体1の上面には、外気を筐体1内に取り入れる
ための複数の空気取入れ口2が設けられており、これら
の空気取入れ口2には、空気中の塵埃を除去して清浄化
するためのフィルタ3と、外気を強制的に取り入れる空
気取入れ用ファン4が設けられている。一方、筐体1の
底面には、複数の排気口5が設けられている。なお、こ
の排気口5に排気ファンを設けてもよい。
Furthermore, a plurality of air intake ports 2 are provided on the top surface of the casing 1 to take in outside air into the casing 1. An air intake fan 4 for forcibly taking in outside air is provided. On the other hand, a plurality of exhaust ports 5 are provided on the bottom surface of the casing 1. Note that an exhaust fan may be provided at the exhaust port 5.

そして、空気取入れ用ファン4を回転させることにより
、図示矢印の如く空気取入れ口2から外気を取り入れて
フィルタ3により清浄化し、この清浄化した空気を筐体
1内を通過させて、排気口5から外部に排出するよう構
成されている。すなわち、筐体1内に、クリーンルーム
等と同様な清浄化空気のダウンフローを形成し、筐体1
内を清浄化雰囲気とするよう構成されている。
Then, by rotating the air intake fan 4, outside air is taken in from the air intake port 2 as shown by the arrow in the figure, purified by the filter 3, and this purified air is passed through the inside of the casing 1, and is passed through the exhaust port 5. The structure is such that it is discharged to the outside. In other words, a downflow of clean air similar to that in a clean room is formed in the case 1, and the case 1
It is designed to create a clean atmosphere inside.

また、上記筐体1内には、複数枚の半導体ウェハ6を収
容可能に構成されたウェハ収容箱7を収容するためのウ
ェハ収容箱収容室8が設けられており、このウニ/1収
容箱収容室8内には、ウニ/\収容箱7を上下動させる
ためのエレベータ機構9が設けられている。また、この
ウェハ収容箱収容室8には、筺体1外からウェハ収容箱
7を出し入れするための開口部およびこの開口部を気密
に閉塞可能に構成されたシャッター機構と、ウニ/\収
容箱7を開閉するための開閉機構(いずれも図示せず)
が設けられている。
Further, a wafer storage box storage chamber 8 is provided in the housing 1 for accommodating a wafer storage box 7 configured to accommodate a plurality of semiconductor wafers 6. Inside the storage chamber 8, an elevator mechanism 9 is provided for moving the sea urchin/\ storage box 7 up and down. The wafer storage box storage chamber 8 also includes an opening for loading and unloading the wafer storage box 7 from outside the housing 1, a shutter mechanism configured to airtightly close this opening, and an opening for loading and unloading the wafer storage box 7 from outside the housing 1. Opening/closing mechanism for opening/closing (none shown)
is provided.

なお、ウェハ収容箱7は、例えば第2図に示すように、
内部を気密に閉塞可能に構成された矩形状の箱からなり
、内部の対向する壁面に形成された支持溝7aにより、
ウェハカセット等と同様に複数枚の半導体ウェハ6を棚
状に支持するよう構成されている。また、このウェハ収
容箱7の前面には開口部7bが設けられており、この開
口部7bを気密に閉塞する如く蓋体7Cが設けられてい
る。この蓋体7Cは、例えば図示矢印の如く、下端部を
軸として回動自在に構成されており、その上部両側には
係止機構7dが設けられている。また、この係止機構7
dに対応して、箱側にロック機構7eが設けられており
、このロック機構7eにより係止機構7dを係止して蓋
体7cを閉塞状態に保持するよう構成されている。なお
、このロック機構78は、例えば外側に磁石を配置して
磁力によりロック状態を解除する等、外側からロック状
態を解除可能に構成されている。
Note that the wafer storage box 7 is, for example, as shown in FIG.
It consists of a rectangular box whose interior can be closed airtight, and support grooves 7a formed on opposing walls inside the box allow
Like a wafer cassette or the like, it is configured to support a plurality of semiconductor wafers 6 in the form of a shelf. Further, an opening 7b is provided on the front surface of the wafer storage box 7, and a lid 7C is provided to airtightly close this opening 7b. The lid body 7C is configured to be rotatable about its lower end, for example as indicated by the arrow in the figure, and is provided with locking mechanisms 7d on both sides of its upper part. In addition, this locking mechanism 7
A locking mechanism 7e is provided on the box side corresponding to d, and the locking mechanism 7e is configured to lock the locking mechanism 7d to hold the lid 7c in a closed state. Note that this locking mechanism 78 is configured to be able to be released from the locked state from the outside, for example by disposing a magnet on the outside and releasing the locked state using magnetic force.

さらに、上記筐体1内には、x−y−z方向に移動可能
に構成されたウェハ載置台10が設けられており、ウェ
ハ載置台10の上方には、半導体ウェハ6に形成された
半導体デバイスの電極パッドに応じて多数の探針11を
植設されたプローブカード12が設けられている。そし
て、ウェハ載置台10とウェハ収容箱収容室8との間に
は、これらの間を気密に閉塞可能に構成されたシャッタ
機構13およびウェハ収容箱7とウェハ載置台10との
間で半導体ウェハ6の搬送を行う搬送機構14が設けら
れている。
Furthermore, a wafer mounting table 10 configured to be movable in the x-y-z directions is provided in the housing 1, and above the wafer mounting table 10, semiconductors formed on the semiconductor wafer 6 are placed. A probe card 12 is provided in which a number of probes 11 are implanted in accordance with the electrode pads of the device. A shutter mechanism 13 is provided between the wafer mounting table 10 and the wafer storage box storage chamber 8, and a shutter mechanism 13 is configured to airtightly close the space between them. 6 is provided.

上記構成のこの実施例のプローブ装置は、クリーンルー
ム外の通常雰囲気下に設置される。そして、空気取入れ
用ファン4を回転させることにより、筐体1内にクリー
ンルーム等と同様な清浄化空気のダウンフローを形成し
、筐体1内を清浄化雰囲気に保持する。
The probe device of this embodiment having the above configuration is installed in a normal atmosphere outside a clean room. Then, by rotating the air intake fan 4, a downflow of clean air similar to that in a clean room or the like is formed within the housing 1, and the interior of the housing 1 is maintained in a clean atmosphere.

そして、測定を行う半導体ウェハ6は、クリールーム内
からウェハ収容箱7内に収容して気密な状態で通常雰囲
気下に搬出し、プローブ装置のウェハ収容箱収容室8に
収容する。
Then, the semiconductor wafer 6 to be measured is stored in a wafer storage box 7 from inside the clean room, carried out in an airtight state under a normal atmosphere, and stored in a wafer storage box storage chamber 8 of the probe device.

すると、プローブ装置は、このウェハ収容箱収容室8内
のウェハ収容箱7に所定時間清浄化空気を吹き付け、こ
の清浄化空気流により、ウェハ収容箱7の外側に付着し
た塵埃を除去した後、前述した如く、例えば磁石等によ
りウェハ収容箱7のロック機構7eのロック状態を解除
し、蓋体7Cを開ける。
Then, the probe device blows clean air onto the wafer storage box 7 in the wafer storage box storage chamber 8 for a predetermined period of time, and uses this clean air flow to remove dust attached to the outside of the wafer storage box 7. As described above, the locking mechanism 7e of the wafer storage box 7 is unlocked using, for example, a magnet, and the lid 7C is opened.

そして、シャッタ機構13を開とし、搬送機構14によ
ってウェハ収容箱7内の半導体ウェハ6をウェハ載置台
10の所定位置に載置する。
Then, the shutter mechanism 13 is opened, and the semiconductor wafer 6 in the wafer storage box 7 is placed at a predetermined position on the wafer mounting table 10 by the transport mechanism 14.

この後、ウェハ載置台10を駆動することにより、半導
体ウェハ6に形成された半導体デバイスの電極パッドに
、プローブカード12の探針11を接触させて電気的な
導通を得、図示しないテスタにより、この探針11を介
して、半導体デバイスの電気的特性の試験ハ1定を行う
Thereafter, by driving the wafer mounting table 10, the probes 11 of the probe card 12 are brought into contact with the electrode pads of the semiconductor devices formed on the semiconductor wafer 6 to obtain electrical continuity. Through this probe 11, the electrical characteristics of the semiconductor device are tested and determined.

そして、試験測定が終了した半導体ウェハ6は、搬送機
構14によってウェハ収容箱7ヘアンロードする。
Then, the semiconductor wafer 6 for which the test measurement has been completed is unloaded into the wafer storage box 7 by the transport mechanism 14.

この後、エレベータ機構9により、ウェハ収容箱7を上
昇させ、次の半導体ウェハ6をロード位置に配置して、
上記手順と同様にして次の半導体ウェハ6の試験パー1
定を行う。
Thereafter, the wafer storage box 7 is raised by the elevator mechanism 9, and the next semiconductor wafer 6 is placed at the loading position.
Test par 1 of the next semiconductor wafer 6 in the same manner as above procedure.
Make a decision.

このように、この実施例のプローブ装置は、通常雰囲気
下に設置し、通常雰囲気下で半導体ウェハ6に形成され
た半導体デバイスの電気的な特性の試験lIp+定を行
うことができる。したがって、例えば、設計や工程管理
における評価のための測定等通常の製造工程における試
験測定以外のJFI定は、このプローブ装置により、通
常雰囲気下で実施することができる=このため、床面積
当たりの建設コストが^いクリーンルーム内の有効利用
を図ることができ、また、発塵蝕である作業n等のクリ
ーンルーム内への立ち入りを削減することができる。
In this manner, the probe device of this embodiment is installed in a normal atmosphere and can perform the test lIp+ determination of the electrical characteristics of a semiconductor device formed on the semiconductor wafer 6 in the normal atmosphere. Therefore, for example, JFI measurements other than test measurements in normal manufacturing processes, such as measurements for evaluation in design and process control, can be performed in a normal atmosphere using this probe device. It is possible to make effective use of the clean room, which is expensive to construct, and to reduce the number of people entering the clean room for dust-generating work, etc.

なお、上記実施例では、プローブ装置の筺体1内を全て
清浄化雰囲気とした例について説明したが、本発明はか
かる実施例に限定されるものではなく、例えば、半導体
ウェハ6が通る移動経路を筺体1内の他の部位と隔離的
に形成し、この部位のみを清浄化雰囲気としてもよい。
In the above embodiment, an example was explained in which the interior of the probe device housing 1 was entirely in a clean atmosphere, but the present invention is not limited to such an embodiment. For example, the movement path of the semiconductor wafer 6 is It may be formed separately from other parts within the housing 1, and only this part may be provided with a clean atmosphere.

つまり、半導体ウェハ6に塵埃が付着することを防止す
ることができれば、他の部位は、清浄化雰囲気とする必
要はない。
In other words, if it is possible to prevent dust from adhering to the semiconductor wafer 6, there is no need to create a clean atmosphere in other parts.

[発明の効果] 以上説明したように、本発明のプローブ装置によれば、
通常雰囲気下で、半導体ウェハに形成された半導体デバ
イスの電気的な特性の試験測定を行うことができる。
[Effects of the Invention] As explained above, according to the probe device of the present invention,
Electrical characteristics of semiconductor devices formed on semiconductor wafers can be tested and measured under normal atmosphere.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のプローブ装置の構成を示す
図、第2図はウェハ収容箱の一例を示す図である。 1・・・・・・筐体、2・・・・・・空気取入れ口、3
・・・・・・フィルタ、4・・・・・・空気取入れ用フ
ァン、5・・・・・・排気口、6・・・・・・半導体ウ
ェハ、7・・・・・ウェハ収容箱、8・・・・・・ウェ
ハ収容箱収容室、9・・・・・・エレベータ機構、10
・・・・・・ウェハ載置台、11・・・・・・探針、1
2・・・・・・プローブカード、13・・・・・・シャ
ッタ機構、14・・・・・・搬送機構。 第1図
FIG. 1 is a diagram showing the configuration of a probe device according to an embodiment of the present invention, and FIG. 2 is a diagram showing an example of a wafer storage box. 1... Housing, 2... Air intake, 3
... Filter, 4 ... Air intake fan, 5 ... Exhaust port, 6 ... Semiconductor wafer, 7 ... Wafer storage box, 8...Wafer storage box storage chamber, 9...Elevator mechanism, 10
...Wafer mounting table, 11 ... Probe, 1
2...Probe card, 13...Shutter mechanism, 14...Transportation mechanism. Figure 1

Claims (1)

【特許請求の範囲】[Claims] (1)気密容器内に設けられたウェハプロービング機構
と、このウェハプロービング機構をクリーンエア雰囲気
に設定する如く上記気密容器に設けられた清浄化手段と
を具備したことを特徴とするプローブ装置。
(1) A probe device comprising: a wafer probing mechanism provided in an airtight container; and a cleaning means provided in the airtight container for setting the wafer probing mechanism in a clean air atmosphere.
JP2081898A 1990-03-28 1990-03-28 Probe device Expired - Fee Related JP2750938B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2081898A JP2750938B2 (en) 1990-03-28 1990-03-28 Probe device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2081898A JP2750938B2 (en) 1990-03-28 1990-03-28 Probe device

Publications (2)

Publication Number Publication Date
JPH03280445A true JPH03280445A (en) 1991-12-11
JP2750938B2 JP2750938B2 (en) 1998-05-18

Family

ID=13759263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2081898A Expired - Fee Related JP2750938B2 (en) 1990-03-28 1990-03-28 Probe device

Country Status (1)

Country Link
JP (1) JP2750938B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118507372A (en) * 2024-05-10 2024-08-16 安徽超元半导体有限公司 Dust-free room for wafer needle testing machine

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171235A (en) * 1987-12-25 1989-07-06 Tokyo Electron Ltd Method of testing tape carrier
JPH01174931U (en) * 1988-05-30 1989-12-13

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171235A (en) * 1987-12-25 1989-07-06 Tokyo Electron Ltd Method of testing tape carrier
JPH01174931U (en) * 1988-05-30 1989-12-13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118507372A (en) * 2024-05-10 2024-08-16 安徽超元半导体有限公司 Dust-free room for wafer needle testing machine

Also Published As

Publication number Publication date
JP2750938B2 (en) 1998-05-18

Similar Documents

Publication Publication Date Title
US6762616B2 (en) Probe system
US10930536B2 (en) Workpiece stocker with circular configuration
US9349624B2 (en) Semiconductor wafer monitoring apparatus and method
JPH05136218A (en) Inspection device
US20080251473A1 (en) Apparatus for storing contamination-sensitive flat articles, in particular for storing semiconductor wafers
WO1997027133A1 (en) Vacuum integrated smif system
JP3656337B2 (en) Film thickness measuring device
US12237196B2 (en) Docking device with moveable frame and sealing component
TW201729335A (en) Crystal boat support table and heat treatment device using same
CN111771261A (en) Substrate processing apparatus and substrate processing method
JPH0531472A (en) Washing device
JPH03280445A (en) Probing device
JPH09153530A (en) Highly clean inspection device
US5473258A (en) Probe apparatus for carrying away dust created by probe testing
CN120142309A (en) Foreign matter detection method, cleaning method and cleaning equipment for semiconductor workpiece storage device to be cleaned
JP3355697B2 (en) Portable closed container and gas purge station
JPH0536766A (en) Probe device
JP3438826B2 (en) Processing device and method of using the same
JPH0541418A (en) Probe device
JPH0424935A (en) Prober
KR20230111717A (en) Apparatus for measuring temperature and humidity of wafer
JPH042147A (en) Preserver of semiconductor substrate
KR102624575B1 (en) Apparatus for treating substrate and method for measuring pressure using the same
JP3787755B2 (en) Processing system
JPH1092724A (en) Load lock room

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees