JPH03280677A - マルチ映像表示装置の直流伝送量設定回路 - Google Patents
マルチ映像表示装置の直流伝送量設定回路Info
- Publication number
- JPH03280677A JPH03280677A JP8188690A JP8188690A JPH03280677A JP H03280677 A JPH03280677 A JP H03280677A JP 8188690 A JP8188690 A JP 8188690A JP 8188690 A JP8188690 A JP 8188690A JP H03280677 A JPH03280677 A JP H03280677A
- Authority
- JP
- Japan
- Prior art keywords
- video
- circuit
- apl
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は小画面を繋ぎ合わせて単一の大画面を構成する
マルチ映像表示装置の直流伝送量設定回路に関する。
マルチ映像表示装置の直流伝送量設定回路に関する。
（従来の技術）
従来、複数の映像投写装置（ビデオプロジェクタ−）を
使用し、各ビデオプロジェクタ−に画面の一部（小画面
）を表示させ、小画面を繋ぎ合わせて単一の大画面を構
成するようにしたマルチ映像表示装置が開発されている
。
使用し、各ビデオプロジェクタ−に画面の一部（小画面
）を表示させ、小画面を繋ぎ合わせて単一の大画面を構
成するようにしたマルチ映像表示装置が開発されている
。
第８図はこのようなマルチ映像表示装置を示す説明図で
あり、第９図はスクリーン上の表示を示す説明図である
。
あり、第９図はスクリーン上の表示を示す説明図である
。
第９図に示すように、スクリーン１上に表示される大画
面２は３つの小画面ＰＬ、ＰＣ，ＰＲが繋ぎ合わされた
ものである。第８図に示すように、各小画面ＰＬ、ＰＣ
，ＰＲは、夫々ビデオ−プロジェクタ−３１，３Ｃ，３
Ｒによって表示される。
面２は３つの小画面ＰＬ、ＰＣ，ＰＲが繋ぎ合わされた
ものである。第８図に示すように、各小画面ＰＬ、ＰＣ
，ＰＲは、夫々ビデオ−プロジェクタ−３１，３Ｃ，３
Ｒによって表示される。
ビデオプロジェクタ−３１，３Ｃ，３Ｒは横方向に一列
に配設されており、Ｒ，Ｇ、Ｂ用の投写管４ａ、４ｂ、
４ｃが出射するＲ、Ｇ、Ｂ映像光をスクリーン１上に投
写する。なお、隣接する小画面ＰＬ、ＰＣ，ＰＲを若干
重ね合わせて表示することもある。
に配設されており、Ｒ，Ｇ、Ｂ用の投写管４ａ、４ｂ、
４ｃが出射するＲ、Ｇ、Ｂ映像光をスクリーン１上に投
写する。なお、隣接する小画面ＰＬ、ＰＣ，ＰＲを若干
重ね合わせて表示することもある。
ところで、各ビデオプロジェクタ−３１、３Ｃ。
３Ｒによる小画面ＰＬ、ＰＣ，ＰＲを繋いで単一の大画
面２を構成する場合には、コントラスト調整及び輝度調
整等については、各ビデオプロジェクタ−３１，３Ｃ，
３Ｒを運動させて制御する必要がある。ところが、各ビ
デオプロジェクタ−３１，３Ｃ，３Ｒの図示しない直流
再生回路として同一のものを使用し、同一条件に設定し
た場合でも、各ビデオプロジェクタ−３１，３Ｃ，３Ｒ
が夫々表示づる映像が異なることから、各ビデオプロジ
ェクタ−３１，３Ｃ，３Ｒ相互間で黒レベル（ペデスタ
ルレベル）が相違してしまう。
面２を構成する場合には、コントラスト調整及び輝度調
整等については、各ビデオプロジェクタ−３１，３Ｃ，
３Ｒを運動させて制御する必要がある。ところが、各ビ
デオプロジェクタ−３１，３Ｃ，３Ｒの図示しない直流
再生回路として同一のものを使用し、同一条件に設定し
た場合でも、各ビデオプロジェクタ−３１，３Ｃ，３Ｒ
が夫々表示づる映像が異なることから、各ビデオプロジ
ェクタ−３１，３Ｃ，３Ｒ相互間で黒レベル（ペデスタ
ルレベル）が相違してしまう。
各ビデオプロジェクタ−３１，３Ｃ，３Ｒの直流再生回
路は平均映像レベル（以下、ＡＰＬという）の変動に拘
らずペデスタルレベルが略所定値になるように動作する
。しかし、直流分を１００％伝送した場合には、明るい
映像を表示する場合に高圧系に過負荷を生じてしまうこ
と等の理由から、通常、直流分の再生率は約８０％に設
定されている。したがって、黒レベルは絵柄に応じて若
干変動することになる。１台のビデオプロジェクタ−の
みによって単一の映像を表示する場合には特には問題に
ならないが、複数のビデオプロジェクタ−３１，３Ｃ，
３Ｈによって単一の大画面を表示する場合には、各ビデ
オプロジェクタ−３［。
路は平均映像レベル（以下、ＡＰＬという）の変動に拘
らずペデスタルレベルが略所定値になるように動作する
。しかし、直流分を１００％伝送した場合には、明るい
映像を表示する場合に高圧系に過負荷を生じてしまうこ
と等の理由から、通常、直流分の再生率は約８０％に設
定されている。したがって、黒レベルは絵柄に応じて若
干変動することになる。１台のビデオプロジェクタ−の
みによって単一の映像を表示する場合には特には問題に
ならないが、複数のビデオプロジェクタ−３１，３Ｃ，
３Ｈによって単一の大画面を表示する場合には、各ビデ
オプロジェクタ−３［。
３Ｃ，３Ｒに入力される映像信号のＡＰＬが異なると、
各ビデオプロジェクタ−３１、３Ｃ、３Ｒ毎に黒レベル
の変動量が相違してしまい、階調表現が劣化してしまう
。
各ビデオプロジェクタ−３１、３Ｃ、３Ｒ毎に黒レベル
の変動量が相違してしまい、階調表現が劣化してしまう
。
例えば、ビデオプロジェクタ−３１，３Ｒに入力される
映像信号のＡＰＬが低く、ビデオプロジェクタ−３０に
入力される映像信号のＡＰＬがａい場合には、ビデオプ
ロジェクタ−３０の黒レベルが他のプロジェクタ−３Ｌ
、３Ｒよりも低レベルとなってしまう。すなわち、画
面２の中央の小画面ＰＣの絵柄が他の小画面ＰＬ、ＰＲ
の絵柄に比して暗くなってしまい、画面２全体では正し
い階調表現が行われない。特に、各ビデオプロジェクタ
−３１，３Ｃ，３Ｒに入力される映像信号のＡＰＬの差
が大きいほど階調表現の劣化が顕著になってしまう。
映像信号のＡＰＬが低く、ビデオプロジェクタ−３０に
入力される映像信号のＡＰＬがａい場合には、ビデオプ
ロジェクタ−３０の黒レベルが他のプロジェクタ−３Ｌ
、３Ｒよりも低レベルとなってしまう。すなわち、画
面２の中央の小画面ＰＣの絵柄が他の小画面ＰＬ、ＰＲ
の絵柄に比して暗くなってしまい、画面２全体では正し
い階調表現が行われない。特に、各ビデオプロジェクタ
−３１，３Ｃ，３Ｒに入力される映像信号のＡＰＬの差
が大きいほど階調表現の劣化が顕著になってしまう。
（発明が解決しようとする課題）
このように、従来、マルチ映像表示装置においては、各
ビデオプロジェクタ−に入力される映像信号の平均映像
レベルが異なることから、各ビデオプロジェクタ−によ
って表示される小画面の黒レベルの変動量が相違し、正
確な階調表現が不可能であるという問題点があった。
ビデオプロジェクタ−に入力される映像信号の平均映像
レベルが異なることから、各ビデオプロジェクタ−によ
って表示される小画面の黒レベルの変動量が相違し、正
確な階調表現が不可能であるという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
各ビデオプロジェクタ−が表示する小両面の黒レベルを
均一にすることを可能にして正確に階調を表現すること
ができるマルチ映像表示装置の直流伝送量設定回路を提
供することを目的とする。
各ビデオプロジェクタ−が表示する小両面の黒レベルを
均一にすることを可能にして正確に階調を表現すること
ができるマルチ映像表示装置の直流伝送量設定回路を提
供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明に係るマルチ映像表示装置の直流伝送量設定回路
は、単一の大画面の一部である小画面を表示するための
映像光を出射する複数の映像投写装置と、前記各映像投
写装置に入力される前記小画面用の映像信号の平均映像
レベルを検出づる平均映像レベル検出回路と、前記各小
画面用の映像信号の平均映像レベルの平均を求めて平均
化信号を出力する平均化回路と、前記平均化信号に基づ
いて前記複数の映像投写装置の輝度レベルを共通に制御
する共通輝度制御回路とを具備したものである。
は、単一の大画面の一部である小画面を表示するための
映像光を出射する複数の映像投写装置と、前記各映像投
写装置に入力される前記小画面用の映像信号の平均映像
レベルを検出づる平均映像レベル検出回路と、前記各小
画面用の映像信号の平均映像レベルの平均を求めて平均
化信号を出力する平均化回路と、前記平均化信号に基づ
いて前記複数の映像投写装置の輝度レベルを共通に制御
する共通輝度制御回路とを具備したものである。
（作用）
本発明においては１．平均映像レベル検出回路によって
各小画面用の映像信号の平均映像レベルが検出される。
各小画面用の映像信号の平均映像レベルが検出される。
平均化回路がこれらの平均映像レベルの平均を求めて出
力覆る平均化信号は、単一の大画面の平均映像レベルに
相当する。共通Ｉｉ痕副制御回路平均化信号に基づいて
各映像投写装置の輝度レベルを共通に制御しており、各
小画面の黒レベルはその映像信号の平均映像レベルに拘
らず、大画面全体の平均映像レベルに基づくものとなり
、大画面全体の階調表現が良好となる。
力覆る平均化信号は、単一の大画面の平均映像レベルに
相当する。共通Ｉｉ痕副制御回路平均化信号に基づいて
各映像投写装置の輝度レベルを共通に制御しており、各
小画面の黒レベルはその映像信号の平均映像レベルに拘
らず、大画面全体の平均映像レベルに基づくものとなり
、大画面全体の階調表現が良好となる。
（実施例）
以下、図面に基づいて本発明の実施例を詳細に説明する
。第１図は本発明に係るマルチ映像表示装置の直流伝送
量設定回路の一実施例を示すブロック図である。
。第１図は本発明に係るマルチ映像表示装置の直流伝送
量設定回路の一実施例を示すブロック図である。
ビデオプロジェクタ−１０１、１０Ｃ、ＩＯＲは、例え
ば横一列に配設されており、図示しない投写管を有して
図示しないスクリーン上の一部に夫々小画面を表示する
ようになっている。ビデオプロジェクタ−１０１、１０
Ｃ、１０Ｒには夫々端子１１Ｌ。
ば横一列に配設されており、図示しない投写管を有して
図示しないスクリーン上の一部に夫々小画面を表示する
ようになっている。ビデオプロジェクタ−１０１、１０
Ｃ、１０Ｒには夫々端子１１Ｌ。
１１Ｃ、１１Ｒを介して映像信号が入力される。ビデオ
プロジェクタ−１ＯＬ 、 １０Ｃ、ＩＯＲは夫々ＡＰ
Ｌ検出回路１２Ｌ 、 １２Ｃ、１２Ｒを有している。
プロジェクタ−１ＯＬ 、 １０Ｃ、ＩＯＲは夫々ＡＰ
Ｌ検出回路１２Ｌ 、 １２Ｃ、１２Ｒを有している。
ＡＰＬ検出回路１２Ｌ 、 １２Ｃ、１２Ｒは同一構成
であり、入力された映像信号のＡＰＬを検出してＡＰＬ
検出電圧を平均化回路１３に出力するようになっている
。
であり、入力された映像信号のＡＰＬを検出してＡＰＬ
検出電圧を平均化回路１３に出力するようになっている
。
平均化回路１３は各ＡＰＬ検出回路１２Ｌ 、 １２Ｃ
。
。
１２ＲからのＡＰＬ検出電圧の平均値を求めて平均化信
号Ｖａｖｃを出力する。いま、各ＡＰＬ検出回路１２Ｌ
、 １２Ｃ、１２ＲからのＡＰＬ検出電圧を夫々ＶＬ
、ＶＣ，ＶＲとすると、平均化回路１３は下記（１）式
に示す演算によって平均化信号Ｖ ａｖｃを求めるよう
になっている。
号Ｖａｖｃを出力する。いま、各ＡＰＬ検出回路１２Ｌ
、 １２Ｃ、１２ＲからのＡＰＬ検出電圧を夫々ＶＬ
、ＶＣ，ＶＲとすると、平均化回路１３は下記（１）式
に示す演算によって平均化信号Ｖ ａｖｃを求めるよう
になっている。
Ｖａｖｃ ＝ （ＶＬ ＋ＶＣ＋ＶＲ） ／Ｎ
・ （１）なお、Ｎはビデオプロジェクタ−の
数を示し、本実施例ではＮ＝３である。
・ （１）なお、Ｎはビデオプロジェクタ−の
数を示し、本実施例ではＮ＝３である。
平均化信号Ｖ ａｖｃは共通輝度制御回路１４に与えら
れる。共通輝度制御回路１４はこの平均化信号ｙ ａｖ
ｃに基づいて、各ビデオプロジェクタ−１０し。
れる。共通輝度制御回路１４はこの平均化信号ｙ ａｖ
ｃに基づいて、各ビデオプロジェクタ−１０し。
１０Ｃ、１０Ｒの輝度レベル（直流伝送９）を共通に制
御づるようになっている。
御づるようになっている。
第２図は第１図中のＡＰＬ検出回路の具体的な構成を示
す回路図である。
す回路図である。
入力端子１５には映像信号が入力される。入力端子１５
は結合コンデンサＣ１を介してトランジスタＱ１のコレ
クタに接続されている。トランジスタＱ１のコレクタは
抵抗Ｒ１を介して電源端子１６に接続されると共に抵抗
Ｒ２を介して基準電位点に接続されてバイアスが与えら
れている。トランジスタＱ１のベースは抵抗Ｒ３を介し
て端子１７に接続されており、ゲートパルスが与えられ
ている。
は結合コンデンサＣ１を介してトランジスタＱ１のコレ
クタに接続されている。トランジスタＱ１のコレクタは
抵抗Ｒ１を介して電源端子１６に接続されると共に抵抗
Ｒ２を介して基準電位点に接続されてバイアスが与えら
れている。トランジスタＱ１のベースは抵抗Ｒ３を介し
て端子１７に接続されており、ゲートパルスが与えられ
ている。
ゲートパルスはペデスタル期間にハイレベル（以下、′
ト］”という）となるパルスである。トランジスタＱ１
のエミッタはトランジスタＱ２のベースに接続されてい
る。
ト］”という）となるパルスである。トランジスタＱ１
のエミッタはトランジスタＱ２のベースに接続されてい
る。
トランジスタＱ２のコレクタは電源端子１６に接続され
、エミッタはダイオードＤ１を介してトランジスタＱ３
のベースに接続されており、トランジスタＱ３のベース
は抵抗Ｒ４及びコンデンサＣ２の並列回路を介して基準
電位点に接続されている。これらダイオードＤ１、抵抗
Ｒ４及びコンデンサ０２により時定数回路が構成される
。トランジスタＱ３のコレクタは電源端子１６に接続さ
れ、エミッタは抵抗Ｒ５を介して基準電位点に接続され
ると共に、出力端子１８にも接続される。
、エミッタはダイオードＤ１を介してトランジスタＱ３
のベースに接続されており、トランジスタＱ３のベース
は抵抗Ｒ４及びコンデンサＣ２の並列回路を介して基準
電位点に接続されている。これらダイオードＤ１、抵抗
Ｒ４及びコンデンサ０２により時定数回路が構成される
。トランジスタＱ３のコレクタは電源端子１６に接続さ
れ、エミッタは抵抗Ｒ５を介して基準電位点に接続され
ると共に、出力端子１８にも接続される。
次に、このように構成されたＡＰＬ検出回路の動作につ
いて第３図及び第４図のタイミングチャートを参照して
説明する。第３図はＡＰＬが比較的低い正極性映像信号
が入力された場合であり、第３図（ａ）はゲートパルス
は示し、第３図＜ｂ＞は入力映像信号を示し、第３図（
Ｃ）はトランジスタＱ１のエミッタに坦れるパルスを示
し、第３図（ｄ）はＡＰＬ検出電圧を示している。また
、第４図はＡＰＬが比較的高い正極性映像信号が入力さ
れた場合であり、第４図（ａ）乃至（ｄ）は夫々第３図
（ａ）乃至（ＣＩ）に対応している。
いて第３図及び第４図のタイミングチャートを参照して
説明する。第３図はＡＰＬが比較的低い正極性映像信号
が入力された場合であり、第３図（ａ）はゲートパルス
は示し、第３図＜ｂ＞は入力映像信号を示し、第３図（
Ｃ）はトランジスタＱ１のエミッタに坦れるパルスを示
し、第３図（ｄ）はＡＰＬ検出電圧を示している。また
、第４図はＡＰＬが比較的高い正極性映像信号が入力さ
れた場合であり、第４図（ａ）乃至（ｄ）は夫々第３図
（ａ）乃至（ＣＩ）に対応している。
入力端子１５を介して入力される正極性の映像信号は、
結合コンデンサＣ１を介してトランジスタＱ１のコレク
タに与えられる。トランジスタＱ１のベースには、端子
１７から第３図＜ａ＞及び第４図（ａ）に示すゲートパ
ルスが与えられており、トランジスタＱ１はゲートパル
スがＨ″となるペデスタル期間にオンとなる。これによ
り、第３図（ｂ）、（ｃ）及び第４図（ｂ）、（Ｃ）に
示すように、ペデスタルレベルに相当するレベルのパル
スがトランジスタＱ１のエミッタに現れる。
結合コンデンサＣ１を介してトランジスタＱ１のコレク
タに与えられる。トランジスタＱ１のベースには、端子
１７から第３図＜ａ＞及び第４図（ａ）に示すゲートパ
ルスが与えられており、トランジスタＱ１はゲートパル
スがＨ″となるペデスタル期間にオンとなる。これによ
り、第３図（ｂ）、（ｃ）及び第４図（ｂ）、（Ｃ）に
示すように、ペデスタルレベルに相当するレベルのパル
スがトランジスタＱ１のエミッタに現れる。
入力映像信号が結合コンデンサＣ１を介してトランジス
タＱ１のコレクタに与えられていることから、このパル
スのレベルはＡＰＬに反比例（映像信号の極性によって
は比例）する。この理由から、トランジスタＱ１のエミ
ッタのパルスのレベルをＡＰＬに相当するレベルとして
使用している。
タＱ１のコレクタに与えられていることから、このパル
スのレベルはＡＰＬに反比例（映像信号の極性によって
は比例）する。この理由から、トランジスタＱ１のエミ
ッタのパルスのレベルをＡＰＬに相当するレベルとして
使用している。
このパルスはバッフ７トランジスタＱ２を介して時定数
回路に与えられてピーク整流されてホールドされる。こ
うして、第３図（ｄ）及び第４図（ｄ）に示すＡＰＬ検
出電圧が、トランジスタＱ３及び抵抗Ｒ５から成るバッ
フ？を介して出力端子１８から出力される。第３図及び
第４図に示すように、ＡＰＬが低い映像信号が入力され
ると、高いレベルのＡＰＬ検出電圧が出力され、ＡＰＬ
が高い映像信号が入力されると、低いレベルのＡＰＬ検
出電圧が出力される。
回路に与えられてピーク整流されてホールドされる。こ
うして、第３図（ｄ）及び第４図（ｄ）に示すＡＰＬ検
出電圧が、トランジスタＱ３及び抵抗Ｒ５から成るバッ
フ？を介して出力端子１８から出力される。第３図及び
第４図に示すように、ＡＰＬが低い映像信号が入力され
ると、高いレベルのＡＰＬ検出電圧が出力され、ＡＰＬ
が高い映像信号が入力されると、低いレベルのＡＰＬ検
出電圧が出力される。
第５図は平均化回路１３及び共通輝度制御回路１４の具
体的な構成を示す回路図である。
体的な構成を示す回路図である。
入力端子１９．２０．２１には各ＡＰＬ検出回路１２Ｌ
。
。
１２Ｃ、１２Ｒカラ（７）Ａ Ｐ Ｌ検出電圧ＶＬ 、
ＶＣ。
ＶＣ。
ＶＲが入力される。入力端子１９．２０．２１は夫々抵
抗Ｒ６、Ｒ７、Ｒ８を介してトランジスタＱ４のエミッ
タに接続されており、トランジスタＱ４のエミッタは抵
抗Ｒ９を介して基準電位点にも接続される。トランジス
タＱ４のベースは抵抗Ｒ１０を介して電源端子２２に接
続されると共に、抵抗Ｒ１１及びコンデンサＣ３の並列
回路を介して基準電位点にも接続されており、ベース接
地増幅器として動作する。トランジスタＱ４のコレクタ
は抵抗Ｒ１２を介して電線端子２２に接続されると共に
、トランジスタＱ５のベースにも接続される。トランジ
スタＱ５のコレクタは電源端子２２に接続され、エミッ
タは抵抗Ｒ１３を介して基準電位点に接続されており、
トランジスタ０５及び抵抗Ｒ１３によってバッファが構
成される。トランジスタＱ５のエミッタは端子２３にも
接続される。
抗Ｒ６、Ｒ７、Ｒ８を介してトランジスタＱ４のエミッ
タに接続されており、トランジスタＱ４のエミッタは抵
抗Ｒ９を介して基準電位点にも接続される。トランジス
タＱ４のベースは抵抗Ｒ１０を介して電源端子２２に接
続されると共に、抵抗Ｒ１１及びコンデンサＣ３の並列
回路を介して基準電位点にも接続されており、ベース接
地増幅器として動作する。トランジスタＱ４のコレクタ
は抵抗Ｒ１２を介して電線端子２２に接続されると共に
、トランジスタＱ５のベースにも接続される。トランジ
スタＱ５のコレクタは電源端子２２に接続され、エミッ
タは抵抗Ｒ１３を介して基準電位点に接続されており、
トランジスタ０５及び抵抗Ｒ１３によってバッファが構
成される。トランジスタＱ５のエミッタは端子２３にも
接続される。
このように構成された平均化回路１３によれば、入力端
子１９乃至２１を介して入力されるＡＰＬ検出電圧Ｖ［
乃至ＶＲは抵抗Ｒ６乃至Ｒ８を夫々介してトランジスタ
Ｑ４のエミッタに与えられる。トランジスタＱ４のコレ
クタにはＡＰＬ検出電圧Ｖ［乃至ＶＲの合成出力が現れ
る。この合成出力はトランジスタＱ５及び抵抗Ｒ１３か
ら成るバッファを介して平均化信号ｙ ａｖｃとして端
子２３に出力される。
子１９乃至２１を介して入力されるＡＰＬ検出電圧Ｖ［
乃至ＶＲは抵抗Ｒ６乃至Ｒ８を夫々介してトランジスタ
Ｑ４のエミッタに与えられる。トランジスタＱ４のコレ
クタにはＡＰＬ検出電圧Ｖ［乃至ＶＲの合成出力が現れ
る。この合成出力はトランジスタＱ５及び抵抗Ｒ１３か
ら成るバッファを介して平均化信号ｙ ａｖｃとして端
子２３に出力される。
各ＡＰＬ検出°電圧ＶＬ乃至ＶＲの利得は抵抗Ｒ６、Ｒ
７、Ｒ８と抵抗Ｒ９との抵抗比によって定まる。したが
って、抵抗Ｒ６乃至Ｒ８の抵抗値をいずれも抵抗Ｒ９の
抵抗値の１／３に設定することにより、上記（１）式に
示す平均化信号Ｖ ａｖｃを得ることができる。
７、Ｒ８と抵抗Ｒ９との抵抗比によって定まる。したが
って、抵抗Ｒ６乃至Ｒ８の抵抗値をいずれも抵抗Ｒ９の
抵抗値の１／３に設定することにより、上記（１）式に
示す平均化信号Ｖ ａｖｃを得ることができる。
この平均化信号ｙ ａｖｃは端子２３を介して共通輝度
制御回路１４に与えられる。共通輝度制御回路１４は抵
抗Ｒ１４乃至Ｒ１７、可変抵抗ＶＲ１及び電圧分配回路
２４によって構成されている。すなわち、端子２３は抵
抗Ｒ１４を介して電圧分配回路２４の入力端に接続され
る。電源端子２２と基準電位点との間には抵抗Ｒ１５、
可変抵抗ＶＲ１及び抵抗Ｒ１６の直列回路が接続されて
おり、可変抵抗ＶＲＩの摺動端は抵抗Ｒ１７を介して電
圧分配回路２４の入力端に接続される。電圧分配回路２
４は、入力された電圧を各ビデオプロジェクタ−１ＯＬ
、 ＩＯＣ、１０Ｒに分配して映像信号のペデスタル
レベルを設定するようになっている。
制御回路１４に与えられる。共通輝度制御回路１４は抵
抗Ｒ１４乃至Ｒ１７、可変抵抗ＶＲ１及び電圧分配回路
２４によって構成されている。すなわち、端子２３は抵
抗Ｒ１４を介して電圧分配回路２４の入力端に接続され
る。電源端子２２と基準電位点との間には抵抗Ｒ１５、
可変抵抗ＶＲ１及び抵抗Ｒ１６の直列回路が接続されて
おり、可変抵抗ＶＲＩの摺動端は抵抗Ｒ１７を介して電
圧分配回路２４の入力端に接続される。電圧分配回路２
４は、入力された電圧を各ビデオプロジェクタ−１ＯＬ
、 ＩＯＣ、１０Ｒに分配して映像信号のペデスタル
レベルを設定するようになっている。
このように構成された共通輝度制御回路１４によれば、
端子２３を介して入力された平均化信号Ｖ ａｖｃは抵
抗Ｒ１５、可変抵抗ＶＲ１及び抵抗Ｒ１６の直列回路に
よって所定の直流電圧が付与される。
端子２３を介して入力された平均化信号Ｖ ａｖｃは抵
抗Ｒ１５、可変抵抗ＶＲ１及び抵抗Ｒ１６の直列回路に
よって所定の直流電圧が付与される。
電圧分配回路２４は、ペデスタルレベルを設定するため
に、入力された電圧を分配して各ビデオプロジェクタ−
１ＯＬ 、 １０Ｃ、１０Ｒに与える。平均化信号ｙａ
ｖｃは各ビデオプロジェクタ−１０１、ＩＯＣ。
に、入力された電圧を分配して各ビデオプロジェクタ−
１ＯＬ 、 １０Ｃ、１０Ｒに与える。平均化信号ｙａ
ｖｃは各ビデオプロジェクタ−１０１、ＩＯＣ。
１０Ｒに入力される映像信号のＡＰＬの平均値であり、
スクリーンに表示される大画面のＡＰＬに相当する。ず
なわち、各ビデオプロジェクタ−１０し。
スクリーンに表示される大画面のＡＰＬに相当する。ず
なわち、各ビデオプロジェクタ−１０し。
１０Ｃ、１０Ｒのペデスタルレベルは大画面全域の輝度
に応じて若干変動することになる。
に応じて若干変動することになる。
例えば、大画面全体のＡＰＬが低い場合には、平均化信
号Ｖａｖｃのレベルは高くなり、逆に大画面全体のＡＰ
Ｌが高い場合には、平均化信号Ｖ ａｖｃのレベルは低
くなる。この平均化信号Ｖ ａｖｃの変化口の設定は可
変抵抗ＶＲＩによって調整可能であり、可変抵抗ＶＲ１
を適宜設定することにより、最適な直流伝送量を決定す
るようになっている。
号Ｖａｖｃのレベルは高くなり、逆に大画面全体のＡＰ
Ｌが高い場合には、平均化信号Ｖ ａｖｃのレベルは低
くなる。この平均化信号Ｖ ａｖｃの変化口の設定は可
変抵抗ＶＲＩによって調整可能であり、可変抵抗ＶＲ１
を適宜設定することにより、最適な直流伝送量を決定す
るようになっている。
次に、このように構成されたマルチ映像表示装置の直流
伝送量設定回路の動作について第６図を参照して説明す
る。第６図は各ビデオプロジェクタ−に入力される映像
信号を示す波形図である。
伝送量設定回路の動作について第６図を参照して説明す
る。第６図は各ビデオプロジェクタ−に入力される映像
信号を示す波形図である。
波形８１．ＳＣ，ＳＲは夫々ビデオプロジェクタ−１０
１、１０Ｃ、１０Ｈに入力される映像信号を示している
。各映像信号ＳＬ、ＳＣ，ＳＲのＡＰＬは夫々ＶＬ 、
ＶＣ、ＶＲである。ＡＰＬ検出回路１２Ｌ 、 １２Ｃ
、１２Ｒは夫々ビデオプロジェクタ−１ＯＬ 、 １０
Ｃ、ＩＯＨに入力された小画面の映像信号のＡＰＬに相
当するレベルを検出する。検出されたＡＰＬ検出電圧は
平均化回路１３に入力されて平均され、第６図に示す平
均化信号ｖａｖＣが得られる。この平均化信号Ｖ ａｖ
ｃは各小画面のＡＰＬの平均、すなわち、大画面のＡＰ
Ｌに相当する。
１、１０Ｃ、１０Ｈに入力される映像信号を示している
。各映像信号ＳＬ、ＳＣ，ＳＲのＡＰＬは夫々ＶＬ 、
ＶＣ、ＶＲである。ＡＰＬ検出回路１２Ｌ 、 １２Ｃ
、１２Ｒは夫々ビデオプロジェクタ−１ＯＬ 、 １０
Ｃ、ＩＯＨに入力された小画面の映像信号のＡＰＬに相
当するレベルを検出する。検出されたＡＰＬ検出電圧は
平均化回路１３に入力されて平均され、第６図に示す平
均化信号ｖａｖＣが得られる。この平均化信号Ｖ ａｖ
ｃは各小画面のＡＰＬの平均、すなわち、大画面のＡＰ
Ｌに相当する。
共通輝度制御回路１４はこの平均化信号ｖａｖｃを可変
抵抗ＶＲＩによって適宜のレベルに調整した後、各ビデ
オプロジェクタ−１ＯＬ 、 １０Ｃ、ＩＯＨに与えて
、ペデスタルレベルを決定する。１なわち、映像信号Ｓ
Ｌ 、ＳＲのペデスタルレベルを上昇させ、映像信号Ｓ
Ｃのペデスタルレベルを下降させる。こうして、各小画
面は、その映像信号のＡＰＬに拘らず、大画面全体のＡ
ＰＬによって定められる黒レベルに設定されることにな
り、大画面全体で良好な階調表現が可能である。
抵抗ＶＲＩによって適宜のレベルに調整した後、各ビデ
オプロジェクタ−１ＯＬ 、 １０Ｃ、ＩＯＨに与えて
、ペデスタルレベルを決定する。１なわち、映像信号Ｓ
Ｌ 、ＳＲのペデスタルレベルを上昇させ、映像信号Ｓ
Ｃのペデスタルレベルを下降させる。こうして、各小画
面は、その映像信号のＡＰＬに拘らず、大画面全体のＡ
ＰＬによって定められる黒レベルに設定されることにな
り、大画面全体で良好な階調表現が可能である。
このように、本実施例においては、ＡＰＬ検出回路１２
１ 、１２Ｃ、１２Ｒが検出した各小画面の映像信号の
ＡＰＬを平均して大画面のＡＰＬを求め、これにより、
各ビデオプロジェクタ−１ＯＬ 、 １０Ｃ。
１ 、１２Ｃ、１２Ｒが検出した各小画面の映像信号の
ＡＰＬを平均して大画面のＡＰＬを求め、これにより、
各ビデオプロジェクタ−１ＯＬ 、 １０Ｃ。
１０Ｒのペデスタルレベルを決定しており、各小画面の
映像信号が大画面のＡＰＬに基づいた黒レベルに設定さ
れることになり、絵柄の繋がりが良好となる。また、回
路構成は極めて簡単であり、可変抵抗ＶＲ１のみの調整
によって大画面全体の輝度レベルを調整することができ
る 第７図は本発明の他の実施例を示づ回路図である。第７
図において第５図と同一物には同一符号を付して説明を
省略する。本実施例はＡＰＬ検出電圧のセット間誤差を
補正する手段を付加したものである。
映像信号が大画面のＡＰＬに基づいた黒レベルに設定さ
れることになり、絵柄の繋がりが良好となる。また、回
路構成は極めて簡単であり、可変抵抗ＶＲ１のみの調整
によって大画面全体の輝度レベルを調整することができ
る 第７図は本発明の他の実施例を示づ回路図である。第７
図において第５図と同一物には同一符号を付して説明を
省略する。本実施例はＡＰＬ検出電圧のセット間誤差を
補正する手段を付加したものである。
本実施例が第１図の実施例と異なる点は平均化回路の構
成である。すなわち、可変抵抗ＶＲ２が抵抗Ｒ６とトラ
ンジスタＱ４のエミッタとの間に設けられ、可変抵抗Ｖ
Ｒ３が抵抗Ｒ８とトランジスタＱ４のエミッタとの間に
設けられている。
成である。すなわち、可変抵抗ＶＲ２が抵抗Ｒ６とトラ
ンジスタＱ４のエミッタとの間に設けられ、可変抵抗Ｖ
Ｒ３が抵抗Ｒ８とトランジスタＱ４のエミッタとの間に
設けられている。
各ビデオプロジェクターの図示しない映像信号処理回路
には利得のばらつきがあることがある。
には利得のばらつきがあることがある。
そうすると、ＡＰＬ検出回路１２１ 、１２Ｃ、１２Ｒ
の各入力端子１５（第２図参照）に入力される映像信号
レベルの比率が各ビデオプロジェクタ−に入力される映
像信号ＳＬ、ＳＣ，ＳＲレベルの比率と異なってしまい
、ＡＰＬ検出電圧に誤差を生じる。
の各入力端子１５（第２図参照）に入力される映像信号
レベルの比率が各ビデオプロジェクタ−に入力される映
像信号ＳＬ、ＳＣ，ＳＲレベルの比率と異なってしまい
、ＡＰＬ検出電圧に誤差を生じる。
そこで、本実施例においては、抵抗Ｒ６，Ｒ８に直列に
可変抵抗ＶＲ２、ＶＲ３を挿入し、平均化する場合に重
み付けするようにしており、ＡＰＬ検出電圧の検出誤差
を補正している。
可変抵抗ＶＲ２、ＶＲ３を挿入し、平均化する場合に重
み付けするようにしており、ＡＰＬ検出電圧の検出誤差
を補正している。
すなわち、入力端子２１に入力されるＡＰＬ検出電圧Ｖ
Ｃを基準にして、ＡＰＬ検出電圧ＶＬ。
Ｃを基準にして、ＡＰＬ検出電圧ＶＬ。
ＶＲの検出誤差を可変抵抗ＶＲ２、ＶＲ３を調整して取
り除く。例えば、映像信号処理回路の利得のばらつきが
大きい場合には、Ａ Ｐ Ｌ検出電圧のばらつきも大き
くなる。この場合には、可変抵抗ＶＲ２、ＶＲ３の抵抗
値を大きくして平均化加算比率を小さくし検出誤差を補
正づるようにしている。
り除く。例えば、映像信号処理回路の利得のばらつきが
大きい場合には、Ａ Ｐ Ｌ検出電圧のばらつきも大き
くなる。この場合には、可変抵抗ＶＲ２、ＶＲ３の抵抗
値を大きくして平均化加算比率を小さくし検出誤差を補
正づるようにしている。
他の作用及び効果は第１図の実施例と同様である。
なお、本発明は上記実施例に限定されるものではなく、
例えば、ビデオプロジェクタ−の数は３つに限定される
ものではない。
例えば、ビデオプロジェクタ−の数は３つに限定される
ものではない。
［発明の効果］
以上説明したように本発明によれば、複数の映像投写装
置が表示する小画面の黒レベルが均一となり正確な階調
表視が可能であるという効果を有する。
置が表示する小画面の黒レベルが均一となり正確な階調
表視が可能であるという効果を有する。
第１図は本発明に係るマルチ映像表示装置の直流伝送量
設定回路の一実施例を示すブロック図、第２図は第１図
中のＡＰＬ検出回路の具体的な構成を示す回路図、第３
図及び第４図はＡＰＬ検出回路の動作を説明するための
タイミングチャート、第５図は第１図中の平均化回路及
び共通輝度制御回路の具体的な構成を示す回路図、第６
図は実施例の動作を説明するための波形図、第７図は本
発明の他の実施例の平均化回路を示す回路図、第８図は
マルチ映像表示装置を示す説明図、第９図は第８図のス
クリーン上の表示を示す説明図である。 １０Ｌ 、 １０Ｃ、ＩＯＲ・・・ビデオプロジェクタ
−１２１、１２Ｃ、１２Ｒ・・・ＡＰＬ検出回路、１３
・・・平均化回路、１４・・・共通輝度制御回路。 第１ 図 第２ 図 第３ 図 第４ 図 Ｓ。 第６ 図 第５ 図 第７ 図
設定回路の一実施例を示すブロック図、第２図は第１図
中のＡＰＬ検出回路の具体的な構成を示す回路図、第３
図及び第４図はＡＰＬ検出回路の動作を説明するための
タイミングチャート、第５図は第１図中の平均化回路及
び共通輝度制御回路の具体的な構成を示す回路図、第６
図は実施例の動作を説明するための波形図、第７図は本
発明の他の実施例の平均化回路を示す回路図、第８図は
マルチ映像表示装置を示す説明図、第９図は第８図のス
クリーン上の表示を示す説明図である。 １０Ｌ 、 １０Ｃ、ＩＯＲ・・・ビデオプロジェクタ
−１２１、１２Ｃ、１２Ｒ・・・ＡＰＬ検出回路、１３
・・・平均化回路、１４・・・共通輝度制御回路。 第１ 図 第２ 図 第３ 図 第４ 図 Ｓ。 第６ 図 第５ 図 第７ 図
Claims (1)
- 【特許請求の範囲】 単一の大画面の一部である小画面を表示するための映像
光を出射する複数の映像投写装置と、前記各映像投写装
置に入力される前記小画面用の映像信号の平均映像レベ
ルを検出する平均映像レベル検出回路と、 前記各小画面用の映像信号の平均映像レベルの平均を求
めて平均化信号を出力する平均化回路と、前記平均化信
号に基づいて前記複数の映像投写装置の輝度レベルを共
通に制御する共通輝度制御回路とを具備したことを特徴
とするマルチ映像表示装置の直流伝送量設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188690A JPH03280677A (ja) | 1990-03-28 | 1990-03-28 | マルチ映像表示装置の直流伝送量設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188690A JPH03280677A (ja) | 1990-03-28 | 1990-03-28 | マルチ映像表示装置の直流伝送量設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280677A true JPH03280677A (ja) | 1991-12-11 |
Family
ID=13758932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8188690A Pending JPH03280677A (ja) | 1990-03-28 | 1990-03-28 | マルチ映像表示装置の直流伝送量設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997048232A1 (en) * | 1996-06-12 | 1997-12-18 | Barco N.V. | Universal device and use thereof for the automatic adjustment of a projector |
| JP2022169568A (ja) * | 2014-05-15 | 2022-11-09 | エムティティ イノベーション インコーポレイテッド | マルチプルプロジェクタシステムのための駆動スキームの最適化 |
| JP2024092035A (ja) * | 2016-05-23 | 2024-07-05 | パナソニックＩｐマネジメント株式会社 | 映像表示装置、映像表示システム、映像表示装置の輝度調整方法 |
-
1990
- 1990-03-28 JP JP8188690A patent/JPH03280677A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997048232A1 (en) * | 1996-06-12 | 1997-12-18 | Barco N.V. | Universal device and use thereof for the automatic adjustment of a projector |
| BE1010346A5 (nl) * | 1996-06-12 | 1998-06-02 | Barco Nv | Niet expliciet toepassingsgericht apparaat en gebruik ervan voor de automatische afregeling van een projector. |
| JP2022169568A (ja) * | 2014-05-15 | 2022-11-09 | エムティティ イノベーション インコーポレイテッド | マルチプルプロジェクタシステムのための駆動スキームの最適化 |
| JP2024092035A (ja) * | 2016-05-23 | 2024-07-05 | パナソニックＩｐマネジメント株式会社 | 映像表示装置、映像表示システム、映像表示装置の輝度調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL194570C (nl) | Kleurentelevisie-ontvanger. | |
| CA1305789C (en) | Automatic level adjusting system for a television receiver | |
| JPH07333760A (ja) | 自動調整システム | |
| EP0840275B1 (en) | Luminance correction circuit and video display monitor thereof | |
| JPH03280677A (ja) | マルチ映像表示装置の直流伝送量設定回路 | |
| US5473391A (en) | Convergence displacement correcting device for projection-type image display apparatus and method thereof | |
| JP3140069B2 (ja) | 表示装置 | |
| US5583578A (en) | Projection-type video display apparatus capable of correcting an asymmetrical brightness distribution | |
| CN1056714C (zh) | 聚焦电压控制设备 | |
| JPH065923B2 (ja) | テレビジヨン受像機の周辺輝度補正装置 | |
| JP2961719B2 (ja) | 画像信号処理回路 | |
| JPH01239590A (ja) | 液晶表示装置 | |
| JPH0258834B2 (ja) | ||
| JPH0391375A (ja) | 非線形増幅器 | |
| JPH06189332A (ja) | ホワイトバランス補正装置 | |
| JP2924073B2 (ja) | Ｌｃｄ装置 | |
| JPH02260976A (ja) | γ補正回路 | |
| JP2610021B2 (ja) | 画像出力装置のシェーディング補正装置 | |
| JPH0377916A (ja) | 液晶表示装置 | |
| KR100191319B1 (ko) | 어두운화면의 화이트밸런스조정회로 | |
| JP3326829B2 (ja) | 液晶表示装置の駆動信号処理回路 | |
| JPH03196790A (ja) | 液晶プロジェクタ | |
| JP2850373B2 (ja) | ディスプレイ装置 | |
| JPH04184483A (ja) | 投写型液晶表示装置 | |
| JP2668974B2 (ja) | 周辺光量補正回路 |