JPH03282641A - Measuring method of executing time of data driving processor - Google Patents

Measuring method of executing time of data driving processor

Info

Publication number
JPH03282641A
JPH03282641A JP2083181A JP8318190A JPH03282641A JP H03282641 A JPH03282641 A JP H03282641A JP 2083181 A JP2083181 A JP 2083181A JP 8318190 A JP8318190 A JP 8318190A JP H03282641 A JPH03282641 A JP H03282641A
Authority
JP
Japan
Prior art keywords
data
processor
driven
packet
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2083181A
Other languages
Japanese (ja)
Inventor
Yasuhiro Matsuura
康弘 松浦
Soichi Miyata
宗一 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2083181A priority Critical patent/JPH03282641A/en
Publication of JPH03282641A publication Critical patent/JPH03282641A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To easily measure the executing time of the processing carried out based on a program of a data driving device by applying a dummy packet having a processor No as the processor information before application of a data packet to be processed. CONSTITUTION:A dummy packet is applied to a data driving processor 1 and then the data packets which are processed by the processor 1 are successively applied to the processor 1 via an interface part 3 at the fixed time intervals. These data packets circulate each processing part of the processor 1 and the processing is carried out based on a program. The executing time of the processing is calculated from the time when the dummy packet is outputted from the processor 1 and the time when the packet processed by the processor 1 is outputted last from the processor 1. Thus the executing time of the processing carried out based on the program of the processor 1 can be easily measured.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、データ駆動型装置の実行時間i11+1定
方法に関し、特にデータ駆動型装置におけるプログラム
に従う処理の実行時間を測定する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for determining the execution time i11+1 of a data-driven device, and more particularly to a method for measuring the execution time of processing according to a program in a data-driven device.

[従来の技術] 従来のノイマン方計算機においては、プログラムとして
種々の命令が予めプログラムメモリに記憶され、プログ
ラムカウンタによってプログラムメモリのアドレスが逐
次指定されることにより順次命令が読Iffされ、その
命令か実行される。
[Prior Art] In a conventional Neumann computer, various instructions are stored in a program memory in advance as a program, and the instructions are sequentially read by sequentially specifying addresses in the program memory by a program counter. executed.

一方、データ駆動型装置は、プログラムカウンタによる
逐次的な命令の実行という概念を持たない非ノイマン型
計算機の一種である。このようなデータ駆動型装置には
、命令の並列処理を基本にしたアーキテクチャが採用さ
れる。データ駆動型装置においては、演算の対象となる
データが揃い次第、命令の実行が可能となり、データに
よって複数の命令が同時に駆動されるため、データの自
然な流れに従って並列的にプログラムが実行される。そ
の結果、演算の所要時間が大幅に短縮するとみなされて
いる。
On the other hand, a data-driven device is a type of non-Neumann computer that does not have the concept of sequential instruction execution using a program counter. Such data-driven devices employ an architecture based on parallel processing of instructions. In data-driven devices, instructions can be executed as soon as the data to be operated on is available, and multiple instructions are simultaneously driven by the data, so programs are executed in parallel according to the natural flow of data. . As a result, the time required for calculations is considered to be significantly reduced.

[発明が解決しようとする課題] 上記のように、ノイマン型計算機においては、基本周波
数に応答して動作するプログラムカウンタによって、プ
ログラムの命令が順次実行されるため、プログラムの実
行時間を求めるのは容易である。
[Problems to be Solved by the Invention] As mentioned above, in a Neumann computer, program instructions are sequentially executed by a program counter that operates in response to the fundamental frequency, so it is difficult to determine the program execution time. It's easy.

しかし、データ駆動型装置においては、プログラムカウ
ンタによる逐次的な命令の実行という概念が存在せず、
データによって複数の命令が同時に駆動され、データの
自然な流れに従って並列的にプログラムが実行されるた
め、プログラムの実行時間を求めることが困難である。
However, in data-driven devices, the concept of sequential instruction execution using a program counter does not exist.
Since multiple instructions are simultaneously driven by data and programs are executed in parallel according to the natural flow of data, it is difficult to determine the program execution time.

それゆえに、この発明の目的は、データ駆動型装置にお
けるプログラムに従う処理の実行時間を容易に測定する
ことができる方法を提供することである。
Therefore, an object of the present invention is to provide a method that can easily measure the execution time of processing according to a program in a data-driven device.

[課題を解決するための手段] この発明に係るデータ駆動型装置の実行時間測定方法は
、処理されずにデータ駆動型装置を通過するダミーパケ
ットをそのデータ駆動型装置に投入した後、プログラム
に従って処理されるパケットをそのデータ駆動型装置に
順次投入し、ダミーパケットがデータ駆動型装置から出
力された時間およびデータ駆動型装置により処理された
パケットがそのデータ駆動型装置から最後に出力された
時間に基づいて、その実行時間を算出するものである。
[Means for Solving the Problems] A method for measuring the execution time of a data-driven device according to the present invention is that after a dummy packet that passes through the data-driven device without being processed is input into the data-driven device, the execution time is measured according to a program. The packets to be processed are sequentially injected into the data-driven device, and the time when the dummy packet was output from the data-driven device and the time when the packet processed by the data-driven device was last output from the data-driven device The execution time is calculated based on the .

[作用] ダミーパケットがデータ駆動型装置から1+−1カされ
てから、そのデータ駆動型装置により処理されたパケッ
トがそのデータ駆動型装置から最後に出力されるまでの
時間をaとする。また、データ駆動型装置にパケットが
投入されてから、そのパケットがデータ駆動型装置によ
り処理されずに出力されるまでの時間をbとする。この
時間すは既知である。さらに、データ駆動型装置へのパ
ケットの投入間隔の時間をCとする。この時間Cも設定
されるパラメータにより既知である。
[Operation] Let a be the time from when a dummy packet is received by the data-driven device by 1+-1 until the packet processed by the data-driven device is finally output from the data-driven device. Further, let b be the time from when a packet is input to the data-driven device until the packet is output without being processed by the data-driven device. This time is known. Further, let C be the time interval between packet inputs to the data-driven device. This time C is also known based on the set parameters.

これらの時間a、  b、  cを用いて、データ駆動
型装置におけるプログラムに従う実行時間は、a+b−
cにより求めることができる。
Using these times a, b, and c, the execution time according to the program in a data-driven device is a+b-
It can be determined by c.

また、実行時間が長い場合には、その実行時間はaとみ
なすことができる。
Furthermore, if the execution time is long, the execution time can be regarded as a.

[実施例] 以下、この発明の実施例を図面を参照しながら詳細に説
明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図はこの発明の実行時間測定方法が適用されるデー
タ駆動型装置の開発装置の構成を示すブロック図である
FIG. 1 is a block diagram showing the configuration of a data-driven device development apparatus to which the execution time measuring method of the present invention is applied.

この開発装置は、データ駆動型プロセッサ1、制御コン
ピュータ2、インターフェイス部3およびトレーサ部4
.5からなる。制御コンピュータ2は、制御プログラム
に従ってインターフェイス部3およびトレーサ4,5を
制御するとともに、インターフェイス部3に各種データ
を投入し、かつインターフェイス部3から各種データを
収集する。インターフェイス部3は制御コンピュータ2
からの指令に従って、データ駆動型プロセッサーこプロ
グラムデータをロードし、かつデータパケットを投入す
る。トレーサ部4,5は、タイマおよびトレーサメモリ
を有し、入力されたデータパケットを時間情報とともに
トレーサメモリに記憶する。ここで、時間情報とは、そ
のトレーサ部にデータパケットが入力された時間を表す
情報である。また、トレーサ部4,5は、トレース結果
をインターフェイス部3によりダンプする機能を有する
This development device includes a data-driven processor 1, a control computer 2, an interface section 3, and a tracer section 4.
.. Consists of 5. The control computer 2 controls the interface section 3 and the tracers 4 and 5 according to a control program, inputs various data to the interface section 3, and collects various data from the interface section 3. The interface section 3 is the control computer 2
The data-driven processor loads program data and injects data packets according to instructions from the data-driven processor. The tracer units 4 and 5 have a timer and a tracer memory, and store input data packets together with time information in the tracer memory. Here, the time information is information representing the time when the data packet was input to the tracer section. Further, the tracer units 4 and 5 have a function of dumping trace results using the interface unit 3.

第2図は、第1図のデータ駆動型プロセッサーの構成を
示すブロック図である。また、第3図はそのデータ駆動
型プロセッサーにより処理されるデータパケットのフィ
ールド構成を示す図である。
FIG. 2 is a block diagram showing the configuration of the data-driven processor of FIG. 1. Further, FIG. 3 is a diagram showing the field structure of a data packet processed by the data-driven processor.

第3図に示されるデータパケットは、行先フィールド、
命令フィールドおよびデータフィールドを含む。行先フ
ィールドには行先情報が格納される。この行先情報は、
主としてプロセッサ情報およびノード情報を含む。プロ
セッサ情報はデータ駆動型プロセッサのプロセッサ番号
を表す情報である。ノード情報はデータフロープログラ
ムを読出す際のアドレス指定に用いられる情報である。
The data packet shown in FIG. 3 has a destination field,
Contains instruction and data fields. Destination information is stored in the destination field. This destination information is
Mainly contains processor information and node information. The processor information is information representing the processor number of the data-driven processor. Node information is information used for addressing when reading a data flow program.

命令フィールドには命令情報か格納され、データフィー
ルドにはオペランドデータか格納される。
Instruction information is stored in the instruction field, and operand data is stored in the data field.

第2図において、分岐部11には、第1図のインターフ
ェイス部3からデータパケットが与えられる。そのデー
タパケットの行先フィールドのプロセッサ情報がそのデ
ータ駆動型プロセッサ1に与えられたプロセッサ番号と
一致すれば、そのデータパケットは合流部12を通って
プログラム記憶部1Bに入力される。プロセッサ情報が
そのデータ駆動型プロセッサ1のプロセッサ番号と一致
しない場合には、そのデータパケットは合流部18を通
ってデータ駆動型プロセッサ1から出力される。
In FIG. 2, a data packet is given to the branching section 11 from the interface section 3 of FIG. If the processor information in the destination field of the data packet matches the processor number given to the data-driven processor 1, the data packet is input to the program storage unit 1B through the merging unit 12. If the processor information does not match the processor number of the data-driven processor 1, the data packet is output from the data-driven processor 1 through the confluence section 18.

プログラム記憶部13には、第4図に示すように、複数
組の行先情報および命令情報から八るデータフロープロ
グラムが記憶されている。プログラム記憶部13は、入
力されたデータパケットの行先フィールドのノード情報
に基づくアドレス指定によって、データフロープログラ
ムから行先情報および命令情報を読出し、それらの情報
をブタパケットの行先フィールドおよび命令フィールド
にそれぞれ格納し、そのデータパケットを出力する。
As shown in FIG. 4, the program storage unit 13 stores a data flow program consisting of multiple sets of destination information and command information. The program storage unit 13 reads destination information and instruction information from the data flow program by addressing based on the node information in the destination field of the input data packet, and stores the information in the destination field and instruction field of the pig packet, respectively. and outputs the data packet.

対データ検出部14は、プログラム記憶部13から出力
されるデータパケットの待合せを行なう。
The data pair detection unit 14 waits for data packets output from the program storage unit 13.

すなわち、対データ検出部14は、同じ行先情報を有す
る2つのデータパケットを検出し、一方のデータパケッ
トのオペランドデータを他方のブタパケットの所定のデ
ータフィールドに格納し、その他方のデータパケットを
出力する。なお、このとき一方のデータパケットは消滅
する。対データ検出部]4から出力されるデータパケッ
トは、演算処理部15およびI・シーサ部4(第1図)
の両方に分流する。
That is, the paired data detection unit 14 detects two data packets having the same destination information, stores the operand data of one data packet in a predetermined data field of the other pig packet, and outputs the other data packet. do. Note that at this time, one of the data packets disappears. The data packet output from the data detection section] 4 is processed by the arithmetic processing section 15 and the I/Seaser section 4 (Fig. 1).
The flow is divided into both.

演算処理部15は、対データ検出部14から出力される
データパケットの命令情報を解読し、2つのオペランド
データに対してその命令情報により指定された演算処理
を施し、その結果をデータパケットのデータフィールド
に格納し、そのデータパケットを分岐部16に出力する
The arithmetic processing unit 15 decodes the instruction information of the data packet output from the paired data detection unit 14, performs the arithmetic processing specified by the instruction information on the two operand data, and uses the result as the data of the data packet. field and outputs the data packet to the branching unit 16.

分岐部]6は、データパケットの行先情報に基づいてそ
のデータパケットを内部データバッファ部]7または合
流部18に出力する。内部データバッファ部17は、先
着順にデータパケットを合流部12に出力する。合流部
12は、入力されたデータパケットに対して何の処理も
行なわずにそのデータパケットをプログラム記憶部13
に出力する。
The branching unit 6 outputs the data packet to the internal data buffer unit 7 or the merging unit 18 based on the destination information of the data packet. The internal data buffer unit 17 outputs data packets to the merging unit 12 on a first-come, first-served basis. The merging unit 12 transfers the input data packet to the program storage unit 13 without performing any processing on the input data packet.
Output to.

合流部18は、入力されたデータパケットに対して何の
処理も行なわずに、そのデータパケッI・をデータ駆動
型プロセッサーの外部に出力する。
The merging unit 18 outputs the input data packet I to the outside of the data-driven processor without performing any processing on the input data packet.

このように、データパケットがプログラム記憶部13、
対データ検出部14、演算処理部15、分岐部]6、内
部データバッファ部17、合流部12、およびプログラ
ム記憶部13を順に回り続けることにより、プログラム
記憶部13に記憶されたプログラムに基づく処理が進行
する。
In this way, the data packet is stored in the program storage unit 13,
Processing based on the program stored in the program storage section 13 by continuing to sequentially go through the pair data detection section 14, the arithmetic processing section 15, the branching section] 6, the internal data buffer section 17, the merging section 12, and the program storage section 13. progresses.

データ駆動型プロセッサ1の対データ検出部14から外
部に出力されたデータパケットは、第1図のトレーサ部
4に入力される。また、データ駆動型プロセッサーの合
流部18から外部に出力されたデータパケットは、第1
図のトレーサ部5に入力される。
Data packets output from the data pair detection section 14 of the data-driven processor 1 to the outside are input to the tracer section 4 shown in FIG. Furthermore, the data packets output from the merging section 18 of the data-driven processor to the outside are
The signal is input to the tracer section 5 shown in the figure.

次に、この発明の一実施例による実行時間測定方法を説
明する。ここで、実行時間とは、データフロープログラ
ムに従って実行されるべき最初のデータパケットがデー
タ駆動型プロセッサ1に投入されてから、それらのデー
タパケットがデータ駆動型プロセッサ1により処理され
てそのデータ駆動型プロセッサ1から最後にデータパケ
ットが出力されるまでの時間をいう。すなわち、第1図
のインターフェイス部3から最初にデータパケットが出
力されてから、トレーサ部5に最後にデータパケットが
入力されるまでの時間をいう。また、第1図のデータ駆
動型プロセッサ1にはプロセッサ番号0が与えられてい
るものとする。
Next, a method for measuring execution time according to an embodiment of the present invention will be explained. Here, the execution time refers to the time from when the first data packet to be executed according to the data flow program is input to the data-driven processor 1, until those data packets are processed by the data-driven processor 1, and the data-driven This is the time until the last data packet is output from the processor 1. That is, it refers to the time from when a data packet is first output from the interface unit 3 in FIG. 1 until the last data packet is input to the tracer unit 5. Further, it is assumed that the data-driven processor 1 in FIG. 1 is given a processor number 0.

まず、処理されるべきデータパケットがデータ駆動型プ
ロセッサ1に投入される前に、ダミーパケットがインタ
ーフェイス部3からデータ駆動型プロセッサ1に投入さ
れる。このダミーパケットは、処理されるべきデータパ
ケットと同様に、第0 3図に示すフィールド構成を有する。たたし、ダミーパ
ケットの行先フィールドには、プロセッザ情報としてプ
ロセッサ番号FFが格納されている。
First, before a data packet to be processed is input to the data-driven processor 1, a dummy packet is input from the interface section 3 to the data-driven processor 1. This dummy packet, like the data packet to be processed, has the field configuration shown in FIG. However, the destination field of the dummy packet stores the processor number FF as processor information.

このプロセッサ番号FFは、データ駆動型プロセッサ1
を通過して直接I・レーザ部5に入力されることを表し
ている。ダミーパケットの命令フィールドおよびデータ
フィールドに格納される情報は、この実施例の実行時間
測定方法には影響を与えない。したがって、この命令フ
ィールドおよびデータフィールドには、何らかの情報が
格納されていればよい。
This processor number FF is data driven processor 1
This indicates that the signal passes through and is directly input to the I/laser section 5. The information stored in the instruction and data fields of the dummy packet does not affect the execution time measurement method of this embodiment. Therefore, it is sufficient that some information is stored in the command field and the data field.

データ駆動型プロセッサ1にダミーパケットが投入され
た後、一定の時間間隔で、データ駆動型プロセッサ1に
より処理されるべきデータパケットか順次インターフェ
イス部3からデータ駆動型プロセッサ1に投入される。
After the dummy packet is input to the data-driven processor 1, data packets to be processed by the data-driven processor 1 are sequentially input from the interface section 3 to the data-driven processor 1 at regular time intervals.

それらのデータパケットが第2図のデータ駆動型プロセ
ッサ1の各処理部を巡回することにより、プログラムに
従う処理が進行する。
As these data packets circulate through each processing section of the data-driven processor 1 shown in FIG. 2, processing according to the program progresses.

データ駆動型プロセッサ1に投入されたダミー1 パケットは、第2図に示す分岐部1コおよび合流部18
を通って外部に…力され、トレーサ部5に入力される。
The dummy 1 packet input to the data-driven processor 1 is transferred to the branch section 1 and the confluence section 18 shown in FIG.
is applied to the outside through the , and is input to the tracer section 5 .

データ駆動型プロセッサ]の合流部18から順次1旧力
されるデータパケットも、トレーサ部5に入力される。
Data packets that are sequentially inputted from the merging section 18 of the data-driven processor are also inputted to the tracer section 5.

第5図に、l−レーザ部5のトレースメモリの記憶内容
を示す。トレーサ部5にダミーパケットが入力されると
、そのダミーパケットの内容および入力された時間を表
す時間情報がトレースメモリに記憶される。次に、デー
タ駆動型プロセッサ1から1番目に出力されたデータパ
ケットがトレーサ部5に入力されると、その1番目のデ
ータパケットの内容およびその時間情報がトレースメモ
リに記憶される。同様にして、データ駆動型プロセッサ
1から出力されたデータパケッ)・の内容および時間情
報か順次トレースメモリに記憶される。
FIG. 5 shows the contents of the trace memory of the l-laser section 5. When a dummy packet is input to the tracer unit 5, the contents of the dummy packet and time information representing the input time are stored in the trace memory. Next, when the first data packet output from the data-driven processor 1 is input to the tracer section 5, the contents of the first data packet and its time information are stored in the trace memory. Similarly, the contents and time information of the data packets outputted from the data-driven processor 1 are sequentially stored in the trace memory.

ダミーパケットの時間情報をT1とし、最後のデータパ
ケットの時間情報をT2とすると、データ駆動型プロセ
ッサ1からダミーパケットが出力されてから、データ駆
動型プロセッサ1から最後2 のデータパケットが出力されるまでの時間aは次式によ
り求められる。
Assuming that the time information of the dummy packet is T1 and the time information of the last data packet is T2, the data-driven processor 1 outputs the dummy packet, and then the data-driven processor 1 outputs the last two data packets. The time a is calculated by the following formula.

a=T2−Tl           −(])また、
ダミーパケットまたはデータパケットかデータ駆動型プ
ロセッサ1を通過する時間すは、データ駆動型プロセッ
サ1が1つのみの場合は、データパケットまたはダミー
パケットが第2図の分岐部]1および合流部]8を通り
抜ける時間である。この時間は、データ駆動型プロセッ
サ1の構造より既知である。
a=T2-Tl-(]) Also,
The time it takes for a dummy packet or data packet to pass through the data-driven processor 1 is as follows: When there is only one data-driven processor 1, the data packet or dummy packet passes through the branch section [1] and the confluence section]8 in Fig. 2. It's time to go through. This time is known from the structure of the data-driven processor 1.

インターフェイス部3からデータ駆動型プロセッサ1に
投入されるダミーパケットとデータパケットとの投入間
隔の時間Cは、制御コンピュータ2のパラメータ設定に
より既知である。
The time C between the input of a dummy packet and a data packet input from the interface section 3 to the data-driven processor 1 is known from the parameter settings of the control computer 2.

上記の式(1)から求められる時間aおよび既知の時間
すおよび時間Cを用いて、プログラムに従うデータ駆動
型プロセッサ1の処理時間Tを算出することができる。
Using the time a obtained from the above equation (1) and the known times and times C, the processing time T of the data-driven processor 1 according to the program can be calculated.

T=a十b−c          ・・・(2)なお
、実行時間が長い場合には、その実行時間3 は、はぼaと見なすことかできる。
T=a+b-c (2) Note that if the execution time is long, the execution time 3 can be considered to be a.

第6図はマルチプロセッザからなるデータ駆動型装置の
開発装置を示すブロック図である。
FIG. 6 is a block diagram showing a development device for a data-driven device consisting of a multiprocessor.

第6図においては、データ駆動型装置は3つのデータ駆
動型プロセッサ1からなる。それらのデータ駆動型プロ
セッサ1には、順にプロセッサ番号0〜2が与えられて
いる。
In FIG. 6, the data-driven device consists of three data-driven processors 1. These data-driven processors 1 are sequentially given processor numbers 0 to 2.

プロセッサ番号0のデータ駆動型プロセッサ〕の対デー
タ検出部14から出力されるデータパケットは対応する
トレーサ部4に入力され、合流部]8から出力されるデ
ータパケッI・はプロセッサ番号1のデータ駆動型プロ
セッサ1の分岐部]1こ入力される。また、同様に、プ
ロセッサ番号]のデータ駆動型プロセッサ1−の対デー
タ検出部14から出力されるデータパケットは対応する
トレーサ部4に入力され、合流部18から出力されるデ
ータパケットはプロセッサ番号2のデータ駆動型プロセ
ッサ1の分岐部1]に入力される。プロセッサ番号2の
データ駆動型プロセッサ1の対データ検出部14から出
力されるデータパケットは4 対応するトシーザ部4に入力され、合流部]8から出力
されるデータパケットはトレーサ部5に入力される。
The data packets output from the paired data detection unit 14 of the data-driven processor with processor number 0 are input to the corresponding tracer unit 4, and the data packets I output from the merging unit]8 are data-driven with processor number 1. Branch section of type processor 1] 1 is input. Similarly, data packets output from the paired data detection unit 14 of the data-driven processor 1- with processor number 1- are input to the corresponding tracer unit 4, and data packets output from the merging unit 18 are output from the processor number 2-. branch unit 1 of the data-driven processor 1]. Data packets output from the paired data detection unit 14 of the data-driven processor 1 with processor number 2 are input to the corresponding tracer unit 4, and data packets output from the merging unit]8 are input to the tracer unit 5. .

ダミーパケットの行先フィールドにはプロセッサ情報と
してプロセッサ番号FFが格納されている。したがって
、最初にインターフェイス部3から投入されるダミーパ
ケットは、プロセッサ番号Oのデータ駆動型プロセッサ
1の分岐部11および合流部18を通過し、プロセッサ
番号1のデータ駆動型プロセッサ1の分岐部11および
合流部18を通過し、プロセッサ番号2のデータ駆動型
プロセッサ1の分岐部11および合流部]8を通過し、
そのままトレーサ5に人力される。
A processor number FF is stored in the destination field of the dummy packet as processor information. Therefore, the dummy packet input from the interface section 3 first passes through the branching section 11 and merging section 18 of the data-driven processor 1 with processor number O, and passes through the branching section 11 and merging section 18 of the data-driven processor 1 with processor number 1. passes through the confluence section 18, passes through the branch section 11 of the data-driven processor 1 of processor number 2 and the confluence section]8,
Tracer 5 is used as it is.

第6図の3つのデータ駆動型プロセッサ1からなるデー
タ駆動型装置においてプログラムに従う実行時間を測定
する場合には、第1図の開発装置の場合と同様に、式(
2)から実行時間Tを求めることができる。ただし、ダ
ミーパケットまたはデータパケットがデータ駆動型プロ
セッサ1を通り抜ける時間すは、1つのデータ駆動型プ
ロセラ5 す1を通り抜ける時間の3倍の時間となる。データ駆動
型装置がN個接続されている場合には、時間すは1つの
データ駆動型プロセッサ1を通り抜ける時間のN倍にな
る。
When measuring the execution time according to a program in a data-driven device consisting of three data-driven processors 1 shown in FIG. 6, as in the case of the development device shown in FIG.
The execution time T can be determined from 2). However, the time for a dummy packet or data packet to pass through the data-driven processor 1 is three times the time for it to pass through one data-driven processor 51. If N data-driven devices are connected, the time is N times the time to pass through one data-driven processor 1.

このように、上記の実施例による実行時間測定方法によ
れば、プロセッサ情報としてプロセ、yす番号FFを有
するダミーパケットを処理されるべきデータパケットの
投入前に投入するだけで、容易にデータ駆動型装置のプ
ログラムに従う処理の実行時間を測定することができる
As described above, according to the execution time measuring method according to the above embodiment, data driving can be easily performed by simply inputting a dummy packet having the process number FF as processor information before inputting the data packet to be processed. It is possible to measure the execution time of processing according to the program of the molding device.

[発明の効果] 以上のようにこの発明によれば、データ駆動型装置の構
成を変更することなく、プログラムに従うデータ駆動型
装置の実行時間を簡単に測定することができる。したか
って、プログラムの評価を容易に行なうことができる。
[Effects of the Invention] As described above, according to the present invention, the execution time of a data-driven device according to a program can be easily measured without changing the configuration of the data-driven device. Therefore, the program can be easily evaluated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明が適用されるデータ駆動型装置の開発
装置の構成の一例を示すブロック図である。第2図はデ
ータ駆動型プロセッサの構成を示6 すブロック図である。第3図はデータ駆動型プロセッサ
により処理されるデータパケットのフィルド構成を示す
図である。第4図はデータ駆動型プロセッサのプログラ
ム記憶部に記憶されるデータフロープログラムを示す図
である。第5図はトレーサ部の記憶内容の一例を示す図
である。第6図はマルチプロセッサからなるデータ駆動
型装置の開発装置の構成を示すブロック図である。 図において、]はデータ駆動型プロセッサ、2は制御コ
ンピュータ、3はインターフェイス部、4.5はトレー
サ部を示す。
FIG. 1 is a block diagram showing an example of the configuration of a data-driven device development apparatus to which the present invention is applied. FIG. 2 is a block diagram showing the configuration of a data-driven processor. FIG. 3 is a diagram showing a field structure of a data packet processed by a data-driven processor. FIG. 4 is a diagram showing a data flow program stored in the program storage section of the data-driven processor. FIG. 5 is a diagram showing an example of the contents stored in the tracer section. FIG. 6 is a block diagram showing the configuration of a data-driven device development device comprising a multiprocessor. In the figure, ] indicates a data-driven processor, 2 a control computer, 3 an interface section, and 4.5 a tracer section.

Claims (1)

【特許請求の範囲】 データ駆動型装置におけるプログラムに従う処理の実行
時間を測定する方法であって、 処理されずに前記データ駆動型装置を通過するダミーパ
ケットをそのデータ駆動型装置に投入した後、 前記プログラムに従って処理されるパケットを前記デー
タ駆動型装置に順次投入し、 前記ダミーパケットが前記データ駆動型装置から出力さ
れた時間および前記データ駆動型装置により処理された
パケットがそのデータ駆動型装置から最後に出力された
時間に基づいて、前記実行時間を算出する、データ駆動
型装置の実行時間測定方法。
[Claims] A method for measuring the execution time of processing according to a program in a data-driven device, the method comprising: injecting into the data-driven device a dummy packet that passes through the data-driven device without being processed; Packets to be processed according to the program are sequentially inputted to the data-driven device, and the time when the dummy packet is output from the data-driven device and the packet processed by the data-driven device is output from the data-driven device. An execution time measuring method for a data-driven device, the execution time being calculated based on the last output time.
JP2083181A 1990-03-29 1990-03-29 Measuring method of executing time of data driving processor Pending JPH03282641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2083181A JPH03282641A (en) 1990-03-29 1990-03-29 Measuring method of executing time of data driving processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2083181A JPH03282641A (en) 1990-03-29 1990-03-29 Measuring method of executing time of data driving processor

Publications (1)

Publication Number Publication Date
JPH03282641A true JPH03282641A (en) 1991-12-12

Family

ID=13795136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2083181A Pending JPH03282641A (en) 1990-03-29 1990-03-29 Measuring method of executing time of data driving processor

Country Status (1)

Country Link
JP (1) JPH03282641A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2550619A (en) * 2016-05-26 2017-11-29 Ig Knowhow Ltd A control system for controlling the operation of a data processing unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2550619A (en) * 2016-05-26 2017-11-29 Ig Knowhow Ltd A control system for controlling the operation of a data processing unit
GB2550619B (en) * 2016-05-26 2018-05-23 Ig Knowhow Ltd A control system for controlling the operation of a data processing unit

Similar Documents

Publication Publication Date Title
JPS5886648A (en) Tracing device
JPS59154564A (en) Programmable controller
JPS62502997A (en) Compilers used to evaluate Boolean or similar expressions, and computers that run compiled programs.
JPH03282641A (en) Measuring method of executing time of data driving processor
JP2793357B2 (en) Parallel processing unit
JP2760228B2 (en) Microprocessor with built-in cache memory and its trace analyzer
JPS58195255A (en) Data processing device
JPH02126345A (en) Information processor
JPS582975A (en) Controlling system for vector data processing device
JPS6388640A (en) Micro-instruction controller
JPH0687223B2 (en) Processing time monitoring method
JPH02281341A (en) Write data confirming method for debugging
JPS63311569A (en) Coprocessor calculation unit
JPH0343865A (en) Vector data processor
JPS61240341A (en) Microprogram controller
JPH0243639A (en) Covering rate measuring instrument
JPS62109140A (en) Tracing circuit for program processor
JPH07295832A (en) Computer simulator
JPS5971542A (en) Arithmetic processor
JPS62143143A (en) Branch trace control system
JPH03194625A (en) Address tracing system for information processor
JPH0214333A (en) Debug device for data flow program
JPH0287228A (en) Microprogram control system
JPS6111857A (en) Program module display device
JPH0241522A (en) Function arithmetic processor