JPH03282830A - 回路試験方式 - Google Patents
回路試験方式Info
- Publication number
- JPH03282830A JPH03282830A JP2084173A JP8417390A JPH03282830A JP H03282830 A JPH03282830 A JP H03282830A JP 2084173 A JP2084173 A JP 2084173A JP 8417390 A JP8417390 A JP 8417390A JP H03282830 A JPH03282830 A JP H03282830A
- Authority
- JP
- Japan
- Prior art keywords
- test
- firmware
- circuit
- online
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 60
- 238000012545 processing Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は上位装置よりオンラインファームウェアにコマ
ンド起動させることにより動作する回路を試験する回路
試験方式に関する。
ンド起動させることにより動作する回路を試験する回路
試験方式に関する。
従来、第３図に示すような構成の被試験回路２０におい
て、マイクロプロセッサ部２１の全動作はプロセッサバ
ス２２を介したリードオンメモリ部２３に格納されてい
るオンラインファームウェアのプログラムにより行なわ
れる。このオンラインファームウェアの構成を第４図に
示す。被試験回路２０のいずれかの部分を試験する場合
、オンラインファームウェアを使用して行なう。たとえ
ば、被試験回路２０のランダムアクセスメモリ部２４に
格納されている情報をダイレクトメモリアクセス部２５
を介して入出力装置３０に出力する機能試験を実施する
とき、被試験回路２０の電源投入直後にオンラインファ
ームウェアはコマンドを起動を検出することになる（第
４図中、４０）。
て、マイクロプロセッサ部２１の全動作はプロセッサバ
ス２２を介したリードオンメモリ部２３に格納されてい
るオンラインファームウェアのプログラムにより行なわ
れる。このオンラインファームウェアの構成を第４図に
示す。被試験回路２０のいずれかの部分を試験する場合
、オンラインファームウェアを使用して行なう。たとえ
ば、被試験回路２０のランダムアクセスメモリ部２４に
格納されている情報をダイレクトメモリアクセス部２５
を介して入出力装置３０に出力する機能試験を実施する
とき、被試験回路２０の電源投入直後にオンラインファ
ームウェアはコマンドを起動を検出することになる（第
４図中、４０）。
つまり、上位装置１０は制御インタフェース部２９を介
してダイレクトメモリアクセス部２５および入出力装置
制御部２６にコマンド起動を行なう。
してダイレクトメモリアクセス部２５および入出力装置
制御部２６にコマンド起動を行なう。
それぞれのコマンド起動ごとにコマンド解析（第４図中
、４１）およびコマンド処理（第４図中。
、４１）およびコマンド処理（第４図中。
４２）が実施される。試験者は入出力装置３０の出力結
果の確認および上位装置１０よりランダムアクセスメモ
リ部２４に格納されている状態表示情報等を読み取るこ
とにより、ダイレクトメモリアクセス部２５および入出
力装置制御部２６の機能試験を実施する。同様に、被試
験回路２０のタイミグ部２７および走査部２８等の所望
の回路の試験を実施できる。
果の確認および上位装置１０よりランダムアクセスメモ
リ部２４に格納されている状態表示情報等を読み取るこ
とにより、ダイレクトメモリアクセス部２５および入出
力装置制御部２６の機能試験を実施する。同様に、被試
験回路２０のタイミグ部２７および走査部２８等の所望
の回路の試験を実施できる。
上述した従来の試験方式は、ハードウェアである被試験
回路の試験において、オンラインファームウェアを全面
的に使用するため、（１）オンラインファームウェアが
完全に動作保障された後に試験を実施する、また（２）
オンラインファームウェアのデバッグと同時に被試験回
路の試験を実施する必要がある。
回路の試験において、オンラインファームウェアを全面
的に使用するため、（１）オンラインファームウェアが
完全に動作保障された後に試験を実施する、また（２）
オンラインファームウェアのデバッグと同時に被試験回
路の試験を実施する必要がある。
したがって、（１）の場合にはハードウェアの試験はオ
ンラインファームウェアのデバッグ完了を待たなければ
ならず、試験時期が遅くなる。また、（２）の場合には
オンラインファームウェアの処理内容とハードウェアの
試験の両知識を持った試験者又は別々の知識を持った者
同志で試験を実施する必要がある。
ンラインファームウェアのデバッグ完了を待たなければ
ならず、試験時期が遅くなる。また、（２）の場合には
オンラインファームウェアの処理内容とハードウェアの
試験の両知識を持った試験者又は別々の知識を持った者
同志で試験を実施する必要がある。
本発明の回路試験方式はリードオンリメモリの空エリア
に試験用ファームウェアを組み込み、上位装置からのコ
マンドによりオンラインファームウェアから前記試験用
ファームウェアに制御を移し、前記上位装置から試験用
コマンドを送出して被試験回路の試験を実施する。
に試験用ファームウェアを組み込み、上位装置からのコ
マンドによりオンラインファームウェアから前記試験用
ファームウェアに制御を移し、前記上位装置から試験用
コマンドを送出して被試験回路の試験を実施する。
次に、本発明について図面を参照して説明する。
第１図は試験用ファームウェアの組み込み状態を説明す
る図である。試験用ファームウェア１はメモリアドレス
空間２のリードオンリメモリ領域３上のオンラインファ
ームウェアエリア４以外の空エリア５に組み込む。
る図である。試験用ファームウェア１はメモリアドレス
空間２のリードオンリメモリ領域３上のオンラインファ
ームウェアエリア４以外の空エリア５に組み込む。
続いて、第２図を参照して組み込まれた試験用ファーム
ウェアの起動方法について述べる。起動方法にはソフト
ウェア指示によるものとハードウェアによるものとがあ
る。第２図（Ａ）はソフトウェア指示による起動方法で
ある。これは上位装置から試験用ファームウェアへの移
行指示をすることにより、コマンド解析結果後にソフト
ウェア制御が移るものである。第２図（Ｂ）はハードウ
ェア指示による起動方法である。これは回路設計時点か
ら起動回路を持つもので電源投入直後に試験用ファーム
ウェア起動端子の読み込みが行なわれ、その結果により
試験用ファームウェアにソフトウェア制御が移るもので
ある。前述の起動方法に関係なく試験用ファームウェア
の処理は同一であり、第２図（Ｃ）にその構成を示す、
オンラインファームウェアと基本は同じであるが、コマ
ンド解析およびコマンド処理が必要最小限であるため、
（１）オンラインファームウェアより容量が少ない、（
２）試験用ファームウェアよめ作成が簡単でありそのデ
バッグ時間も少ない、また（３）コマンド処理が単純で
あり誰でも扱うことが可能となる。上記試験用ファーム
ウェアを使用した回路試験に際しては試験用ファームウ
ェアへの起動までデバッグが完了しているオンラインフ
ァームウェアの空エリアに試験用ファームウェアの組み
込みを行なう。その後、試験用ファームウェアを起動す
ることにより、被試験回路中の所望とする回路を試験用
コマンドでアクセスし試験を実施する。この時、オンラ
イフアームウェアの残りの部分の作成又はデバッグも可
能である。
ウェアの起動方法について述べる。起動方法にはソフト
ウェア指示によるものとハードウェアによるものとがあ
る。第２図（Ａ）はソフトウェア指示による起動方法で
ある。これは上位装置から試験用ファームウェアへの移
行指示をすることにより、コマンド解析結果後にソフト
ウェア制御が移るものである。第２図（Ｂ）はハードウ
ェア指示による起動方法である。これは回路設計時点か
ら起動回路を持つもので電源投入直後に試験用ファーム
ウェア起動端子の読み込みが行なわれ、その結果により
試験用ファームウェアにソフトウェア制御が移るもので
ある。前述の起動方法に関係なく試験用ファームウェア
の処理は同一であり、第２図（Ｃ）にその構成を示す、
オンラインファームウェアと基本は同じであるが、コマ
ンド解析およびコマンド処理が必要最小限であるため、
（１）オンラインファームウェアより容量が少ない、（
２）試験用ファームウェアよめ作成が簡単でありそのデ
バッグ時間も少ない、また（３）コマンド処理が単純で
あり誰でも扱うことが可能となる。上記試験用ファーム
ウェアを使用した回路試験に際しては試験用ファームウ
ェアへの起動までデバッグが完了しているオンラインフ
ァームウェアの空エリアに試験用ファームウェアの組み
込みを行なう。その後、試験用ファームウェアを起動す
ることにより、被試験回路中の所望とする回路を試験用
コマンドでアクセスし試験を実施する。この時、オンラ
イフアームウェアの残りの部分の作成又はデバッグも可
能である。
以上説明したように本発明によれば、（１）オンライン
ファームウェアの全デバッグを終了する前に被試験回路
の試験を行なうことができる、（２）オンラインファー
ムウェアのコマンド処理部のデバッグと被試験回路の試
験を平行して行なうことも可能である、（３）回路試験
者はオンラインファームウェアを理解する必要が無いた
め障害探索も容易となる、（４）回路設計（ハードウェ
ア）後でも変更処理することなく試験用ファームウェア
を起動することが可能である、また（５）試験用ファー
ムウェアはオンラインファームエリア以外に格納されて
おり通常の動作（回路試験以外の動作）時には起動され
ることが無いため影響を及ぼさない。
ファームウェアの全デバッグを終了する前に被試験回路
の試験を行なうことができる、（２）オンラインファー
ムウェアのコマンド処理部のデバッグと被試験回路の試
験を平行して行なうことも可能である、（３）回路試験
者はオンラインファームウェアを理解する必要が無いた
め障害探索も容易となる、（４）回路設計（ハードウェ
ア）後でも変更処理することなく試験用ファームウェア
を起動することが可能である、また（５）試験用ファー
ムウェアはオンラインファームエリア以外に格納されて
おり通常の動作（回路試験以外の動作）時には起動され
ることが無いため影響を及ぼさない。
この結果、効率の良い回路試験を行なうことができる。
第１図、第２図（＾）、第２図（Ｂ）および第２図（Ｃ
）は本発明の一実施例を説明するための図、第３図およ
び第４図は被試験回路およびオンラインファームウェア
の構成を示す図である。
）は本発明の一実施例を説明するための図、第３図およ
び第４図は被試験回路およびオンラインファームウェア
の構成を示す図である。
Claims (1)
- リードオンリメモリの空エリアに試験用ファームウェア
を組み込み、上位装置からのコマンドによりオンライン
ファームウェアから前記試験用ファームウェアに制御を
移し、前記上位装置から試験用コマンドを送出して被試
験回路の試験を実施することを特徴とする回路試験方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084173A JPH03282830A (ja) | 1990-03-30 | 1990-03-30 | 回路試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084173A JPH03282830A (ja) | 1990-03-30 | 1990-03-30 | 回路試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03282830A true JPH03282830A (ja) | 1991-12-13 |
Family
ID=13823102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084173A Pending JPH03282830A (ja) | 1990-03-30 | 1990-03-30 | 回路試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03282830A (ja) |
-
1990
- 1990-03-30 JP JP2084173A patent/JPH03282830A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006127553A (ja) | プログラムのテスト及びデバッギングが容易な中央処理装置 | |
| US10970191B2 (en) | Semiconductor device and debug method | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| JPH02201550A (ja) | 被テストユニットの検証のための方法および装置 | |
| JP2003122594A (ja) | 半導体装置および評価装置 | |
| JPS61221837A (ja) | コンピユ−タの検査方法 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS61188637A (ja) | インサ−キツトエミユレ−タ | |
| JPH02244232A (ja) | 情報処理装置 | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPS6339050A (ja) | アドレスバス試験回路 | |
| JPH0644096A (ja) | インサーキット・エミュレータ | |
| JPH0573347A (ja) | エミユレーシヨン装置 | |
| JPH02293948A (ja) | マイクロコンピュータｌｓｉ | |
| JPS6123263A (ja) | 試験方式 | |
| JPS60171546A (ja) | 入出力装置デバグ方式 | |
| JPH1040125A (ja) | マイクロコンピュータ | |
| JPH05113906A (ja) | デバツグ支援装置 | |
| JPH05173829A (ja) | エラー発生方法 | |
| JPH1069306A (ja) | Ｉｃ試験装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH047753A (ja) | ソフトウェア開発支援装置 | |
| JPH03292539A (ja) | Ｍｐｕ搭載プリント板の障害試験方式 | |
| JPS6167146A (ja) | 擬似障害発生方式 |