JPH03283906A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH03283906A JPH03283906A JP8426290A JP8426290A JPH03283906A JP H03283906 A JPH03283906 A JP H03283906A JP 8426290 A JP8426290 A JP 8426290A JP 8426290 A JP8426290 A JP 8426290A JP H03283906 A JPH03283906 A JP H03283906A
- Authority
- JP
- Japan
- Prior art keywords
- sign
- circuit
- circuits
- conversion
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 35
- 238000001914 filtration Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Complex Calculations (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号処理回路に関し、特にディジタル型直交変
調回路を用いた周波数変換回路に関する。
調回路を用いた周波数変換回路に関する。
［従来の技術］
第３図に従来の周波数変換回路を示す。同図において、
入力信号は２つに分岐され、それぞれ乗算回路２１．２
２に入力される。そして、この乗算回路２１．２２にお
いて局部発振回路２３からの局部発振信号と乗算され、
かつその出力信号をそれぞれ低域通過フィルタ２４．２
５でろ波することにより、実数成分Ｒ１虚数成分Ｉを出
力している。
入力信号は２つに分岐され、それぞれ乗算回路２１．２
２に入力される。そして、この乗算回路２１．２２にお
いて局部発振回路２３からの局部発振信号と乗算され、
かつその出力信号をそれぞれ低域通過フィルタ２４．２
５でろ波することにより、実数成分Ｒ１虚数成分Ｉを出
力している。
ここで、入力信号を、
Ａ ｓｉｎ （（１１１を士φ） −（１）とし
、局部発振周波数をＣ２とすると、実数成分Ｒは、入力
信号に局部発振信号ｃｏｓω２ｔを乗算回路２１におい
て乗算して、 Ｒ＝Ａ ｓｉｎ （ａｚ ｔ＋φ） Ｘ Ｃ０５（ｚ
１２ ｔ＝Ａ／ ２ Ｘ （ｓｉｎ （ω、 ｔ ＋
（ＬｌＺ ｔ＋φ）＋ ｓｉｎ （ω、を一ω２ ｔ＋
φ）〕・・・（２）となる。
、局部発振周波数をＣ２とすると、実数成分Ｒは、入力
信号に局部発振信号ｃｏｓω２ｔを乗算回路２１におい
て乗算して、 Ｒ＝Ａ ｓｉｎ （ａｚ ｔ＋φ） Ｘ Ｃ０５（ｚ
１２ ｔ＝Ａ／ ２ Ｘ （ｓｉｎ （ω、 ｔ ＋
（ＬｌＺ ｔ＋φ）＋ ｓｉｎ （ω、を一ω２ ｔ＋
φ）〕・・・（２）となる。
ここで、低域波通過フィルタ２４により、（ω１−ω２
）の周波数成分のみを取り出すと、（３）式となる。
）の周波数成分のみを取り出すと、（３）式となる。
Ｒ＝Ａ／ ２ Ｘ ｓｉｎ （（（１）Ｉ ｏＤｚ
） を十φ〕・・・（３） 一方、虚数成分Ｉは、入力信号に局部発振信号ｓｉｎω
ｉｔを乗算回路２２において乗算して、１ ＝Ａ ｓｉ
ｎ （ω＋ を十φ） Ｘ ｓｉｎωｚ ｔ＝Ａ／２
Ｘ’ Ｃｃｏｓ （ω＋ を千ωｚ ｔ＋φ）十ｃｏｓ
（ωＩｔ−ωｚｔ＋φ）〕 ・・・（４） となる。
） を十φ〕・・・（３） 一方、虚数成分Ｉは、入力信号に局部発振信号ｓｉｎω
ｉｔを乗算回路２２において乗算して、１ ＝Ａ ｓｉ
ｎ （ω＋ を十φ） Ｘ ｓｉｎωｚ ｔ＝Ａ／２
Ｘ’ Ｃｃｏｓ （ω＋ を千ωｚ ｔ＋φ）十ｃｏｓ
（ωＩｔ−ωｚｔ＋φ）〕 ・・・（４） となる。
ここで、低域通過フィルタ２５により、（ω、〜ω２）
の周波数成分のみを取り出すと、（５）式になる。
の周波数成分のみを取り出すと、（５）式になる。
１ ＝Ａ／ ２ Ｘ ｃｏｓ （（ω、−ωｔ）ｔ＋φ
〕・・・（３） （３）及び（５）式の結果から、 入力信号Ａ ｓｉｎ （ω、ｔ＋φ）は位相成分φを残
したまま周波数ω１−ω２に変換される。
〕・・・（３） （３）及び（５）式の結果から、 入力信号Ａ ｓｉｎ （ω、ｔ＋φ）は位相成分φを残
したまま周波数ω１−ω２に変換される。
従来の周波数変換回路では、入力信号と局部発振信号と
の乗算を行う乗算回路２１．２２と低域通過フィルタ２
４．２５が必要とされるため、回路が複雑で大型化する
という問題がある。また、局部発振回路２３は、前記（
２）及び（４）式を算出するために、正確に９０”位相
の異なる局発信号、すなわちｃｏｓω、ｔ、ｓｉｎω２
ｔを発振させる必要があるため、回路構成が複雑になる
という問題がある。
の乗算を行う乗算回路２１．２２と低域通過フィルタ２
４．２５が必要とされるため、回路が複雑で大型化する
という問題がある。また、局部発振回路２３は、前記（
２）及び（４）式を算出するために、正確に９０”位相
の異なる局発信号、すなわちｃｏｓω、ｔ、ｓｉｎω２
ｔを発振させる必要があるため、回路構成が複雑になる
という問題がある。
本発明の目的は、回路構成の簡略化を図った周波数変換
回路を提供することにある。
回路を提供することにある。
本発明の周波数変換回路は、入力信号をＡ／Ｄ変換する
Ａ／Ｄ変換回路と、このＡ／Ｄ変換回路から出力される
信号をそれぞれ交互に符号反転させる２つの符号反転回
路と、これら２つの符号反転回路を制御する符号反転制
御回路と、各符号反転回路から出力される信号をそれぞ
れ低域ろ波する２つの低域通過フィルタと、Ａ／Ｄ変換
回路の動作を少なくとも符号反転回路の動作タイミング
に適応させるタイミング切替手段とを備えている。
Ａ／Ｄ変換回路と、このＡ／Ｄ変換回路から出力される
信号をそれぞれ交互に符号反転させる２つの符号反転回
路と、これら２つの符号反転回路を制御する符号反転制
御回路と、各符号反転回路から出力される信号をそれぞ
れ低域ろ波する２つの低域通過フィルタと、Ａ／Ｄ変換
回路の動作を少なくとも符号反転回路の動作タイミング
に適応させるタイミング切替手段とを備えている。
この場合、１つの例として、Ａ／Ｄ変換回路を２つ設け
、分岐された入力信号をこれらＡ／Ｄ変換回路によって
交互にＡ／Ｄ変換し、それぞれの出力を対応する符号反
転回路で符号反転させている。
、分岐された入力信号をこれらＡ／Ｄ変換回路によって
交互にＡ／Ｄ変換し、それぞれの出力を対応する符号反
転回路で符号反転させている。
本発明によれば、２つの符号反転回路を所要のタイミン
グで交互に符号反転処理することで、該タイミングに対
応する周波数で、しかも互いに直交状態とされた２つの
信号を出力することが可能となる。
グで交互に符号反転処理することで、該タイミングに対
応する周波数で、しかも互いに直交状態とされた２つの
信号を出力することが可能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック構成図である。図
において、Ａ／Ｄ変換回路１．２はそれぞれ入力信号を
アナログ信号からディジタル信号に変換する回路であり
、その変換動作はクロック信号ＣＩまたはＣ２のタイミ
ングに同期して行われる。これらクロック信号Ｃ，，Ｃ
，は元となるクロック信号Ｃ０をクロック切替回路８に
よって交互に切り替えることで得ることができる。
において、Ａ／Ｄ変換回路１．２はそれぞれ入力信号を
アナログ信号からディジタル信号に変換する回路であり
、その変換動作はクロック信号ＣＩまたはＣ２のタイミ
ングに同期して行われる。これらクロック信号Ｃ，，Ｃ
，は元となるクロック信号Ｃ０をクロック切替回路８に
よって交互に切り替えることで得ることができる。
符号反転回路３．４は前記Ａ／Ｄ変換回路１゜２から出
力される信号を符号反転制御回路７の制御信号によって
正転出力（信号をそのまま出力）。
力される信号を符号反転制御回路７の制御信号によって
正転出力（信号をそのまま出力）。
０出力（信号に関係なく０を出力）、符号反転出力（信
号を符号反転して出力）に変換して出力する。符号反転
制御回路７を制御するための信号は前記クロック信号Ｃ
０のタイミングと同期して発生され、この符号反転制御
回路７からは＋１，０２−１のいずれかを出力する。
号を符号反転して出力）に変換して出力する。符号反転
制御回路７を制御するための信号は前記クロック信号Ｃ
０のタイミングと同期して発生され、この符号反転制御
回路７からは＋１，０２−１のいずれかを出力する。
低域通過フィルタ５，６は前記符号反転回路３゜４の出
力信号のうち、低周波域の信号を通過させる。これら低
域通過フィルタ５．６の処理タイミングはクロック信号
Ｃ０のタイミングと同期して行われる。
力信号のうち、低周波域の信号を通過させる。これら低
域通過フィルタ５．６の処理タイミングはクロック信号
Ｃ０のタイミングと同期して行われる。
次に動作を説明する。
第２図は本発明の直交変調回路の各部の波形の説明図で
ある。同図（ｆ）、（ｇ）に示すクロック信号Ｃ，，Ｃ
，により、Ａ／Ｄ変換回路１，２はそれぞれ同図（ａ）
の入力信号をＡ／Ｄ変換し、同図（ｂ）、（ｃ）の信号
を出力する。そして、符号反転回路３，４では、この出
力される信号を符号反転し、同図（ｄ）、（ｅ）の信号
を出力する。この信号は低域通過フィルタ５，６により
、周波数変換された直交信号として出力される。
ある。同図（ｆ）、（ｇ）に示すクロック信号Ｃ，，Ｃ
，により、Ａ／Ｄ変換回路１，２はそれぞれ同図（ａ）
の入力信号をＡ／Ｄ変換し、同図（ｂ）、（ｃ）の信号
を出力する。そして、符号反転回路３，４では、この出
力される信号を符号反転し、同図（ｄ）、（ｅ）の信号
を出力する。この信号は低域通過フィルタ５，６により
、周波数変換された直交信号として出力される。
ここで、前記符号反転回路３．４では、符号反転制御回
路７からの出力によって符号反転を行うが、符号反転制
御回路７の動作タイミングをとるクロック信号Ｃ０は局
部発振周波数の４倍に設定している。即ち、第１表に示
すように、クロック信号Ｃ０のタイミングを局部発振周
波数ｆの４倍とすることにより、符号反転回路３，４に
出力する信号は＋１．０．−１の３通りとなる。また、
絶対値は１であるから、符号反転のみとし、１回置きに
０を出力すればよい。このようなタイミングで制御信号
を出力することにより、各符号反転回路３．４からは、
第２図（ｄ）、 （ｅ）のように、実数成分と虚数成
分が直交状態で出力されることになる。
路７からの出力によって符号反転を行うが、符号反転制
御回路７の動作タイミングをとるクロック信号Ｃ０は局
部発振周波数の４倍に設定している。即ち、第１表に示
すように、クロック信号Ｃ０のタイミングを局部発振周
波数ｆの４倍とすることにより、符号反転回路３，４に
出力する信号は＋１．０．−１の３通りとなる。また、
絶対値は１であるから、符号反転のみとし、１回置きに
０を出力すればよい。このようなタイミングで制御信号
を出力することにより、各符号反転回路３．４からは、
第２図（ｄ）、 （ｅ）のように、実数成分と虚数成
分が直交状態で出力されることになる。
また、クロック信号Ｃ，，Ｃ２の周波数は局部発振周波
数の２倍でよい。この理由はＡ／Ｄ変換のタイミングは
符号反転回路の正転、または反転出力時のみで良く、Ｏ
出力のときはＡ／Ｄ変換をする必要がないためである。
数の２倍でよい。この理由はＡ／Ｄ変換のタイミングは
符号反転回路の正転、または反転出力時のみで良く、Ｏ
出力のときはＡ／Ｄ変換をする必要がないためである。
ここで、クロック信号或いは局部発振周波数を変化させ
て、各回路を駆動するタイミング周波数を変えれば、低
域通過フィルタも含め、同一回路構成で周波数選定の自
在な周波数変換回路を構成することができる。
て、各回路を駆動するタイミング周波数を変えれば、低
域通過フィルタも含め、同一回路構成で周波数選定の自
在な周波数変換回路を構成することができる。
また、１つのＡ／Ｄ変換回路をクロック信号Ｃにより制
御しても本発明と同一の効果を得ることができる。なお
、前記実施例のように、２つのＡ／Ｄ変換回路３．４を
使用する場合には、各Ａ／Ｄ変換回路には低速動作型の
Ａ／Ｄ変換回路を使用することができる。
御しても本発明と同一の効果を得ることができる。なお
、前記実施例のように、２つのＡ／Ｄ変換回路３．４を
使用する場合には、各Ａ／Ｄ変換回路には低速動作型の
Ａ／Ｄ変換回路を使用することができる。
〔発明の効果］
以上説明したように本発明は、Ａ／Ｄ変換された入力信
号を２つの符号反転回路において所要のタイミングでし
かも交互に符号反転させることで周波数変換が実現でき
、しかも乗算回路や特殊な局部発振回路が不要であるた
め、回路構成の簡略化を実現することができる効果があ
る。
号を２つの符号反転回路において所要のタイミングでし
かも交互に符号反転させることで周波数変換が実現でき
、しかも乗算回路や特殊な局部発振回路が不要であるた
め、回路構成の簡略化を実現することができる効果があ
る。
第１図は本発明の一実施例のブロック構成図、第２図（
ａ）乃至（ｇ）は第１図の動作を説明するための各部の
波形図、第３図は従来の周波数変換回路のブロック構成
図である。 １．２・’ Ａ ／ Ｄ変換回路、３．４・・・符号反
転回路、５．６・・・低域通過フィルタ、７・・・符号
反転制御回路、８・・・クロック切替回路、２１．２２
・・・乗算回路、 ２３・・・局部発振回路、 ２４゜ ２５・・・低域通過 フィルタ、 ０ ２ ・・・クロック信号。 第 ■ 図 （９） ２０・／フＣ２ 第２ 図
ａ）乃至（ｇ）は第１図の動作を説明するための各部の
波形図、第３図は従来の周波数変換回路のブロック構成
図である。 １．２・’ Ａ ／ Ｄ変換回路、３．４・・・符号反
転回路、５．６・・・低域通過フィルタ、７・・・符号
反転制御回路、８・・・クロック切替回路、２１．２２
・・・乗算回路、 ２３・・・局部発振回路、 ２４゜ ２５・・・低域通過 フィルタ、 ０ ２ ・・・クロック信号。 第 ■ 図 （９） ２０・／フＣ２ 第２ 図
Claims (1)
- 【特許請求の範囲】 １、入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、この
Ａ／Ｄ変換回路から出力される信号をそれぞれ交互に符
号反転させる２つの符号反転回路と、これら２つの符号
反転回路を制御する符号反転制御回路と、前記２つの符
号反転回路から出力される信号をそれぞれ低域ろ波する
２つの低域通過フィルタと、前記Ａ／Ｄ変換回路の動作
を少なくとも前記符号反転回路の動作タイミングに適応
させるタイミング切替手段とを備えることを特徴とする
周波数変換回路。 ２、Ａ／Ｄ変換回路を２つ設け、分岐された入力信号を
これらＡ／Ｄ変換回路によって交互にＡ／Ｄ変換し、そ
れぞれの出力を対応する符号反転回路で符号反転させて
なる特許請求の範囲第１項記載の周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084262A JP2560885B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084262A JP2560885B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283906A true JPH03283906A (ja) | 1991-12-13 |
| JP2560885B2 JP2560885B2 (ja) | 1996-12-04 |
Family
ID=13825539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084262A Expired - Lifetime JP2560885B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560885B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435103A (ja) * | 1990-05-25 | 1992-02-05 | Matsushita Electric Ind Co Ltd | ディジタル信号の複素化方法、リアル化方法およびその装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239705A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 周波数変換回路 |
-
1990
- 1990-03-30 JP JP2084262A patent/JP2560885B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239705A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 周波数変換回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435103A (ja) * | 1990-05-25 | 1992-02-05 | Matsushita Electric Ind Co Ltd | ディジタル信号の複素化方法、リアル化方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2560885B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10117220A (ja) | ディジタル復調器 | |
| EP1959562A1 (en) | Fully differential demodulator with variable gain and method for demodulating a signal | |
| JPH04127601A (ja) | 周波数変換回路 | |
| JP3440120B2 (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| KR850004012A (ko) | 색신호 재생방법 | |
| US4110834A (en) | Method and circuit arrangement for the multiplication of electrical signals | |
| JP2560885B2 (ja) | 周波数変換回路 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JPH071850B2 (ja) | デイジタル処理ｆｍ変調装置 | |
| JPH0129341B2 (ja) | ||
| JP2507002B2 (ja) | 直角二相変調器 | |
| KR970707498A (ko) | 간단해진 신호 처리기와 이 신호 처리기를 구비하는 수신기(Signal processor with reduced complexity, and receiver comprising such a signal processor) | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| JPH03283707A (ja) | 周波数変換回路 | |
| JPH05308226A (ja) | 周波数変換回路 | |
| JPH02186858A (ja) | 直交変復調回路 | |
| JPS63263807A (ja) | 位相検波回路 | |
| KR890003047B1 (ko) | 모사전송기의 신호 변조장치 및 방법 | |
| RU2070771C1 (ru) | Способ преобразования угловых перемещений в частоту и устройство для его осуществления (варианты) | |
| SU1019580A1 (ru) | Генератор шума | |
| JPH0787151A (ja) | 通信機用変調装置 | |
| SU826517A2 (ru) | Фазосдвигающее устройство | |
| JPH04369917A (ja) | 移相器 | |
| JPS5857848A (ja) | デイジタル多層ｐｓｋ変調方式 | |
| JPH0918442A (ja) | 直交度測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |