JPH03284010A - 適応型通信路インパルスレスポンス推定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタルデータ通信において、通信路が時
間的に変動し、かつ符号量干渉が生じる系において、高
い信鯨度で通信路インパルスレスポンスを推定する回路
に関するものである。

（従来の技術） 時間的に変動しかつ符号量干渉が生じる通信路を介して
データ伝送を行う場合、受信側では、送信データを正し
く復調するために通信路特性を追従する機能を有する適
応型等化回路が必要になる。

適応型等化回路は、通信路インパルスレスポンスがわか
れば、所定の特性を満たすように構成する、ことができ
る。このため、適応型等化回路を時々刻々変動していく
通信路に追従させるためには、受信信号から通信路イン
パルスレスポンスを推定していく必要がある。

受信信号から通信路インパルスレスポンスを推定する方
式として、判定器の出力をトランスバーサル型フィルタ
で構成される受信信号レプリカ生成フィルタに入力し、
実際に受信した受信信号と比較して、その誤差が小さく
なるように受信信号レプリカ生成フィルタのタップ系数
を制御する方式が知られている（例えば、ブロアキス著
、“ディジタル　コミュニケーションズ”、マグロウヒ
ル、１９８３）。この方式では、受信信号レプリカ生成
フィルタのタップ係数が通信路インパルスレスポンスの
推定値として出力され、推定された通信路インパルスレ
スポンスに基づいて、適応型等化回路を制御する。

（発明が解決しようとする課題） しかしながら、この方式では、判定結果に基づいて通信
路インパルスレスポンスを推定しているから、判定誤り
がある場合には、受信信号レプリカ生成フィルタが発散
し、その出力結果に基づいて構成される適応型等化回路
の動作も不安定になり、誤り伝搬が生じてしまう。

また、判定誤りを少なくするためには、例えば、適応型
等化方式として、ピタビアルゴリズムを用いた最尤系列
推定回路を用いて場合は、十分な観測時間を得るために
パスメモリを長（するという手法がある。この手法を用
いると、通信路の変動速度が遅い場合には、判定誤りは
減少し受信信号レプリカ生成フィルタの動作も安定する
。しかし、通信路の変動速度が速い場合には、パスメモ
リで生じる復調遅延のために、受信信号レプリカ生成フ
ィルタの通信路変動に対する追従性が劣化し、その結果
、判定誤りが増加してしまう。線形等化方式、判定基幹
等化方式等の等化方式を用いた場合でも、通信路インパ
ルスレスポンスの推定値が不安定になるから、同様の結
果を招いてしまう。

（課題を解決するための手段） 本願発明の適応型通信路インパルスレスポンス推定式は
、判定結果と受信信号と後記通信路インパルスレスポン
スの推定値を入力し、受信信号レプリカを生成し、内部
状態ｌを出力する手段と、前記内部状態１を入力とし、
判定誤りを検出し、前記判定誤りを検出したときに制御
パルスを出力する手段と、前記受信信号と前記内部状態
１を入力し、前記制御パルスが入力された場合には、誤
りを伝搬を制御するように前記内部状態１を内部状態２
に変換して該内部状態２を出力し、前記制御パルスが入
力されない場合には、入力された前記内部状態１を変換
せずそのまま内部状態２として出力する手段と、前記内
部状態２を入力として、前記内部状態２を更新して、通
信路インパルスレスポンスの推定値を出力する手段とを
有している。

本願発明の適応型通信路インパルスレスポンス推定方式
では、前記内部状態ｌ出力手段は、前記判定結果を入力
とするｎ個の直列なシフトレジスタと、前記ｎ個のシフ
トレジスタ内の各信号に対して、入出力端子から与えら
れるｎ個の重み群で求める第１の減算器と、前記ｎ個の
シフトレジスタ内の各信号と前記ｎ個の重み群と前記差
信号を前記内部状態１として出力する出力端子とを有し
ていることが好ましい。

本願発明の適応型通信路インパルスレスポンス推定方式
では、前記制御パスル出力手段は、前記差信号を入力と
して、該差信号のレベルを検出し、前記差信号のレベル
をある定められたスレッショルドと比較して、前記差信
号のレベルが前記スレッショルドよりも大きい場合には
前記制御パルスを出力することが好ましい。

本願発明の適応型通信路インパルスレスポンス推定方式
では、前記内部状態２出力手段は、前記制御パルスによ
って起動され、後記ｍ個のスイッチ群１、後記ｍ個のス
イッチ群２、後記スイッチ１、後記スイッチ２及び後記
判定結果パターン発生回路を制御する制御回路と、前記
ｎ個の直列なシフトレジスタ内のｍ個（１≦ｍ≦ｎ）の
信号とシフトレジスタ内のｍ個の信号を出力し、起動し
たときには、後記ｍ個のスイッチ群２からの入力を出力
するように制御されるｍ個のスイッチ群１と、前記ｍ個
のスイッチ群１からのメモリ群と、ｈ）前記ｍ個の出力
端子群と、前記第１の減算器から出力される差信号と後
記スイッチ２の出力を入力とし、前記制御回路が起動し
ないときには、該差信号を出力し、起動したときには、
後記スイッチ２からの入力を出力するように制御される
スイッチ１と、前記スイッチ１からのメモリ群と、ｈ）
前記出力端子と、前記制御回路からの信号により起動さ
れ、Ｌ−通り（Ｌは、１シンボル当たりの多値数）のｍ
シンボル系列の判定結果パターンを出力する判定パター
ン発生回路と、前記ｎ個の直列なシフトレジスタ内のう
ちｎ−ｍ個の信号を入力として、記憶するｎ−ｍ個のメ
モリ群と、前記ｎ−ｍ個のメモリ群と、ｈ）前記ｎ−ｍ
個の出力端子群と、前記第１の加算回路におけるｎ個の
重み群を用いて、前記ｎ−ｍ個のメモリ群に記憶さ重み
群を用いて、前記ｍシンボル系列から構成される判定結
果パターンから成るｎシンボルの系列を重みづけして加
算する第２の回路と、前記ｎ個の重み群を出力するｎ個
の出力端子群と、前記第２加算回路の出力と前記受信信
号との差の信号を誤差信号として求める第２の減算器と
、前記第２の減算器の出力を入力とし、入力信号の電力
を求めて出力する電力検出回路１と、前記電力検出回路
１の出力と後記電力検出回路２の出力を入力とし、前記
電力検出回路１の出力が後記電力検出回路２の出力より
も大きい場合には、後記ｍ個のスイッチ群３に対して後
記ｍ個のスイッチ群２からの入力を出力させ、後記スイ
ッチ３に対して後記スイッチ２からの入力を出力させ、
前記電力検出回路１の出力が後記電力検出回路２の出力
よりも小さい場合には、後記ｍ個のスイッチ群３に対し
て前記判定パターン発生回路からの入力を出力させ、後
記スイッチ３に対して前記第２の減算器からの入力を出
力させる比較器と、前記第２の減算器の出力と後記スイ
ッチ２の出力を入力とし、前記比較器によって制御され
るスイッチ３と、前記スイッチ３の出力を入力として、
入力信号を記憶するメモリと、前記メモリに記憶された
信号を入力とし、入力信号の電力を検出する電力検出回
路２と、前記メモリに記憶された信号を入力とし、前記
制御回路によって制御され、入力信号を、前記判定パタ
ーン発生回路が全てのパターンを発生し終えたときには
前記スイッチ１に、パターン発生中の場合には前記スイ
ッチ３に対して出力するスイッチ２と、前記判定パター
ン発生回路からの出力と後記ｍ個のスイッチ群２の出力
を入力とし、前記比較器によって、入力信号を選択して
出力するｍ個のスイッチ群３と、前記ｍ個のスイッチ群
３の出力を入力とし、各入力信号を記憶するｍ個のメモ
リ群と、前記ｍ個のメモリ群に記憶された信号を入力と
し、前記制御回路によって制御され、各入力信号を、前
記判定パターン発生回路が全てのパターンを発生し終え
たときには前記ｍ個のスイッチ群１に、発生中の場合に
は前記ｍ個のスイッチ群３に出力するｍ個のスイッチ群
２とを有していることが好ましい。

（作　用） 第３図に、３タツプのトランスバーサル型フィルタで構
成される受信信号レプリカ生成フィルタの一例を示す。

このフィルタでは、まず、入力端子２００から判定結果
を入力し、受信信号のレプリカを生成し、実際の受信信
号との誤差を表す誤差信号を得る。さらに、内部状態と
して、誤差信号（端子２１２の出力）及び適応型受信信
号レプリカ生成フィルタの状態（２１３〜２１８の出力
）をタップ係数更新回路に出力する（請求項１の内部状
態１に対応）、さらに、タップ係数更新回路において、
誤差信号が小さくなるように各タップ係数が更新される
。このとき、タップ係数が通信路インパルスレスポンス
の推定値となる（例えば、プロアキス著、′ディジタル
コミュニケーションズ”、マグロウヒル、１９８３）。

本発明では、まず、第３図における出力端子２１２〜２
１８に出力される受信信号レプリカ生成フィルタの内部
状態に基づいて、判定誤りが生じているかどうかを推定
する。ここで、判定誤りが生じていないと推定された場
合には、出力端子２１２〜２１８からの信号に基づいて
、受信信号レプリカ生成フィルタのタップ更新を行う。

一方、判定誤りが生じていると推定された場合には、誤
り伝搬が生じないように出力端子２１２〜２１８からの
信号を変換し、変換された結果（請求項１の内部状態２
に対応）に基づいて、受信信号レプリカ生成フィルタの
タップ更新を行う。このため、判定誤りが生じても、受
信信号レプリカ生成フィルタの発散を制御し、判定誤り
伝搬を防ぐことができる。

以上述べた方法の実現方式の一例として、例えば、次の
ようにして実現することができる。タップ係数を更新す
るための誤差信号（端子２１２の出力）のレベルがある
設定されたスレッショルド（例えば、判定領域を越える
レベル）を越えているかどうかを調べる。もし、誤差信
号レベルが、スレッショルドレベルを越えているかどう
かを調べる。もし、誤差信号レベルがスレッショルドレ
ベルを越えている場合には、判定誤りが生じたと判断し
、受信信号レプリカ生成フィルタ内のレジスタ内部に存
在する判定結果を、全ての可能な判定結果あるいはその
一部の組み合わせに置換し、各々の場合に得られる誤差
信号を記憶する。記憶された判定結果の組み合わせにお
ける誤差信号のなかから、例えば、誤差信号電力が最小
になるものを選択し、選択された誤差信号を与える判定
結果を正しい判定結果として、レジスタ内に設定し、選
択された誤差信号に基づいてタップ係数を更新する。こ
のようにすると、判定誤りが生じても、受信信号レプリ
カ生成フィルタの発散を抑制し、判定誤り伝搬を防ぐこ
とができる。

（実施例） 第１図は、本発明の適応型通信路インパルスレスポンス
推定方式の実施例を示す系統図である。

図において、１０００．１００１は入力端子、１００２
は受信信号レプリカ生成フィルタ、１００３は内部状態
変換回路、１００４は判定誤り検出回路、１００５は内
部状態更新回路、１００６は出力端子である。次に、第
１図を用いて本発明の詳細な説明する。判定結果は、入
力端子１０００から入力され、受信信号レプリカ生成フ
ィルタ１００２に入力される−また、受信信号は、入力
端子１００１から入力され、受信信号レプリカ生成フィ
ルタ１００２と内部状態変換回路１００３に入力される
。受信信号レプリカ生成フィルタ１００２は、例えば、
第３図に示すようなトランスバーサル型フィルタで構成
することができる。この場合、通信路インパルスレスポ
ンスの推定値は、トランスバーサル型フィルタのタップ
係数（第３図の端子２１６〜２１８の出力）となり、内
部状態は、トランスバーサル型フィルタのタップ係数、
各レジスタ内の信号（第３図の端子２１３〜２１５の出
力）及び誤差信号（第３図の端子２１２の出力）である
。受信信号レプリカ生成フィルタ１００２は、入力信号
に基づいて、現在の内部状態を内部状態変換回路１００
３と判定誤り検出回路１００４に出力する。

判定誤り検出回路１００４は、入力された内部状態から
判定誤りが生じているかどうかを推定する。判定誤り検
出回路１００４は、判定誤りが生じていると推定された
場合、内部状態変換回路１００３に対して、起動用制御
パルスを出力する。内部状態変換回路１００３は、判定
誤り検出回路１００４からの起動用制御パルスを入力す
ると、入力端子１００１から入力される受信信号と受信
信号レプリカ生成フィルタ１００２の内部状態に基づい
て、誤り伝搬が生じないように入力された内部状態を変
換し、変換結果を内部状態選択回路１００５に出力する
。一方、判定誤り検出回路１００４からの起動用制御パ
ルスが入力されない場合には、受信信号レプリカ生成フ
ィルタ１００２の内部状態を変換せずに出力する。内部
状態更新回路１００５は、入力された内部状態に基づい
て、受信信号レプリカ生成フィルタ１００２に対して、
各タップ係数の更新値を出力するとともに、出力端子１
００６に通信インパルスレスポンスの推定値（更新した
タップ係数）を出力する。

第２図に、本発明である適応型通信路インパルスレスポ
ンス推定方式を最尤系列推定回路に適用した実施例のブ
ロック図を示す。図において、１００は入力端子、１０
１は最尤系列推定回路、１０２は受信信号レブリ′力生
成フィルタ、１０３は誤り伝搬抑制回路、１０５は比較
器、１０６はタップ係数更新回路、１０８は出力端子で
ある。

第２図において、受信信号レプリカ生成フィルタ１０２
、誤り伝搬抑制回路１０３、比較器１０５、タップ係数
更新回路１０６から構成される部分が、本発明を適用し
た部分である。また、受信信号レブリス生成フィルタ１
０２は、例えば第３図に示す３タツプから構成されるト
ランスバーサル型フィルタで構成されている。次に、第
２図を用いて、本発明の実施例の動作について説明する
。

受信信号は、入力端子１００から入力され、最尤系列推
定回路１０１、受信信号レプリカ生成フィルタ１０２及
び誤り伝搬抑制回路１０３に供給される。ここで、最尤
系列推定回路１０１において復調遅延が生じる場合には
、受信信号は、復調遅延分だけ遅延させて受信信号レプ
リカ生成フィルタ１０２及び誤り伝搬抑制回路１０３に
入力される必要があるが、本実施例では、最尤系列推定
回路１０１では、復調遅延が零である場合について説明
する。最尤系列推定回路１０１では、受信信号に対して
最尤系列推定の処理を行い、推定結果を出力端子１０８
及び受信信号レプリカ生成フィルタ１０２に出力する。

受信信号レプリカ生成フィルタ１０２は、例えば、第３
図のように構成することができ、入力端子１００から入
力される受信信号と受信信号レプリカ生成フィルタ１０
２から得られる受信信号レプリカとの誤差信号を求める
。このように構成された受信信号レプリカ生成フィルタ
１０２の内部状態は、第３図の端子２１３〜２１５に出
力されるレジスタ内部の状態（判定パターン）、第３図
の端子２１６〜２１８に出力されるタップ係数及び第３
図の端子２１２に出力される誤差信号である。受信信号
レプリカ生成フィルタ１０２は、以上の内部状態を誤り
伝搬抑制回路１０３と比較器１０５に出力する。比較器
１０５は、入力された内部状態のうち、誤差信号レベル
を検出し、そのレベルが、例えば、判定領域を越えるレ
ベルのような、あるあらかじめ定められたスレッショル
ドレベルと比較する。このとき、比較器は、誤差信号レ
ベルがスレッショルドレベルよりも大きい場合には、判
定誤りが生じていると推定し、誤り伝搬抑制回路１０３
に対して、起動ようの制御パルスを出力する。誤り伝搬
抑制回路１０３は、比較器からの制御パルスを入力する
と、誤り伝搬を抑制するように、受信信号レプリカ生成
フィルタ１０２からの内部状態を変換して出力する。こ
の誤り伝搬抑制回路は、例えば、第４図のように構成す
ることができる。

第４図は、受信信号レプリカ生成フィルタ１０２が第３
図のように３タツプ（請求項２及び４記載のｎが３の場
合）であり、請求項４記載のｍの値が１に等しい場合の
構成例である。一般に、ｎ及びｍが他の値の場合であっ
ても、容易に拡張できる。第４図において、３００〜３
０８は入力端子、３０９は制御回路、３１０は判定結果
パターン発生回路、３１１〜３１３はタップ係数メモリ
、３３７．３３８はレジスタ内信号記憶メモリ、３１４
〜３１６は乗算器、３１７は加算器、３１８は減算器、
３１９，３２０は電力検出回路、３２１は比較器、３２
２〜３２７はスイッチ、３２８゜３２９はメモリ、３３
０〜３３６は出力端子である。入力端子３００〜３０６
には、受信信号レプリカ生成フィルタからの内部状態が
入力され、それぞれ、入力端子３００〜３０２には第３
図の出力端子２１３〜２１５、入力端子３０３〜３０５
には第３図の出力端子２１６〜２１８、入力端子３０６
には第３図の出力端子２１２からの信号が入力される。

また、入力端子３０７には比較器１０５からの制御パル
ス、入力端子３０８には受信信号が入力される。制御回
路３０９は、入力端子３０７から制御パルスを入力する
と、判定パターン発生回路３１０に起動用の制御メモリ
群と、ｈ）前記。また、制御回路３０９は、スイッチ３
２３及び３２５に対しても制御信号を出力し、初期状態
として、入力信号を、それぞれスイッチ３２２゜３２６
に出力させ、判定パターン発生回路３１０の処理が終了
したときに、それぞれスイッチ３２４゜３２７に出力す
るように制御する。さらに、制御回路３０９は、スイッ
チ３２４及び３２７にも制御信号を出力し、それぞれ、
スイッチ３２３、スイッチ３２５から入力された信号を
出力させる。

スイッチ３２４及び３２７は、制御回路３０９からの制
御信号が入力されない場合には、それぞれ、入力端子３
０６，３０１からのメモリ群と、ｈ）前記ように設定さ
れる。判定パターン発生回路３１０は、制御回路３０９
からの制御信号を入力すると、ｍＴにわたる全ての可能
な判定パターンを発生する。

この実施例はｍ＝１の場合であり、乗算器３１４に判定
パターンを出力する。また、タップ係数メモリ３１１〜
３１３、レジスタ内信号記憶メモリ３３７．３３８には
、入力端子３０１〜３０５を介して、受信信号レプリカ
生成フィルタの内部状態が記憶されている。乗算器３１
４〜３１６及び加算器３１７により、レジスタ内信号記
憶メモリ３３７．３３８に記憶されている信号及び判定
パターン発生回路３１０からの信号が、タップ係数メモ
リ３１１〜３１３に記憶されている信号で重みづけられ
、加算される。減算器３１８は、加算器３１７の出力と
入力端子３０７から得られる受信信号との差信号を求め
て出力する。求められた差信号は、電力検出回路３１９
及びスイッチ３２２に出力される。スイッチ３２２の初
期状態は、減算器３１８の出力を選択して、メモリ３２
８に出力するように設定されている。また、メモリ３２
８は、定常状態においては、記憶している内容をスイッ
チ３２３と電力検出回路３２０に出力する。

電力検出回路３２０は、入力信号の電力を検出し、比較
器３２１に出力する。比較器３２１は、電力検出回路３
１９及び３２０の出力から、小さい方を選択し、電力検
出回路３２０からの入力が小さい場合には、スイッチ３
２３の出力を、電力検出回路３１９からの入力が小さい
場合には減算器３１８からの出力を選択して、メモリ３
２８に入力するようにスイッチ３２２を制御する。この
ようにすると、メモリ３２８には、常に電力が最小にな
る誤差信号が記憶されることになる。また、比較回路３
２９は、スイッチ３２６に対しても、電力検出回路３１
９からの出力が電力検出回路３２０の出力よりも小さい
場合には、判定パターン発生回路３１０からの入力信号
、電力検出回路３２０の出力の方が小さい場合には、ス
イッチ３２５からの出力を選択してメモリ３２９に出力
するように制御する。スイッチ３２６の初期状態は、判
定パターン発生回路３１０の出力を選択するように設定
されている。このようにすると、メモリ３２９には、常
に最小の誤差信号電力を与える判定パターンが記憶され
ることになる。以上の動作により、出力端子３３０〜３
３６には、制御回路３０９に比較回路からの制御パルス
が入力された場合には、誤り伝搬を抑制するように変換
された内部状態が出力され、入力されない場合には、入
力された内部状態がそのまま出力されることとなる。

このように、誤り伝搬が生じないように変換された内部
状態は、タップ係数更新回路１０６に出力される。受信
信号レプリカ生成フィルタ及び誤り伝搬抑制回路が、そ
れぞれ、第３図、第４図のように構成された場合、時刻
に−１における通信路インパルスレスポンスの推定値は
、第４図の出力端子３３０〜３３２に出力される受信信
号レプリカ生成フィルタ１０２のタップ係数である。タ
ップ係数更新回路１０６は、入力信号である変換された
内部状態を用いて、例えば、ＬＭＳアルゴリズム（例え
ば、ブロアキス著、“ディジタルコミュニケーションズ
”、マグロウヒル、１９８３）等のアルゴリズムを用い
て、時刻ｋにおけるタンプ係数を求め、最尤系列推定回
路１０１及び受信信号レプリカ生成フィルタ１０２に出
力する。最尤系列推定回路１０１及び受信信号レプリカ
生成フィルタ１０２は、タップ係数更新回路１０６から
の入力に基づいて、内部状態を更新し、適応動作を続け
ていく。

以上、本発明の原理を最尤系列推定回路に適用し、請求
項１記載のａ項、ｂ項及び０項の手段として、それぞれ
、第３図、比較器、第４図に示す構成のものを用いた例
を示したが、他の手段を用いて構成しても同様の効果が
得られることは明かである。また、本実施例では、請求
項１記載の４項の手段の実施例として、ＬＭＳアルゴリ
ズムを用いたものを例に挙げているが、他のアルゴリズ
ムを用いても、同様の効果は得られる。

（発明の効果） 本発明により、ディジタルデータ通信において、通信路
が時間的に変動し、かつ符号量干渉が生じる系において
、高い信鯨度で通信路インパルスレスポンスを推定する
ことが可能になる。

【図面の簡単な説明】

第１図は、本願の第１の発明の原理を示す系統図である
。図において、１０００．１００１は入力端子、１００
２は受信信号レプリカ生成フィルタ、１００３は内部状
態変換回路、１００４は判定誤り検出回路、１００５は
内部状態更新回路、１００６は出力端子である。 第２図は、本願の第２の発明を最尤系列推定回路に適用
した場合の実施例を示す系統図である。 図において、１００は入力端子、１０１は最尤系列推定
回路、１０２は受信信号レプリカ生成フィルタ、１０３
は誤り伝搬抑制回路、１０５は比較器、１０６はタップ
係数更新回路、１０日は出力端子である。 第３図は、受信信号レプリカ生成フィルタを３タツプの
トランスバーサル型フィルタで構成した場合の系統図で
ある。図において、１９９，２００は入力端子、２０１
〜２０３はレジスタ、２０４〜２０６はタップ係数、２
０７〜２０９は乗算器、２１０は加算器、２１１は減算
器、２１２〜２１５は出力端子、２１６〜２１８は入出
力端子である。 第４図は、誤り伝搬抑制回路の構成の一例を示す系統図
である。第４図において、３００〜３０８は入力端子、
３０９は制御回路、３１０は判定結果パターン発生回路
、３１１〜３１３はタップ係数メモリ、３３７，３３８
はレジスタ内信号記憶メモリ、３１４〜３１６は乗算器
、３１７は加算器、３１８は減算器、３１９．３２０は
電力検出回路、３２１は比較器、３２２〜３２７はスイ
ッチ、３２８〜３２９はメモリ、３３０〜３３６は出力
端子である。 第 図

Claims (1)

1. 【特許請求の範囲】 １、適応型通信路インパルスレスポンス推定方式におい
   て、 ａ）判定結果と受信信号と後記通信路インパルスレスポ
   ンスの推定値を入力し、受信信号レプリカを生成し、内
   部状態１を出力する手段と、ｂ）前記内部状態１を入力
   とし、判定誤りを検出し、前記判定誤りを検出したとき
   に制御パルスを出力する手段と、 ｃ）前記受信信号と前記内部状態１を入力し、前記制御
   パルスが入力された場合には、誤り伝搬を制御するよう
   に前記内部状態１を内部状態２に変換して該内部状態２
   を出力し、前記制御パルスが入力されない場合には、入
   力された前記内部状態１を変換せずにそのまま内部状態
   ２として出力する手段と、 ｄ）前記内部状態２を入力として、前記内部状態２を更
   新し、通信路インパルスレスポンスの推定値を出力する
   手段と を有することを特徴とする適応型通信路インパルスレス
   ポンス推定方式。 ２、前記内部状態１出力手段が、 ａ）前記判定結果を入力とするｎ個の直列なシフトレジ
   スタと、 ｂ）前記ｎ個のシフトレジスタ内の各信号に対して、入
   出力端子から与えられるｎ個の重み群で重みづけをして
   、加算する第１の加算回路と、ｃ）前記第１の加算回路
   の出力と前記受信信号との差信号を求める第１の減算器
   と、 ｄ）前記ｎ個のシフトレジスタ内の各信号と前記ｎ個の
   重み群と前記差信号を前記内部状態１として出力する出
   力端子と を有することを特徴とする請求項１に記載の適応型通信
   路インパルスレスポンス推定方式。 ３、前記制御パルス出力手段が、 ａ）前記差信号を入力として、該差信号のレベルを検出
   し、 ｂ）前記差信号のレベルをある定められたスレッショル
   ドと比較して、前記差信号のレベルが前記スレッショル
   ドよりも大きい場合には前記制御パルスを出力する ことを特徴とする請求項２に記載の適応型通信路インパ
   ルスレスポンス推定方式。 ４、内部状態２出力手段が、 ａ）前記制御パルスによって起動される制御回路と、 ｂ）前記ｎ個の直列なシフトレジスタ内のｍ個（１≦ｍ
   ≦ｎ）の信号と後記ｍ個のスイッチ群２の出力を入力と
   し、前記制御回路が起動しないときには、前記ｎ個の直
   列なシフトレジスタ内のｍ個の信号を出力し、起動した
   ときには、後記ｍ個のスイッチ群２からの入力を出力す
   るように制御されるｍ個のスイッチ群１と、 ｃ）前記ｍ個のスイッチ群１からの信号を出力するｍ個
   の出力端子群と、 ｄ）前記第１の減算器から出力される前記差信号と後記
   スイッチ２の出力を入力とし、前記制御回路が起動しな
   いときには、該差信号を出力し、起動したときには、後
   記スイッチ２からの入力を出力するように制御されるス
   イッチ１と、 ｅ）前記スイッチ１からの信号を出力する出力端子と、 ｆ）前記制御回路からの信号により起動され、Ｌ＾ｍ通
   り（Ｌは、１シンボル当たりの多値数）のｍシンボル系
   列の判定結果パターンを出力する判定パターン発生回路
   と、 ｇ）前記ｎ個の直列なシフトレジスタ内のうちｎ−ｍ個
   の信号を入力として、記憶するｎ−ｍ個のメモリ群と、 ｈ）前記ｎ−ｍ個の信号を出力するｎ−ｍ個の出力端子
   群と、 ｉ）前記第１の加算回路における前記ｎ個の重み群を用
   いて、前記ｎ−ｍ個のメモリ群に記憶されている信号と
   前記ｍシンボル系列から構成される判定結果パターンか
   ら成るｎシンボルの系列を重みづけして加算する第２の
   加算回路と、 ｊ）前記ｎ個の重み群を出力するｎ個の出力端子群と、 ｋ）前記第２の加算回路の出力と前記受信信号との差の
   信号を誤差信号として求める第２の減算器と、 ｌ）前記第２の減算器の出力を入力とし、入力信号の電
   力を求めて出力する電力検出回路１と、ｍ）前記電力検
   出回路１の出力と後記電力検出回路２の出力を入力とし
   、前記電力検出回路１の出力が後記電力検出回路２の出
   力よりも大きい場合には、後記ｍ個のスイッチ群３に対
   して後記ｍ個のスイッチ群２からの入力を出力させ、後
   記スイッチ３に対して後記スイッチ２からの入力を出力
   させ、前記電力検出回路１の出力が後記電力検出回路２
   の出力よりも小さい場合には、後記ｍ個のスイッチ群３
   に対して前記判定パターン発生回路からの入力を出力さ
   せ、後記スイッチ３に対して前記第２の減算器からの入
   力を出力させる比較器と、 ｎ）前記第２の減算器の出力と後記スイッチ２の出力を
   入力とし、前記比較器によって制御されるスイッチ３と
   、 ｏ）前記スイッチ３の出力を入力として、入力信号を記
   憶するメモリと、 ｐ）前記メモリに記憶された信号を入力とし、入力信号
   の電力を検出する電力検出回路２と、ｑ）前記メモリに
   記憶された信号を入力とし、前記制御回路によって制御
   され、入力信号を、前記判定パターン発生回路が全ての
   パターンを発生し終えたときには前記スイッチ１に、パ
   ターン発生中の場合には前記スイッチ３に対して出力す
   るスイッチ２と、 ｒ）前記判定パターン発生回路からの出力と後記ｍ個の
   スイッチ群２の出力を入力とし、前記比較器によって、
   入力信号を選択して出力するｍ個のスイッチ群３と、 ｓ）前記ｍ個のスイッチ群３の出力を入力とし、各入力
   信号を記憶するｍ個のメモリ群と、 ｔ）前記ｍ個のメモリ群に記憶された信号を入力とし、
   前記制御回路によって制御され、各入力信号を、前記判
   定パターン発生回路が全てのパターンを発生し終えたと
   きには前記ｍ個のスイッチ群１に、発生中の場合には前
   記ｍ個のスイッチ群３に出力するｍ個のスイッチ群２と
   、 を有することを特徴とする請求項２に記載の適応型通信
   路インパルスレスポンス推定方式。