JPH03284876A - 共鳴トンネリングダイオードの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、共鳴トンネリングダイオード（以下。

単にＲＴＤという）のウェル層に電極を形成することに
より特性を可変としたＲＴＤおよびこのＲＴＤを用いた
トリガー回路に関する。

〈従来の技術〉 第６図は従来公知のＲＴＤの一例を示す断面図である。

図において１はＩｎＰからなる基板、２は厚さ４０００
八程度のｎ”１ｎＧａＡｓ層、３は厚さ２０００ム程度
のｎ−ＩｎＧａＡｓ層、４は共鳴バリア層で、３０八程
度の厚さのアンドブＡｆＡｓ層４ａ、４ａの間に厚さ４
１Ａ程度の厚さのＩ　ｎＧａＡｓ層４ｂを挟んで形成さ
れている。５は厚さ２０００Ａ程度のｎ−ＩｎＧａＡｓ
層、６は厚さ２００ＯＡ程度のｎ”　Ｉ　ｎＧａＡｓ層
、７は第１電極、８は第２電極である。

この様なＲＴＤは第２の電極８をコモンとし。

第１の電極７に直流電圧を印加することにより共鳴バリ
アを通過する電子を制御することができ。

特に大きな負性抵抗を得られる点で注目されている。

第７図〜第９図は本出願人が試作したＲＴＤの電流−電
圧特性（以下、単にＩ−Ｖ特性という）を示すもので、
第７図（ａ）はウェル部をアンドープとしたものであり
、（ｂ）図に示すようにウェル部が０バイアスの場合と
等価である。第８図（ａ）はウェル部をｐ形としたもの
であり、（ｂ）図に示すようにウェル部にマイナスのバ
イアスを印加した場合と等価である。第９図（ａ）はウ
ェル部をｎ形としたものであり、（ｂ）図に示すように
ウェル部にプラスの電圧を印加した場合と等価である。

第１０図は２端子素子例えばエザキダイオードを用いて
トリガー回路を構成した従来例を示すものである。図に
おいて３０は共振体（例えばマイクロストリップライン
）、３１は共振体３０に接続されたエザキダイオード、
３２．３３は共振体３０とエザキダイオード３１に接続
された負荷抵抗Ｒ，，Ｒ２を有する入出力線である。

上記構成において、共振体の入力端子３４からバイアス
電流を入力しておき、信号入力端子３５から高周波信号
を入力するとエザキダイオードはこの入力信号に同期し
て発振しサンプリングトリガー動作を行う。

〈発明が解決しようとする課題〉 しかしながら、上記第６図に示す従来のＲＴＤは２端子
素子であるため素子の特性を制御することはできない。

近年ＲＴＤの特性を可変とするためにウェル部をＰ形と
してここにｔＳを設けてウェルに印加する電圧を変化さ
せることが試みられているが、ウェル層は５０Ａ以下の
厚さに形成されているので、ここに電極を設けるのは難
しい（実現された例はないンという問題があった。

また、第１０図に示すトリガー回路において。

エザキダイオードはｐ　４ｐ　＋　ｎ＋“ジャンクショ
ンを持つため、構造的に容量の低減をはかることができ
ず充電時定数が大きい、そのため動作時のダイオード容
量が大きくなり動作周波数が２０ＧＨ２程度に制服され
る。また、入出力端子が同一箇所から取り出されるため
入出力の分離ができず信号入力側にノイズが入るという
問題があった。

本発明は上記従来技術の問題点を解決するために成され
たもので、第１の目的はウェルに！極を形成することに
より特性の可変なＲＴＤを実現することであり、第２の
目的は特性の可変な３端子ＲＴＤを用いてノイズがなく
高い周波数帯域でのトリガー動作を行うトリガー回路を
提供することにある。

く課題を解決するための手段〉 上記従来技術の問題を解決する為の本発明の構成は、請
求項１においてはウェル層をポテンシャルバリア層で挟
んで共鳴トンネリングバリアとし。

この共鳴トンネリングバリア層をｎ形層で挟んで形成さ
れたｍ−ｖ族からなる共鳴トンネリングダイオードにお
いて、前記ウェル層をｐ形層とし。

前記ｎ形層の一方の側の電極を形成すべき部分を残して
そのｎ形層の大部分を除去し、その除去した部分にＺｎ
５ｉを形成し、アニールを施すことにより少なくとも前
記ウェルのｐ形層を含む層をＰ形としたことを特徴とす
るものであり。

請求項２においては共振体とその共振体に接続されたダ
イオードからなり、前記共振体とダイオードの接続点に
信号の入出力部を設けたトリガー回路において、前記ダ
イオードを３＃＃ｉ子共鳴トンネリングダイオードとし
、共鳴バリアのウェル部に入力信号を入力するとともに
共振体と接続した側の端子から出力信号を得る様に構成
したことを特徴とするものである。

く作用〉 請求項１において、ＲＴＤのウェル部をＰ形とし、一方
の側のｎ形層の大部分を除去した側にＺｎ５ｉを形成し
てアニールすると、Ｚｎは■−ｖ族に対してＰ形の不純
物となる。従ってア二〜ル時間を調整することにより９
層の深さを制御することができる。このｐ形層がウェル
に達すると２ｎＳｉはウェル層と電気的に導通する。こ
こでｎ形層の電極の下部は元のままの層が残されている
ので共鳴トンネリングダイオードとしての動作には影響
がない。

請求項２において、共鳴バリアのウェル部に端子を設け
て３端子構造とし、ウェル部の端子に入力信号を入力す
るとともに共振体と接続した側の端子から出力信号を得
るのでスイッチングによるノイズが入力側に返ってくる
ことがない。

〈実施例〉 以下１図面に従い本発明を説明する。第１図は本発明の
３端子ＲＴＤの一実施例を示すもので第図と同一要素に
は同一符号を付している。

はじめに３端子ＲＴＤの作製方法について要部を説明す
る。

ａ）各層を積層し第１電極を形成するまでは従来と同様
に作製する。

ｂ）次に第１電極７の部分を残してｎ”ＩｎＧａＡｓ層
とｎ−ＩｎＧａＡｓ層の大部分（例えば３０００〜３８
００Ａ程度）をエツチングにて除去する。

Ｃ）次に第１電極７を含むｎ−ＩｎＧａＡｓ層上にＣＶ
Ｄ法などの手段により５ｉ０２を形成し買方性エツチン
グを用いてサイドウオール１０を形成するとともにｎ−
ＩｎＧａＡｓ層上の５ｉ０２を除去する（このサイドウ
オールは第１電極７と制御電極１１との距離を狭め共鳴
バリア部の横方向の抵抗を低減するために制御電極を第
ｉｔ極に対してセルファラインで形成するためのもので
ある）。

ｄ）次に蒸着やスパッタ等によりＺｎ５ｉを３００Ａ程
度形成し、この上にＷＳｉを１０００五程度形成し、さ
らにこの上にＡｕを１００ＯＡ程度付着させて制御電極
１１を形成する。

ｅ）次に基板を４００〜５００℃程度で１分程度アニー
ルするとＺｎが１０００五程度の深さに拡散しウェル層
４ｂを含んで斜め点線で示すＰ領域１２を形成する。こ
の場合ｐ領域の横（矢印Ｘ）方向への拡散はサイドウオ
ール１０により阻止される。そしてこのｐ領域は第１電
極７の下部に積層された各ｎ層とは電気的には絶縁され
る。なお。

このときＺｎの拡散により拡散領域では超格子構造が破
壊されるのでＡｊＦＡｓ層は大きな抵抗とはならない、
また、この拡散は３００°Ｃ以下の温度ではほとんど進
行しないので、その後のプロセスで拡散がさらに進行す
ることはない。

ｆ）その後は従来と同様に第２電極８を形成する。

上記構成において、第２９４　［ｉ　８をコモンとし第
１電極に゛直流電圧を印加するとともに制御Ｓ極１１に
も電圧を印加し、その電圧を変化させれば特性の可変な
ＲＴＤを得ることができる。

なお１本実施例においてはウェル層４ｂをＰ形層　ｎＧ
ａＡｓとして説明したが、このＩ　ｎＧａＡＳは比較的
抵抗が高いのでウェル層をＩｎＡｓとし、ｐ形となるＭ
ｇやＢｅを５Ｘ１０”／ｃｍ程度の濃度にドープしても
よい（ＩｎＡｓはこの濃度では半導体から金属へ変化す
るので横方向の抵抗が激減する）、この場合ウェル層の
エネルギバンドは第２図に示すようなものとなる。即ち
。

ホールはＩｎＡｓのポテンシャルの中に閉じこめられて
しみだしてこないためホールが関与した電流の漏れを防
止することができる。

また９本実施例においてはＩｎＰ基板の上にＩｎＧａＡ
ｓを積層し共鳴バリアのポテンシャルバリアをＡｌＡｓ
で形成した例について図示したか。

ＧａＡｓ基板上にＡ１ＧａＡｓ層を積層し、共鳴バリア
のポテンシャルバリアをＧａＡｓまたはＡｌＧａＡｓで
形成したものであっても良い。

また、各層の厚さは図示した数値に限定するものではな
く必要に応じて変更可能である。

第３図は３端子ＲＴＤを用いた本発明のトリガ回路の一
実施例を示すもので１本例ではエサキダイオードの代り
に３端子ＲＴＤ３６を用い、入力信号を共鳴バリアのウ
ェル部に設けた制御電極１１に接続している。なお制御
を極１１には抵抗Ｒ３を介してバイアス電圧が印加され
ている。

第４図はこの様なトリガー回路のＲＴＤの■−■特性を
示すもので制ｍ電極１１の電位（Ｖａ　）を変化させる
ことによりＲＴＤのＩ−Ｖ特性が変調を受はスイッチン
グ動作が可能となる。このスイッチングは直列に接続さ
れている共振体により定を流スイッチする。その後抵抗
分により安定点に戻るので信号入力によりスイッチング
することになる。

第５図は入力信号とトリガー動作の関係を示すもので、
入力信号がある一定のタイミングでスイッチングされて
いる状態を示している。この場合。

制御電極入力はウェルの電位を変化させることのみに用
いられ、出力端子とは接続されていないためＲＴＤのス
イッチングによるノイズが入力側に返ってくることがな
い。

〈発明の効果〉 以上実施例とともに具体的に説明した様に本発明によれ
ば、ウェル層をｐ形層とし、ｎ形層の一方の側の電極を
形成すべき部分を残してそのｎ形層の大部分を除去し、
その除去した部分にＺｎ５ｉを形成し、アニールを施す
ことにより少なくともウェルのｐ形層を含む層をｐ形と
したので特性の可変なＲＴＤを実現することができる。

また、この３端子ＲＴＤを用いてトリガー回路を構成し
たので、ノイズがなく高い周波数帯域でのトリガー動作
が可能なトリガー回路を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための断面図、第
２図は共鳴バリアのポテンシャルバリアの状態を示す図
、第３図は本発明のトリガー回路を示す図、第４図は３
端子ＲＴＤのＩ−Ｖ特性を示す図、第５図はトリガー動
作を示す図、第６図は従来のＲＴＤの一例を示す図、第
７図〜第９図はウェルの状態によるＩ−Ｖ特性を示す図
、第１０図は従来のトリガー回路を示す図である。 １・・・基板、２．６−ｎ”　Ｉ　ｎＧａＡｓ層、３．
５・・・ｎ−ＩｎＧａＡｓ層、４・・・共鳴バリア、４
ａ・・・Ａ　Ｉ　Ａ　ｓ層、４ｂ・・・ウェル（ｐ形Ｉ
ｎＧａＡｓ層）７・・・第１を極、８・・・第２電極、
１１・・・１１ｍ電極。 第１図 第３図 第２図 ３端子ＲＴＤの■−特性 トリガー動作 ！ 第１０図

Claims (1)

1. 【特許請求の範囲】 １）ウェル層をポテンシャルバリア層で挟んで共鳴トン
   ネリングバリアとし、この共鳴トンネリングバリア層を
   ｎ形層で挟んで形成されたIII−Ｖ族からなる共鳴トン
   ネリングダイオードにおいて、前記ウェル層をｐ形層と
   し、前記ｎ形層の一方の側の電極を形成すべき部分を残
   してそのｎ形層の大部分を除去し、その除去した部分に
   ＺｎＳｉを形成し、アニールを施すことにより少なくと
   も前記ウェルのｐ形層を含む層をｐ形としたことを特徴
   とする共鳴トンネリングダイオード。 ２）共振体とその共振体に接続されたダイオードからな
   り、前記共振体とダイオードの接続点に信号の入出力部
   を設けたトリガー回路において、前記ダイオードを３端
   子共鳴トンネリングダイオードとし、共鳴バリアのウェ
   ル部に入力信号を入力するとともに共振体と接続した側
   の端子から出力信号を得る様に構成したことを特徴とす
   るトリガー回路。