JPH03285453A

JPH03285453A - ファクシミリ装置

Info

Publication number: JPH03285453A
Application number: JP2087113A
Authority: JP
Inventors: Kiyoshi Kobori; 小堀　清; Takashi Takenaka; 崇竹中
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-03-30
Filing date: 1990-03-30
Publication date: 1991-12-16
Anticipated expiration: 2013-02-18
Also published as: JP2716240B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、相手側端末から送られて（る画像データ等の
デジタルデータをＭＦＭ変調して磁気記録媒体に記録す
ると共に、その記録したデータの再生が可能なファクシ
ミリ装置に関する。

（従来の技術）相手側端末から送られてくるデジタルデータをＭＦＭ変
調して磁気記録媒体に記録すると共に、その記録したデ
ータの再生が可能な従来のファクシミリ装置の電気的構
成の一例を第４図に示す。

同図において、図示しないモデムを介して取り込まれた
画像データは、ＣＰＵ３　ｉの制御により、記録用バッ
ファ３２に一旦書き込まれる。そして、その書き込まれ
たデータは、次段のパラレル／シリアル変換部３３にお
いて、８ビツトのパラレルデータからシリアルデータに
変換される。ここで、パラレルデータからシリアルデー
タへの変換速度は、１２ｋｂρＳである。この後、変換
されたシリアルデータは、ＭＦＭ変調回路３４において
ＭＦＭデータに変調され、図示しないアンプにおいて記
録に必要なレベルまで増幅された後、磁気テープに記録
される。

一方、このようにして記録された磁気テープから画像デ
ータを再生する場合、まず磁気テープに記録されたＭＦ
Ｍデータを再生し、図示しないアンプにおいてその後の
信号処理に必要なレベルまで増幅した後、ＭＦＭ復調回
路３５においてＭＦＭデータからデジタルのシリアルデ
ータに変換される。そして、変換されたシリアルデータ
は、シリアル／パラレル変換部３６において８ビツトの
パラレルデータに変換され、次段の再生用バッファ３７
に書き込まれる。これにより、ＣＰＵ３１は、再生用バ
ッファ３７に書き込まれた８ビツトのパラレルデータを
読み込めるようになっている。

（発明が解決しようとする課題）上記構成の回路方式は、記録用バッファと再生用バッフ
ァとを個別に設けていることから、簡単な回路構成とな
っている。しかしながら、磁気テープに記録する速度又
は磁気テープから再生する速度を例えば１２ｋｂｐ　ｓ
とすると、テープ記録時、ＣＰＵ３１は記録用バッファ
３２に対して、約０．６ｍ５ｅｃ　　（＃　１　／　１
２ｋｂｐｓＸ　８ピント）以内に記録データを書き込ま
なければならないことになる。また、テープ再生時も同
様に、約０．６ｍ５ｅｃ以内に再生用バッファ３７から
再生データを読み込まなければならないことになる。

この点について、第５図のタイミングチャートを参照し
て詳細に説明する。

すなわち、ＣＰＵ３１に対して割り込み信号がアクティ
ブ（Ｌ　ｏ　ｗ）になると、ＣＰＵ３１は書き込み信号
により、記録用バッファ３２に８ビツトのパラレルデー
タＡを書き込む。このとき、パラレル／シリアル変換部
３３では、前のデータを変換中であり、この処理に１　
／　１２ｋｂｐｓｘ　３ビット＃０．６７ｍ５ｅｃかか
ることになる。そして、０．６ｍ５ｅｃ後に再度ＣＰＵ
３１に割り込みがかかり、次の８ビツトのパラレルデー
タＢを記録用バッファ３２に書き込むことになる。この
ように、ＣＰＵ３１は０　、　６　ｔｓｓｅｃ毎にデー
タを書き込まなければならないことになる。

ところで、ファクシミリ装置では、ＣＰＵ３１の保有す
るタスクはかなり多いため、０．６ｍ５ｅｃ以内にデー
タの読み書きを行うことは難しく、またたとえデータの
読み書きが行えたとしても、今度はＣＰＵ３１の処理能
力を低下させることとなり、他のタスクに影響を与える
といった問題があった。

これを解決するには、記録用バッファ３２及び再生用バ
ッファ３７の代わりに外部メモリを使用し、Ｄ　Ｍ　Ａ
　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）によ
り高速転送すれば良いが、これにより制御回路が複雑と
なる上に、コストも高くなるといった新たな問題が発生
する。

本発明は係る実情に鑑みてなされたもので、その目的は
、ＣＰＵの処理能力を低下させることなく、しかもバ・
ソファの筒素化と回路構成の簡略化をも図ったファクシ
ミリ装置を提供することにある。

（課題を解決するための手段）上記課題を解決するため、本発明のファクシミリ装置は
、相手側端末から送られてくる画像データ等のデジタル
データをＭＦＭ変調して磁気記録媒体に記録すると共に
、その記録したデータの再生が可能なファクシミリ装置
において、相手側端末から送られてくる前記デジタルデ
ータを前記磁気記録媒体に記録する前に一旦記憶する記
録用バッファと、磁気記録媒体に記録されたデータを再
生時にその再生データを一旦記憶する再生用バッファと
を、ファーストイン・ファーストアウト構成の複数段か
らなる録再バッファによって共用したものである。

（作用）記録用バッファと再生用バッファとを、ファーストイン
・ファーストアウト構成の複数段からなる録再バッファ
によって共用する。

例えば、３段のバッファ構成とすることにより、約２ｍ
５ｅｃ　（＃　１　／　１２ｋｂｐｓＸ　８ピントス３
段）の時間を得ることができ、ＣＰＵの処理能力を向上
させることができる。また、磁気テープへの記録と磁気
テープからの再生とを同時に行なわず、録再バッファに
よって共用していることから、バッファの簡素化が図れ
ると共に、バッファの制御回路が１系統でよいことから
、回路の簡略化も図れる。

（実施例）以下、本発明の一実施例を図面を参照して説明する。

第１図は、本発明のファクシミリ装置の電気的構成を示
すブロック線図である。

同図において、図示しない相手側端末との接続を行う通
信回線１は、アナログ信号である画像データを８ビット
単位のデジタルデータに変換するモデム２に導かれてお
り、モデム２の出力は、ｃｐｕ３に導かれている。そし
て、ＣＰＵ３の出力３ａは、入力された画像データであ
る８ビ・ソト単位のデジタルデータを一旦格納するメモ
リ５と双方向に接続されると共に、他の出力３ｂは、プ
リンタ等を搭載した記録部４に導かれている。また、Ｃ
ＰＵ３の出力３Ｃは、ファーストイン・ファーストアウ
ト構成の３段からなる録再バッファ６（６ａ、。

６ｂ、６ｃ）と双方向に接続されている。そして、録再
バッファ６ａの出力は、８ビツトのパラレルデータをシ
リアルデータに変換するパラレル／シリアル変換部７に
導かれており、パラレル／シリアル変換部７の出力は、
シリアルデータをＭ　Ｆ　Ｍデータに変調するＭＦＭ変
調回路８に導かれている。そして、ＭＦＭデータに変調
されたＭＦＭ変調回路８の出力は、磁気テープへの記録
に必要なレベルまで増幅するテープ録再アンプ９に導か
れており、テープ録再アンプ９の出力は、図示しない磁
気テープに記録を行うための記録ヘッドを搭載したカセ
ットテープ部１０に導かれている。

一方、磁気テープに記録されたデータの再生を行う再生
ヘッドを搭載したカセットテープ部１０の出力は、その
後の信号処理に必要なレベルまで増幅するテープ録再ア
ンプ９に導かれており、テープ録再アンプ９の出力は、
ＭＦＭデータをデジタルのシリアルデータに変換するＭ
ＦＭ復調回路１１に導かれている。そして、ＭＦＭ復調
回路１１の出力は、シリアルデータを８ビツトのパラレ
ルデータに変換するシリアル／パラレル変換部１２に導
かれており、シリアル／パラレル変換部１２の出力は、
録再バッファ６Ｃに導かれた構成となっている。

録再バッファ６は、８ビ・ントの３段からなるファース
トイン・ファーストアウトのバッファであるので、約２
ｍ５ｅｃ　（＃　１　／　１２ｋｂｐｓＸ　８ビ・ノド
Ｘ３段）の時間を得ることができ、ＣＰＵ３の処理能力
を向上させることができる。

次に、上記構成のファクシミリ装置の動作を、第３図に
示すタイミングチャートを参照して説明する。

録画時、通信回′４ＩＡ１から送られてきた画像データ
は、モデム２にて受信され、８ビット単位のデジタルデ
ータに変換される（第２図参照）。この変換されたデジ
タルデータは、次段のＣＰＵ３により一旦メモリ５に格
納される。そして、メモリ５がフル状態になるか、通信
回線１からの画像データが無くなるかのどちらかの状態
で、メモリ５から録再バッファ６に受は渡される。

録再バッファ６は３段構成となっているため、ＣＰ　Ｕ
３に対して書き込み信号がアクティブ（Ｌｏｗ）になる
と、８ビツトの各データＡ、Ｂ、Ｃの書き込み信号によ
り、録再バッファ６には各データＡ。

Ｂ、Ｃが続けて書き込まれることになる。すなわち、Ｃ
ＰＵ３は１　／　１２ｋｂｐｓｘ　８ビット×３段舞２
　ｍ５ｅｃの時間間隔でデータを書き込めばよいことに
なる。ここで、データＢはＣ２（ＨＥｘ）、データＣは
Ｄ３（ＨＥｘ）を書き込んだときの各部の信号波形を示
している。

このようにして録再バッファ６に書き込まれた各データ
Ａ、Ｂ、Ｃは、次のパラレル／シリアル変換部７におい
て、順次８ビツトのパラレルデータからシリアルデータ
に変換され、この後ＭＦＭ変調回路８においてＭＦＭデ
ータに変調され、テープ録再アンプ９において記録に必
要なレベルまで増幅された後、カセットテープ部１０に
装填された磁気テープに記録される。

一方、このようにして記録された磁気テープから画像デ
ータを再生する場合、まず磁気テープに記録されたＭＦ
Ｍデータを再生し、テープ録再アンプ９においてその後
の信号処理に必要なレベルまで増幅した後、ＭＦＭ復調
回路１１においてＭＦＭデータからデジタルのシリアル
データに変換される。そして、変換されたシリアルデー
タは、シリアル／パラレル変換部１２において８ビツト
のパラレルデータに変換され、次段の録再バッフプロに
順次書き込まれる。これにより、ＣＰＵ３は、録再バッ
ファ６に書き込まれた８ビツトのパラレルデータＡ、Ｂ
、Ｃを順次読み込んでメモリ５に格納するようになって
いる。

そして、メモリ５に格納された画像データを別のファク
シミリ装置に転送する場合には、ＣＰＵ３はメモリ５か
らその画像データを読み出し、モデム２を介して通信回
線１に送出する。また、印字したい場合には、記録部４
によりプリントアウトされるようになっている。

（発明の効果）本発明のファクシミリ装置は、記録用バッファと再生用
バッファとを、ファーストイン・ファーストアウト構成
の複数段からなる録再バッファによって兼用する構成と
したので、ＣＰＵの処理時間として段数分だけの長い時
間を得ることができることから、ＣＰＵの処理能力を向
上させることができる。また、磁気テープへの記録と磁
気テープからの再生とを同時に行なわず、録再バッファ
によって共用していることから、バッファの簡素化が図
れると共に、バッファの制御回路が１系統でよいことか
ら、回路の簡略化も図れるといった効果も奏する。

【図面の簡単な説明】

第１図は本発明のファクシミリ装置の電気的構成を示す
ブロック線図、第２図は画像データを８ビット単位に分
割しパラレルデータに変換した例を示す図、第３図は同
装置の動作を説明するためのタイミングチャート、第４
図は従来のファクシミリ装置の電気的構成を示すブロッ
ク線図、第５図は同装置の動作を説明するためのタイミ
ングチャートである。１・・・通信回線２・・・モデム３・・・ＣＰＵ４・・・記録部５・・・メモリ６・・・録再バッファ７・・・パラレル／シリアル変換部８・・・ＭＦＭ変調回路９・・・テープ録再アンプ１０・・・カセットテープ部１１・・・ＭＦＭ復調回路１２・・・シリアル／パラレル変換部第１図りＱ９５？−一一１＋プ７を−一第２図第４図１／自発手続補正書平成３年　３月２８日

Claims

【特許請求の範囲】１）相手側端末から送られてくる画像データ等のデジタ
ルデータをＭＦＭ変調して磁気記録媒体に記録すると共
に、その記録したデータの再生が可能なファクシミリ装
置において、相手側端末から送られてくる前記デジタルデータを前記磁気記録媒体に記録する前に一旦記憶する
記録用バッファと、磁気記録媒体に記録されたデータを
再生時にその再生データを一旦記憶する再生用バッファ
とを、ファーストイン・ファーストアウト構成の複数段
からなる録再バッファによって共用したことを特徴とす
るファクシミリ装置。