JPH0328870B2 - - Google Patents
Info
- Publication number
- JPH0328870B2 JPH0328870B2 JP58014928A JP1492883A JPH0328870B2 JP H0328870 B2 JPH0328870 B2 JP H0328870B2 JP 58014928 A JP58014928 A JP 58014928A JP 1492883 A JP1492883 A JP 1492883A JP H0328870 B2 JPH0328870 B2 JP H0328870B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- output
- switching
- conversion elements
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional [1D] array
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明はフアクシミリ等に用いられる原稿読取
装置に関し、特に最近開発が進められている密着
型原稿読取装置に関する。
装置に関し、特に最近開発が進められている密着
型原稿読取装置に関する。
一般に、密着型原稿読取装置は、複数個の光電
変換素子（いわゆる光電変換素子アレイ）と該素
子をスイツチング走査する回路から構成されてい
る。この光電変換素子アレイはその長さを原稿幅
と同一サイズとし、オプチカルフアイバアレイあ
るいはレンズアレイ等の光学系を用いて１対１結
像により原稿を読取るようにしたものであり、結
像光路長を短かくすることができるとともに原稿
読取装置の大幅な小型化を可能にするものであ
る。
変換素子（いわゆる光電変換素子アレイ）と該素
子をスイツチング走査する回路から構成されてい
る。この光電変換素子アレイはその長さを原稿幅
と同一サイズとし、オプチカルフアイバアレイあ
るいはレンズアレイ等の光学系を用いて１対１結
像により原稿を読取るようにしたものであり、結
像光路長を短かくすることができるとともに原稿
読取装置の大幅な小型化を可能にするものであ
る。
第１図は、従来の密着型原稿読取装置の特徴的
な部分を示す平面図であり、同図のＡ−A′線に
沿つた当該原稿読取装置の断面図を第２図に示
す。第１図乃至第２図において、光電変換素子
LE1，LE2，LE3，…，LEnは絶縁性基板１の上
に分割電極DT1，DT2，DT3，…，DTnを形成
し、この電極の一端部に重ねて光導電性薄膜２を
形成し、さらにこの上に透明導電性薄膜３を設け
た積層構造となつている。また、前記分割電極の
他端にはボンデイングワイヤBW1，BW2，BW3，
…，BWnを介して接続されたスイツチング回路
４が配接されている。
な部分を示す平面図であり、同図のＡ−A′線に
沿つた当該原稿読取装置の断面図を第２図に示
す。第１図乃至第２図において、光電変換素子
LE1，LE2，LE3，…，LEnは絶縁性基板１の上
に分割電極DT1，DT2，DT3，…，DTnを形成
し、この電極の一端部に重ねて光導電性薄膜２を
形成し、さらにこの上に透明導電性薄膜３を設け
た積層構造となつている。また、前記分割電極の
他端にはボンデイングワイヤBW1，BW2，BW3，
…，BWnを介して接続されたスイツチング回路
４が配接されている。
なお、前記光電変換素子LE1，LE2，LE3，…，
LEnにおいて、受光素子としての機能を有する部
分は、各々下側の分割電極DT1，DT2，DT3，
…，DTnと上側の透明導電性薄膜３とが交差す
る領域である。
LEnにおいて、受光素子としての機能を有する部
分は、各々下側の分割電極DT1，DT2，DT3，
…，DTnと上側の透明導電性薄膜３とが交差す
る領域である。
第３図は第１図乃至第２図に示した原稿読取装
置の回路図である。
置の回路図である。
第３図では第１図乃至第２図に示した光電変換
素子LE1，LE2，LE3，…，LEnは等価的に各々
フオトダイオードPD1，PD2，PD3，…，PDnと
コンデンサC1，C2，C3，…，Cnとで表わされる。
この光電変換素子LE1，LE2，LE3，…，LEnは
シフトレジスタSRの制御の下にオン／オフ状態
が切り換えられるMOSトランジスタTR11，
TR12，TR13，…，TR1oおよび各光電変換素子
に共通する共通信号線１０を介して出力端子１１
に接続されている。また、各光電変換素子LE1，
LE2，LE3，…，LEnは該光電変換素子とMOSト
ランジスタの入力容量によつて形成される寄生容
量C1′，C2′，C3′，…，Cn′を有している。さら
に、当該光電変換素子LE1，LE2，LE3，…，
LEnは電源１２によつてバイアスが加わえられて
いる。
素子LE1，LE2，LE3，…，LEnは等価的に各々
フオトダイオードPD1，PD2，PD3，…，PDnと
コンデンサC1，C2，C3，…，Cnとで表わされる。
この光電変換素子LE1，LE2，LE3，…，LEnは
シフトレジスタSRの制御の下にオン／オフ状態
が切り換えられるMOSトランジスタTR11，
TR12，TR13，…，TR1oおよび各光電変換素子
に共通する共通信号線１０を介して出力端子１１
に接続されている。また、各光電変換素子LE1，
LE2，LE3，…，LEnは該光電変換素子とMOSト
ランジスタの入力容量によつて形成される寄生容
量C1′，C2′，C3′，…，Cn′を有している。さら
に、当該光電変換素子LE1，LE2，LE3，…，
LEnは電源１２によつてバイアスが加わえられて
いる。
ここで、上述した原稿読取装置の動作について
説明すると、まず、原稿像が光電変換素子LE1上
に結像されると、光強度に対応した光電流がフオ
トダイオードPD1に流れ、それに応じて寄生容量
C1′に信号電荷が蓄積される。次に、シフトレジ
スタSRの制御の下にMOSトランジスタTR11を
適宜の時間オン状態とすることにより、寄生容量
C1′に蓄積された信号電荷は信号線１０を介し負
荷抵抗１３を通して放電されて、出力端子１１か
ら読出される。以下同様にして順次光電変換素子
LE2，LE3，…，LEnによつて原稿像を読出す。
説明すると、まず、原稿像が光電変換素子LE1上
に結像されると、光強度に対応した光電流がフオ
トダイオードPD1に流れ、それに応じて寄生容量
C1′に信号電荷が蓄積される。次に、シフトレジ
スタSRの制御の下にMOSトランジスタTR11を
適宜の時間オン状態とすることにより、寄生容量
C1′に蓄積された信号電荷は信号線１０を介し負
荷抵抗１３を通して放電されて、出力端子１１か
ら読出される。以下同様にして順次光電変換素子
LE2，LE3，…，LEnによつて原稿像を読出す。
ところで、上述した原稿読取装置は、例えば、
光電変換素子は８ドツト／mmの密度で210mm（日
本工業規格Ａ列４番の用紙幅）前後にわたつて並
設されており、シフトレジスタSRを駆動するた
めのクロツクパルスによつて生じる雑音あるいは
MOSトランジスタTR11，TR12，TR13，…，
TR1oのオン／オフ動作時にゲートから混入する
雑音が信号線１０に誘起され電荷信号の信号対雑
音比（Ｓ／Ｎ比）を著しく劣化させるという問題
があつた。
光電変換素子は８ドツト／mmの密度で210mm（日
本工業規格Ａ列４番の用紙幅）前後にわたつて並
設されており、シフトレジスタSRを駆動するた
めのクロツクパルスによつて生じる雑音あるいは
MOSトランジスタTR11，TR12，TR13，…，
TR1oのオン／オフ動作時にゲートから混入する
雑音が信号線１０に誘起され電荷信号の信号対雑
音比（Ｓ／Ｎ比）を著しく劣化させるという問題
があつた。
また、信号電荷を読出す時に放電されずに残つ
た信号電荷の一部は、雑音の原因となるととも
に、当該装置の動作を遅延させるという問題があ
つた。
た信号電荷の一部は、雑音の原因となるととも
に、当該装置の動作を遅延させるという問題があ
つた。
本発明は上記実情に鑑みてなされたもので、出
力信号のＳ／Ｎ比の劣化を防ぐとともに、高速に
動作する原稿読取装置を提供することを目的とす
る。
力信号のＳ／Ｎ比の劣化を防ぐとともに、高速に
動作する原稿読取装置を提供することを目的とす
る。
そこで本発明では、複数の光電変換素子の各々
に対して、第１の制御線からの制御信号に応じて
前記光電変換素子に対する充放電を制御する第１
のスイツチング素子と、駆動電源に並列に接続さ
れ、前記光電変換素子の出力線が制御側に接続さ
れ当該各光電変換素子に蓄積された電荷量に応じ
て出力を増幅する増幅素子と、電圧読出し用の抵
抗素子とが直列に接続されたバツフアアンプと、
前記増幅素子と前記抵抗素子との接続点からの出
力線に接続され、第２の制御線からの制御信号に
応じて前記出力線に出力される電圧出力の読出し
を制御する第２のスイツチング素子とを配設し、
さらに、各光電変換素子のうちの一つの光電変換
素子に対応する第１のスイツチング素子を制御す
る第１の制御線を、その光電変換素子以外の光電
変換素子に対応する第２のスイツチング素子を制
御する第２の制御線に共通に接続して、読取りの
対象となつている光電変換素子に対応する第２の
スイツチング素子をオン状態にして、その光電変
換素子に蓄積した電荷をバツフアアンプを通して
電圧に変換し、その変換された電圧を読み出すと
同時に、既に読出しの終わつた他の（前段の）光
電変換素子に対応する第１のスイツチング素子を
オン状態にすることによつて、当該読出しの終わ
つた他の光電変換素子の寄生容量の一つに蓄積さ
れている雑音電荷を放電させ、当該光電変換素子
を初期状態にすることにより、動作時の駆動ノイ
ズを除去して、出力信号とノイズの比（Ｓ／Ｎ
比）の劣化を防ぐとともに、高速な読取り動作を
可能とする。
に対して、第１の制御線からの制御信号に応じて
前記光電変換素子に対する充放電を制御する第１
のスイツチング素子と、駆動電源に並列に接続さ
れ、前記光電変換素子の出力線が制御側に接続さ
れ当該各光電変換素子に蓄積された電荷量に応じ
て出力を増幅する増幅素子と、電圧読出し用の抵
抗素子とが直列に接続されたバツフアアンプと、
前記増幅素子と前記抵抗素子との接続点からの出
力線に接続され、第２の制御線からの制御信号に
応じて前記出力線に出力される電圧出力の読出し
を制御する第２のスイツチング素子とを配設し、
さらに、各光電変換素子のうちの一つの光電変換
素子に対応する第１のスイツチング素子を制御す
る第１の制御線を、その光電変換素子以外の光電
変換素子に対応する第２のスイツチング素子を制
御する第２の制御線に共通に接続して、読取りの
対象となつている光電変換素子に対応する第２の
スイツチング素子をオン状態にして、その光電変
換素子に蓄積した電荷をバツフアアンプを通して
電圧に変換し、その変換された電圧を読み出すと
同時に、既に読出しの終わつた他の（前段の）光
電変換素子に対応する第１のスイツチング素子を
オン状態にすることによつて、当該読出しの終わ
つた他の光電変換素子の寄生容量の一つに蓄積さ
れている雑音電荷を放電させ、当該光電変換素子
を初期状態にすることにより、動作時の駆動ノイ
ズを除去して、出力信号とノイズの比（Ｓ／Ｎ
比）の劣化を防ぐとともに、高速な読取り動作を
可能とする。
以下、本発明の一実施例を添付図面を参照して
詳細に説明する。
詳細に説明する。
第４図は本発明に係る原稿読取装置の回路図を
示すもので、第３図と同様の機能を果たす部分に
ついては同一の符号を用いている。
示すもので、第３図と同様の機能を果たす部分に
ついては同一の符号を用いている。
電荷蓄積型光電変換素子としての各光電変換素
子LE1，LE2，LE3，…，LEnはその一方は共通
に結線されて電源１２に接続されており、他方は
シフトレジスタSRの適宜の制御の下にオン／オ
フ状態が切り換わる第１のスイツチング素子とし
てのMOSトランジスタTR21，TR22，TR23，…，
TR2oを介して接地されている。また当該光電変
換素子LE1，LE2，LE3，…，LEnに蓄積された
光強度に対応する信号電荷は前記したMOSトラ
ンジスタTR21，TR22，TR23，…，TR2oに後述
するように結線された第２のスイツチング素子と
してのMOSトランジスタTR31，TR32，TR33，
…，TR3oをON状態にしたときに、抵抗素子Ｒ１
と増幅素子TR４１とが直列に接続されたバツフ
アアンプBA１、抵抗素子Ｒ２と増幅素子TR４
２が直列に接続されたバツフアアンプBA２、抵
抗素子Ｒ３と増幅素子TR４３とが直列に接続さ
れたバツフアアンプBA３、…、抵抗素子Rnと増
幅素子TR４ｎとが直列に接続されたバツフアア
ンプBAnによつて電圧として信号線１０を介し
て出力端子１１から読出される。
子LE1，LE2，LE3，…，LEnはその一方は共通
に結線されて電源１２に接続されており、他方は
シフトレジスタSRの適宜の制御の下にオン／オ
フ状態が切り換わる第１のスイツチング素子とし
てのMOSトランジスタTR21，TR22，TR23，…，
TR2oを介して接地されている。また当該光電変
換素子LE1，LE2，LE3，…，LEnに蓄積された
光強度に対応する信号電荷は前記したMOSトラ
ンジスタTR21，TR22，TR23，…，TR2oに後述
するように結線された第２のスイツチング素子と
してのMOSトランジスタTR31，TR32，TR33，
…，TR3oをON状態にしたときに、抵抗素子Ｒ１
と増幅素子TR４１とが直列に接続されたバツフ
アアンプBA１、抵抗素子Ｒ２と増幅素子TR４
２が直列に接続されたバツフアアンプBA２、抵
抗素子Ｒ３と増幅素子TR４３とが直列に接続さ
れたバツフアアンプBA３、…、抵抗素子Rnと増
幅素子TR４ｎとが直列に接続されたバツフアア
ンプBAnによつて電圧として信号線１０を介し
て出力端子１１から読出される。
なお、上記各バツフアアンプBA１〜BAnの抵
抗素子と増幅素子との接続点からの出力線ｌ１〜
lnは、第４図に示すように、それぞれ対応する
MOSトランジスタTR３１〜TR３ｎに接続され
ている。また上記各バツフアアンプBA１〜BAn
は、それぞれ抵抗素子を介して駆動電源（−VD
に並列に接続されている。
抗素子と増幅素子との接続点からの出力線ｌ１〜
lnは、第４図に示すように、それぞれ対応する
MOSトランジスタTR３１〜TR３ｎに接続され
ている。また上記各バツフアアンプBA１〜BAn
は、それぞれ抵抗素子を介して駆動電源（−VD
に並列に接続されている。
MOSトランジスタTR３１〜TR３ｎのそれぞ
れの制御側（ゲート端子）は、それぞれ第２の制
御線Ｌ１２，Ｌ２２，Ｌ３２，…Ln２を介して
シフトレジスタSRに接続されている。その第２
の制御線Ｌ１２，Ｌ２２，Ｌ３２，…Ln２には、
第４図に示すように、MOSトランジスタTR２１
とTR３２、TR２２とTR３３、…，TR２ｎと
TR３１とが結線されるように、MOSトランジス
タTR２１〜TR２ｎの制御側（ゲート端子）に
それぞれ一端が接続された第１の制御線Ｌ１１，
Ｌ２１、…，Ln１の他端が接続されている。
れの制御側（ゲート端子）は、それぞれ第２の制
御線Ｌ１２，Ｌ２２，Ｌ３２，…Ln２を介して
シフトレジスタSRに接続されている。その第２
の制御線Ｌ１２，Ｌ２２，Ｌ３２，…Ln２には、
第４図に示すように、MOSトランジスタTR２１
とTR３２、TR２２とTR３３、…，TR２ｎと
TR３１とが結線されるように、MOSトランジス
タTR２１〜TR２ｎの制御側（ゲート端子）に
それぞれ一端が接続された第１の制御線Ｌ１１，
Ｌ２１、…，Ln１の他端が接続されている。
次に、本実施例による原稿読取装置の動作につ
いて説明する。
いて説明する。
まず、MOSトランジスタTR21を適宜の時間オ
ン状態として、光電変換素子LE1に電源１２によ
つてバイアス電圧−VBを印加する。このとき、
Ａ点の電位は零となる。次に、MOSトランジス
タTR21をオフ状態として、原稿像を光電変換素
子LE1上に結像すると光強度に対応した光電流IL
が矢印Ｌ方向に流れるので、Ａ点の電位は負方向
に変化する。一定時間経過後、MOSトランジス
タTR31を適宜の時間オン状態とすると、寄生容
量C1′に蓄積された信号電荷はバツフアアンプ
BA1によつて電圧として出力端子１１から取り出
される。
ン状態として、光電変換素子LE1に電源１２によ
つてバイアス電圧−VBを印加する。このとき、
Ａ点の電位は零となる。次に、MOSトランジス
タTR21をオフ状態として、原稿像を光電変換素
子LE1上に結像すると光強度に対応した光電流IL
が矢印Ｌ方向に流れるので、Ａ点の電位は負方向
に変化する。一定時間経過後、MOSトランジス
タTR31を適宜の時間オン状態とすると、寄生容
量C1′に蓄積された信号電荷はバツフアアンプ
BA1によつて電圧として出力端子１１から取り出
される。
以下同様にして、光電変換素子LE2，LE3，…，
LEnによつて原稿像を電圧として読み出す。
LEnによつて原稿像を電圧として読み出す。
なお、MOSトランジスタTR21，TR22，TR23，
…，TR2o乃至TR31，TR32，TR33，…，TR3oは
第４図に示すように、MOSトランジスタTR21と
TR32，TR22とTR33，…，TR2oとTR31というよ
うに結線されているので、例えば、MOSトラン
ジスタTR32をオン状態にして、光電変換素子
LE2の寄生容量C2′に蓄積された信号電荷に対応
する電圧を出力するときには、既に出力が終わつ
ている光電変換素子LE1のMOSトランジスタ
TR21もオン状態となり、寄生容量C1′の信号電荷
を放電し、かつ光電変換素子LE1にはバイアス電
圧−VBが印加されて初期状態になる。
…，TR2o乃至TR31，TR32，TR33，…，TR3oは
第４図に示すように、MOSトランジスタTR21と
TR32，TR22とTR33，…，TR2oとTR31というよ
うに結線されているので、例えば、MOSトラン
ジスタTR32をオン状態にして、光電変換素子
LE2の寄生容量C2′に蓄積された信号電荷に対応
する電圧を出力するときには、既に出力が終わつ
ている光電変換素子LE1のMOSトランジスタ
TR21もオン状態となり、寄生容量C1′の信号電荷
を放電し、かつ光電変換素子LE1にはバイアス電
圧−VBが印加されて初期状態になる。
また、MOSトランジスタTR21，TR22，TR23，
…，TR2o乃至TR31，TR33，…，TR3oがオン状
態となつている時間は十分にバイアス電圧が印加
されるのに必要な時間、あるいは光電変換素子
EL1，EL2，EL3，…，ELnに蓄積された信号電
荷が放電されるのに必要な時間である。
…，TR2o乃至TR31，TR33，…，TR3oがオン状
態となつている時間は十分にバイアス電圧が印加
されるのに必要な時間、あるいは光電変換素子
EL1，EL2，EL3，…，ELnに蓄積された信号電
荷が放電されるのに必要な時間である。
また、第４図に示した原稿読取装置は、同一基
板上に薄膜により形成される光電変換素子と、
ICにより形成されるスイツチング回路を、一体
で実装するために小型に実現することが可能であ
る。また、上記スイツチング回路はICでなく薄
膜により形成した、いわゆる薄膜トランジスタに
より構成すれば、さらに小型化が可能である。
板上に薄膜により形成される光電変換素子と、
ICにより形成されるスイツチング回路を、一体
で実装するために小型に実現することが可能であ
る。また、上記スイツチング回路はICでなく薄
膜により形成した、いわゆる薄膜トランジスタに
より構成すれば、さらに小型化が可能である。
以上、説明したように本発明によれば信号電荷
を電荷として出力せず電圧として出力することに
より、増幅器としては従来のような高速の電流電
圧変換増幅器を必要とせず、低価格の増幅器が可
能となり、又MOSトランジスタのオン・オフに
よるスパイル雑音の影響を受けずに、高速に動作
する原稿読取装置を得ることができる。
を電荷として出力せず電圧として出力することに
より、増幅器としては従来のような高速の電流電
圧変換増幅器を必要とせず、低価格の増幅器が可
能となり、又MOSトランジスタのオン・オフに
よるスパイル雑音の影響を受けずに、高速に動作
する原稿読取装置を得ることができる。
第１図は従来の密着型原稿読取装置の平面図、
第２図は第１図のＡ−A′線に沿つた断面図、第
３図は従来の密着型原稿読取装置の回路図、第４
図は本発明に係る原稿読取装置の回路図を示す。 １……絶縁性基板、２……光導電性薄膜、３…
…透明導電性薄膜、４……スイツチング回路、１
０……信号線、１１……出力端子、１２……電
源、１３……負荷抵抗、TR２１〜TR２ｎ、TR
３１〜TR３ｎ……MOSトランジスタ、TR４１
〜TR４ｎ……増幅素子、Ｒ１〜Rn……抵抗素
子、Ｌ１１〜Ln１……第１の制御線、Ｌ１２〜
Ln２……第２の制御線、ｌ１〜ln……出力線、−
VD……駆動電源。
第２図は第１図のＡ−A′線に沿つた断面図、第
３図は従来の密着型原稿読取装置の回路図、第４
図は本発明に係る原稿読取装置の回路図を示す。 １……絶縁性基板、２……光導電性薄膜、３…
…透明導電性薄膜、４……スイツチング回路、１
０……信号線、１１……出力端子、１２……電
源、１３……負荷抵抗、TR２１〜TR２ｎ、TR
３１〜TR３ｎ……MOSトランジスタ、TR４１
〜TR４ｎ……増幅素子、Ｒ１〜Rn……抵抗素
子、Ｌ１１〜Ln１……第１の制御線、Ｌ１２〜
Ln２……第２の制御線、ｌ１〜ln……出力線、−
VD……駆動電源。
Claims (1)
- 【特許請求の範囲】 １ 複数の電荷蓄積型光電変換素子が設けられた
原稿読取装置において、 第１の制御線からの制御信号に応じて前記光電
変換素子に対する充放電を制御する第１のスイツ
チング素子と、 駆動電源に並列に接続され、前記光電変換素子
の出力線が制御側に接続され当該各光電変換素子
に蓄積された電荷量に応じて出力を増幅する増幅
素子と、電圧読出し用の抵抗素子とが直列に接続
されたバツフアアンプと、 前記増幅素子と前記抵抗素子との接続点からの
出力線に接続され、第２の制御線からの制御信号
に応じて前記出力線に出力される電圧出力の読出
しを制御する第２のスイツチング素子と を前記各光電変換素子毎に設け、そのうちの一つ
の光電変換素子に対応する第１のスイツチング素
子を制御する第１の制御線を、その光電変換素子
以外の光電変換素子に対応する第２のスイツチン
グ素子を制御する第２の制御線に共通に接続した
ことを特徴とする原稿読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014928A JPS59140766A (ja) | 1983-02-01 | 1983-02-01 | 原稿読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014928A JPS59140766A (ja) | 1983-02-01 | 1983-02-01 | 原稿読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59140766A JPS59140766A (ja) | 1984-08-13 |
| JPH0328870B2 true JPH0328870B2 (ja) | 1991-04-22 |
Family
ID=11874623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014928A Granted JPS59140766A (ja) | 1983-02-01 | 1983-02-01 | 原稿読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59140766A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795829B2 (ja) * | 1988-07-26 | 1995-10-11 | 株式会社東芝 | 固体撮像装置 |
| US5262870A (en) * | 1989-02-10 | 1993-11-16 | Canon Kabushiki Kaisha | Image sensor in which reading and resetting are simultaneously performed |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186255A (ja) * | 1982-04-23 | 1983-10-31 | Toshiba Corp | 画像読取り装置 |
-
1983
- 1983-02-01 JP JP58014928A patent/JPS59140766A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59140766A (ja) | 1984-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0942593B1 (en) | Solid state image pickup apparatus | |
| US4678938A (en) | Solid-state image sensing apparatus having an automatic control loop | |
| EP0168030B1 (en) | Contact type image sensor and driving method therefor | |
| EP0441541B1 (en) | Photoelectric converting device | |
| US5317406A (en) | Image reading device and image information processing apparatus utilizing the same | |
| US6903771B2 (en) | Image pickup apparatus | |
| EP0653881A2 (en) | Solid-state image pickup device | |
| US4466020A (en) | Integrated imaging bar | |
| EP0576040B1 (en) | Photoelectric converter | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| US4876585A (en) | Contact type image sensor with separate charge transfer device | |
| US4459488A (en) | Photoelectric converting apparatus for delivering a compensated signal | |
| US4453187A (en) | Image sensor | |
| JPH0328870B2 (ja) | ||
| JPH06189204A (ja) | 固体撮像装置 | |
| KR940006933B1 (ko) | 콘택 영상 센서 | |
| JP2000106652A (ja) | 固体撮像装置 | |
| EP0233020B1 (en) | Switch array apparatus for use in a photoelectric conversion device | |
| JPS59108460A (ja) | 固体撮像装置 | |
| JPH0528023B2 (ja) | ||
| JP3903047B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| JPH07109423B2 (ja) | 画像読取装置 | |
| JPH08139851A (ja) | イメージセンサ | |
| JPS59229966A (ja) | 光学読取装置 | |
| JPH0624234B2 (ja) | １次元光電変換装置 |