JPH0328972A - マスクパターン検証方法 - Google Patents
マスクパターン検証方法Info
- Publication number
- JPH0328972A JPH0328972A JP1162658A JP16265889A JPH0328972A JP H0328972 A JPH0328972 A JP H0328972A JP 1162658 A JP1162658 A JP 1162658A JP 16265889 A JP16265889 A JP 16265889A JP H0328972 A JPH0328972 A JP H0328972A
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- mask pattern
- logic
- logical connection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、集積回路のマスクパターン設計におけるマ
スクパターンのレイアウト設計が正しく行われているか
を判別するためのマスクパターン検証方法に関するもの
である。
スクパターンのレイアウト設計が正しく行われているか
を判別するためのマスクパターン検証方法に関するもの
である。
集積回路のマスクパターン設計における検証項目として
、元の論理接続関係とマスクパターン上に実現した論理
接続関係とが一致しているか否かのマスクパターンの検
証がある。
、元の論理接続関係とマスクパターン上に実現した論理
接続関係とが一致しているか否かのマスクパターンの検
証がある。
すなわち第１５図に示すように、製造条件１００と回路
のシンボル接続図１０１とからレイアウｌ ト設計１０２を行い、マスクパターン図１０３を作成す
る。その後、マスクパターン図１０３が素子間の接続等
に誤りがなく作成されたかどうかを検証１０４する必要
がある。
のシンボル接続図１０１とからレイアウｌ ト設計１０２を行い、マスクパターン図１０３を作成す
る。その後、マスクパターン図１０３が素子間の接続等
に誤りがなく作成されたかどうかを検証１０４する必要
がある。
この検証方法として、従来の技術として第１６図に示す
ような方法が知られている。なお、（５２１）〜（Ｓ２
５）は各ステップを示す。すなわち、論理回路図を元に
マスクパターンを設計し、これをデジタイズし、マスク
パターンデータを得る（Ｓ２１） ．次いで、このマス
クパターンデータから論理素子および素子相互の接続関
係を抽出する（Ｓ２２） ．次いで、この抽出した論理
接続情報を用いて、次の３通りのいずれかの方法で検証
する。
ような方法が知られている。なお、（５２１）〜（Ｓ２
５）は各ステップを示す。すなわち、論理回路図を元に
マスクパターンを設計し、これをデジタイズし、マスク
パターンデータを得る（Ｓ２１） ．次いで、このマス
クパターンデータから論理素子および素子相互の接続関
係を抽出する（Ｓ２２） ．次いで、この抽出した論理
接続情報を用いて、次の３通りのいずれかの方法で検証
する。
（１）元の論理接続情報と自動比較照合する（Ｓ２３）
。
。
〔２〕論理シミュレーションを行う（５２４）。
〔３）論理シンボル図面に復元し、人間が目視で検証す
る（５２５） 上記（１）の自動比較照合は、被検証マスクパターン図
から論理接続情報を抽出し、また、元の論理回路図から
も論理接続情報を抽出する。これをソフト的に比較照合
し、エラー出力結果を得るものである． また、上記（２）の論埋シくユレーションによる検証方
法は、論理接続情報を抽出して、被検証マスクパターン
から論理回路図を作成し、これが正しく動作するかどう
か論理シミュレーションする方法である。
る（５２５） 上記（１）の自動比較照合は、被検証マスクパターン図
から論理接続情報を抽出し、また、元の論理回路図から
も論理接続情報を抽出する。これをソフト的に比較照合
し、エラー出力結果を得るものである． また、上記（２）の論埋シくユレーションによる検証方
法は、論理接続情報を抽出して、被検証マスクパターン
から論理回路図を作成し、これが正しく動作するかどう
か論理シミュレーションする方法である。
さらに、（３）の論理シンボル図復元による目視検証は
、論理回路図と元の論理回路図とを目視によって比較検
証する方法である。
、論理回路図と元の論理回路図とを目視によって比較検
証する方法である。
（発明が解決しようとする課題）
前記３通りの方法は下記の問題点がある。
（１）の自動比較照合による方法は、元の論理接続情報
が必要であり、マスクパターンデータだけでは検証でき
ないという問題があった。（２）の論理シミュレーショ
ンによる方法では、正誤の判定はできるが、誤り箇所の
限定が困難であるという問題があった。さらに、（３）
の論理シンボル図出力による方法では、目視にて検証す
るため、大規模回路に向かないという問題があった。
が必要であり、マスクパターンデータだけでは検証でき
ないという問題があった。（２）の論理シミュレーショ
ンによる方法では、正誤の判定はできるが、誤り箇所の
限定が困難であるという問題があった。さらに、（３）
の論理シンボル図出力による方法では、目視にて検証す
るため、大規模回路に向かないという問題があった。
この発明は、上記（１）の検証方法に関するもので、従
来の集積回路の大規模化に合わせ、「自動比較照合に要
する時間が増大する」および「誤り箇所限定が難しくな
る」という問題点を解決しようとするもので、大規模回
路においても誤り箇所検出が容易な集積回路のマスクパ
ターン接続検証方法を得ることを目的とする． （課題を解決するための手段） この発明に係わるマスクパターン検証方法は、マスクパ
ターンから論理接続情報を抽出する第１の手順と、この
第１の手順で得られた論理接続情報を論理シ主ユレーシ
ョンして出力結果を得る第２の手順と、この第２の手順
で得られた出力結果と、論理回路の論理接続情報を論理
シミュレーションの出力結果を比較照合し正誤出力信号
を検出する第３の手順と、この第３の手順で得られた正
誤出力信号情報に基づいて、第１の手順で得られた論理
接続情報および論理回路の論理接続情報からマスクパタ
ーンならびに回路の誤り論理接続情報を抽出する第４の
手順と、この第４の手順で得られるマスクパターンと論
理回路の誤り論理接続情報とを自動比較照合する第５の
手順とを含むものである． 〔作用〕 この発明においては、論理シミュレーションにより全回
路から正しい回路部分を除去し、検証の対象回路規模を
縮小してから論理回路情報を抽出し自動比較照合を行う
。
来の集積回路の大規模化に合わせ、「自動比較照合に要
する時間が増大する」および「誤り箇所限定が難しくな
る」という問題点を解決しようとするもので、大規模回
路においても誤り箇所検出が容易な集積回路のマスクパ
ターン接続検証方法を得ることを目的とする． （課題を解決するための手段） この発明に係わるマスクパターン検証方法は、マスクパ
ターンから論理接続情報を抽出する第１の手順と、この
第１の手順で得られた論理接続情報を論理シ主ユレーシ
ョンして出力結果を得る第２の手順と、この第２の手順
で得られた出力結果と、論理回路の論理接続情報を論理
シミュレーションの出力結果を比較照合し正誤出力信号
を検出する第３の手順と、この第３の手順で得られた正
誤出力信号情報に基づいて、第１の手順で得られた論理
接続情報および論理回路の論理接続情報からマスクパタ
ーンならびに回路の誤り論理接続情報を抽出する第４の
手順と、この第４の手順で得られるマスクパターンと論
理回路の誤り論理接続情報とを自動比較照合する第５の
手順とを含むものである． 〔作用〕 この発明においては、論理シミュレーションにより全回
路から正しい回路部分を除去し、検証の対象回路規模を
縮小してから論理回路情報を抽出し自動比較照合を行う
。
この発明を図面を基づいて以下にさらに詳しく説明する
。
。
第１図はこの発明のマスクパターン検証方法の実施例の
手順を示すフローチャートである。なお、（Ｓ１）〜（
５１０）は各ステップを示す．また、第２図はマスクパ
ターンから抽出した論理接続情報を図示したものであり
、第３図は回路の論理接続情報を図示したものである．
なお、第２図．第３図において、Ｉ−Ｐは素子で、Ｉ〜
Ｌ，Ｏはナンド回路、Ｍ，Ｐはノア回路、Ｎはノット回
路、Ａ〜Ｈは入力端子、Ｑ，Ｒは出力端子、Ｂ−ｐは信
号を示す。以下に手順の詳細を示す。
手順を示すフローチャートである。なお、（Ｓ１）〜（
５１０）は各ステップを示す．また、第２図はマスクパ
ターンから抽出した論理接続情報を図示したものであり
、第３図は回路の論理接続情報を図示したものである．
なお、第２図．第３図において、Ｉ−Ｐは素子で、Ｉ〜
Ｌ，Ｏはナンド回路、Ｍ，Ｐはノア回路、Ｎはノット回
路、Ａ〜Ｈは入力端子、Ｑ，Ｒは出力端子、Ｂ−ｐは信
号を示す。以下に手順の詳細を示す。
まず、元の論理回路から元の論理回路の接続情報を抽出
し（５１）、論理シミュレーションして（Ｓ２）、正誤
出力信号を検出する（Ｓ３）、次いで、元の論理回路の
誤り論理接続情報の抽出を行う（４）． 一方、ステップ（Ｓ１）の元の論理回路の接続情報に基
づいてマスクパターンデータを作成し、作成されたマス
クパターンの入出力部に文字情報を付与した後、第２図
に示すようなマスクパターンデータを得る（Ｓ５）。次
いでステップ（Ｓ５）で得たマスクパターンデータに対
し図形演算等を行い、第３図に示すように、論理接続情
報を抽出する（Ｓ６）。
し（５１）、論理シミュレーションして（Ｓ２）、正誤
出力信号を検出する（Ｓ３）、次いで、元の論理回路の
誤り論理接続情報の抽出を行う（４）． 一方、ステップ（Ｓ１）の元の論理回路の接続情報に基
づいてマスクパターンデータを作成し、作成されたマス
クパターンの入出力部に文字情報を付与した後、第２図
に示すようなマスクパターンデータを得る（Ｓ５）。次
いでステップ（Ｓ５）で得たマスクパターンデータに対
し図形演算等を行い、第３図に示すように、論理接続情
報を抽出する（Ｓ６）。
これが第１の手順である．次いでステップ（Ｓ６）で得
た論理接続情報を論理シ主エレーションし出力結果を得
る（５７），これが第２の手順である．次いでステップ
（Ｓ７）で得た論理シミュレーション結果から正誤出力
信号を検出する（Ｓａ），これが第３の手順である。上
述の比較照合の方法は、全ての入力信号の組．合せにお
いて、出力信号の数値が一致するものを正信号、そうで
ないものを誤信号とする。
た論理接続情報を論理シ主エレーションし出力結果を得
る（５７），これが第２の手順である．次いでステップ
（Ｓ７）で得た論理シミュレーション結果から正誤出力
信号を検出する（Ｓａ），これが第３の手順である。上
述の比較照合の方法は、全ての入力信号の組．合せにお
いて、出力信号の数値が一致するものを正信号、そうで
ないものを誤信号とする。
第２図．第３図の出力端子Ｑの出力は全ての人力信号の
組合せにおいて数値が一致するため正信号、第２図．第
３図の出力端子Ｒの出力信号は数値が不一致となる時間
ステップが存在するため誤信号となる。
組合せにおいて数値が一致するため正信号、第２図．第
３図の出力端子Ｒの出力信号は数値が不一致となる時間
ステップが存在するため誤信号となる。
次いで、ステップ（Ｓ６）で得た正誤出力信号情報を元
に誤り論理接続情報を得る（Ｓ９）。ステップ（Ｓ９）
を、さらに詳細に以下に説明する。なお、ステップ（Ｓ
４）と（Ｓ９）は第４の手順である。
に誤り論理接続情報を得る（Ｓ９）。ステップ（Ｓ９）
を、さらに詳細に以下に説明する。なお、ステップ（Ｓ
４）と（Ｓ９）は第４の手順である。
ここで、ステップ（Ｓ９）の具体的な手法を第４図に示
す。
す。
第４図で１０は論理接続情報、１１は正誤出力信号情報
、（５１１）〜（５１５）は各ステップを示す，まず、
第２図の入力端子Ａ〜Ｈ，出力端子Ｑ，Ｒおよび論理素
子を節、信号Ｂｘｐを枝とする第５図に示す有向グラフ
ａ’ （ｖｔ ．Ｅｌ ）を作成する（５１１） ． 次いで、有向グラフＧ１の有向枝の向きを全て逆にした
第６図に示す逆有向グラフＧ２を作成する（５１２）
，次いで、逆有向グラフＧ２において、ステップ（５１
２）で得た出力端子Ｑからの正出力信号の経路（節，有
向技）を正要素として抽出し格納する（５１３） ．次
いで、逆有向グラフＧ２から正要素を除去した部分有向
グラフＧ３を第７図のように作成する（５１４） ，次
いで、部分有向グラフＧ３の逆有向グラフＧ４を第８図
のように作成し、これを誤り論理接続情報とする（Ｓｔ
Ｓ）。
、（５１１）〜（５１５）は各ステップを示す，まず、
第２図の入力端子Ａ〜Ｈ，出力端子Ｑ，Ｒおよび論理素
子を節、信号Ｂｘｐを枝とする第５図に示す有向グラフ
ａ’ （ｖｔ ．Ｅｌ ）を作成する（５１１） ． 次いで、有向グラフＧ１の有向枝の向きを全て逆にした
第６図に示す逆有向グラフＧ２を作成する（５１２）
，次いで、逆有向グラフＧ２において、ステップ（５１
２）で得た出力端子Ｑからの正出力信号の経路（節，有
向技）を正要素として抽出し格納する（５１３） ．次
いで、逆有向グラフＧ２から正要素を除去した部分有向
グラフＧ３を第７図のように作成する（５１４） ，次
いで、部分有向グラフＧ３の逆有向グラフＧ４を第８図
のように作成し、これを誤り論理接続情報とする（Ｓｔ
Ｓ）。
なお、各グラフ０１〜Ｇ４において、マスクパターン上
の座標位置を付与しておけば、マスクパターン上の位置
に誤り素子を出力でき、エラー検索が容易になる． 再び第１図に戻り、ステップ（Ｓ４）で得た元の論理回
路の誤り論理接続情報とステップ（Ｓ９）で得たマスク
パターンの誤り論理接続情報を自動比較照合する（ｌ０
．これが第５の手順である．ステップ（Ｓ４）の詳細な
方法はステップ（Ｓ９）と同様であり、第３図より得ら
れる有向グラフがＧ″（第１０図〉、次いで有向グラフ
Ｇ ’ Ｉの逆有向グラフがＧ″（第１１図）、次いで
逆有向グラフＧ ”ノ部分有向グラフがＧ′ｓ（３４１
２図）、次いで部分有向グラフＧ′３の逆有向グラフが
Ｇ′４（第１３図）であり、これが誤り論理接続情報と
なる．次いで、ステップ（Ｓ９）およびステップ（Ｓ４
）で得た第８図および第１３図の逆有向グラフｃ４，ａ
” ４を自動比較照合する。自動比較照合する有向グ
ラフ間で有向枝の始点および終点側の節が一致した場合
、その有向枝を一致とすると第８図，第１２図の有向枝
ｇ．ｈ，ｐが一致する枝、有向枝１１，ｎが非一致な枝
となり、不一致な有向枝ｌ，ｎおよびそれに接続する節
を不一致な論理接続情報としてマスクパターン側（３４
９図）．回路側（第１４図）の各々で検出できる． 〔発明の効果〕 この発明は以上詳細に説明したように、マスクパターン
から論理接続情報を抽出する第１の手順と、この第１の
手順で得られた論理接続情報を論理シミュレーションし
て出力結果を得る第２の手順と、この′！ＪＩ２の手順
で得られた出力結果と、論理回路の論理接続情報を論理
シミュレーションの出力結果を比較照合し正誤出力信号
を検出する第３の手順と、この″ＪＳ３の手順で得られ
た正誤出力信号情報に基づいて、第１の手順で得られた
論理接続情報および論理回路の論理接続情報からマスク
パターンならびに回路の誤り論理接続情報を抽出する第
４の手順と、この第４の手順で得られるマスクパターン
と論理回路の誤り論理接続情報とを自動比較照合する第
５の手順とを有し、自動比較照合の対象となる論理接続
情報が集積回路全体でなく、あらかじめ誤りの可能性の
ある部分に限定して検証を行うことができるので、自動
比較照合に要する時間が集積回路全体の論理接続情報に
対して行うのに比べ大幅に短縮できる利点がある。
の座標位置を付与しておけば、マスクパターン上の位置
に誤り素子を出力でき、エラー検索が容易になる． 再び第１図に戻り、ステップ（Ｓ４）で得た元の論理回
路の誤り論理接続情報とステップ（Ｓ９）で得たマスク
パターンの誤り論理接続情報を自動比較照合する（ｌ０
．これが第５の手順である．ステップ（Ｓ４）の詳細な
方法はステップ（Ｓ９）と同様であり、第３図より得ら
れる有向グラフがＧ″（第１０図〉、次いで有向グラフ
Ｇ ’ Ｉの逆有向グラフがＧ″（第１１図）、次いで
逆有向グラフＧ ”ノ部分有向グラフがＧ′ｓ（３４１
２図）、次いで部分有向グラフＧ′３の逆有向グラフが
Ｇ′４（第１３図）であり、これが誤り論理接続情報と
なる．次いで、ステップ（Ｓ９）およびステップ（Ｓ４
）で得た第８図および第１３図の逆有向グラフｃ４，ａ
” ４を自動比較照合する。自動比較照合する有向グ
ラフ間で有向枝の始点および終点側の節が一致した場合
、その有向枝を一致とすると第８図，第１２図の有向枝
ｇ．ｈ，ｐが一致する枝、有向枝１１，ｎが非一致な枝
となり、不一致な有向枝ｌ，ｎおよびそれに接続する節
を不一致な論理接続情報としてマスクパターン側（３４
９図）．回路側（第１４図）の各々で検出できる． 〔発明の効果〕 この発明は以上詳細に説明したように、マスクパターン
から論理接続情報を抽出する第１の手順と、この第１の
手順で得られた論理接続情報を論理シミュレーションし
て出力結果を得る第２の手順と、この′！ＪＩ２の手順
で得られた出力結果と、論理回路の論理接続情報を論理
シミュレーションの出力結果を比較照合し正誤出力信号
を検出する第３の手順と、この″ＪＳ３の手順で得られ
た正誤出力信号情報に基づいて、第１の手順で得られた
論理接続情報および論理回路の論理接続情報からマスク
パターンならびに回路の誤り論理接続情報を抽出する第
４の手順と、この第４の手順で得られるマスクパターン
と論理回路の誤り論理接続情報とを自動比較照合する第
５の手順とを有し、自動比較照合の対象となる論理接続
情報が集積回路全体でなく、あらかじめ誤りの可能性の
ある部分に限定して検証を行うことができるので、自動
比較照合に要する時間が集積回路全体の論理接続情報に
対して行うのに比べ大幅に短縮できる利点がある。
第１図はこの発明のマスクパターン論理接続検証方法の
一実施例の手順を示すフローチャート、第２図はマスク
パターンの論理接続情報を示す図、第３図は回路の論理
接続情報を示す図、第４図は、第１図のステップ（Ｓ４
）． （５９）の誤り論理接続抽出方法を説明するため
のフローチャート、第５図は、第２図の入出力端子．論
理素子を節、信号を枝とした有向グラフ、第６図は、第
５図の逆有向グラフ、第７図は、第６図より出力端子Ｑ
を始点とする経路を除去した部分有向グラフ、第８図は
、第７図の逆有向グラフ、第９図は、第８図の自動比較
照合の結果を示す図、第１０図は、第３図の入出力端子
，論理素子を節、信号を枝とした有向グラフ、第１１図
は、第１０図の逆有向グラフ、第１２図は、第１０図よ
り出力端子Ｑを始点とする経路を除去した部分有向グラ
フ、第１３図は、第１２図の逆有向グラフであり、第３
図の誤り論理接続情報を示す図、第１４図は、第１３図
の自動比較照合の結果を示す図、第１５図は従来のレイ
アウト検証の説明図、第１６図は従来のレイアウト検証
方法の例を示すフローチャートである。 図中、（Ｓ１）〜（５１０） ， （Ｓｌｌ）〜（Ｓ
１５） は各ステップ、１０は論理接続情報、１１は正
誤出力信号情報、ＩＮＦは素子、Ａ−Ｈは人力端子、Ｑ
， Ｒは出力端子、ａＮｐは信号である。 第１図 第２図 ａ−ｐ：信号 第 ３ 図 第 ５ 図 第 ４ 図 第 ６ 図 第 ７ 図 Ｇ３ ８ 図 第 ９ 図 第 １１ 図 第 １０ 図 第 １２ 図 第 １３ 図 Ｇ２ 第 １４ 図 第 １５ 図 第 １６ 図 （５２１）
一実施例の手順を示すフローチャート、第２図はマスク
パターンの論理接続情報を示す図、第３図は回路の論理
接続情報を示す図、第４図は、第１図のステップ（Ｓ４
）． （５９）の誤り論理接続抽出方法を説明するため
のフローチャート、第５図は、第２図の入出力端子．論
理素子を節、信号を枝とした有向グラフ、第６図は、第
５図の逆有向グラフ、第７図は、第６図より出力端子Ｑ
を始点とする経路を除去した部分有向グラフ、第８図は
、第７図の逆有向グラフ、第９図は、第８図の自動比較
照合の結果を示す図、第１０図は、第３図の入出力端子
，論理素子を節、信号を枝とした有向グラフ、第１１図
は、第１０図の逆有向グラフ、第１２図は、第１０図よ
り出力端子Ｑを始点とする経路を除去した部分有向グラ
フ、第１３図は、第１２図の逆有向グラフであり、第３
図の誤り論理接続情報を示す図、第１４図は、第１３図
の自動比較照合の結果を示す図、第１５図は従来のレイ
アウト検証の説明図、第１６図は従来のレイアウト検証
方法の例を示すフローチャートである。 図中、（Ｓ１）〜（５１０） ， （Ｓｌｌ）〜（Ｓ
１５） は各ステップ、１０は論理接続情報、１１は正
誤出力信号情報、ＩＮＦは素子、Ａ−Ｈは人力端子、Ｑ
， Ｒは出力端子、ａＮｐは信号である。 第１図 第２図 ａ−ｐ：信号 第 ３ 図 第 ５ 図 第 ４ 図 第 ６ 図 第 ７ 図 Ｇ３ ８ 図 第 ９ 図 第 １１ 図 第 １０ 図 第 １２ 図 第 １３ 図 Ｇ２ 第 １４ 図 第 １５ 図 第 １６ 図 （５２１）
Claims (1)
- 論理回路に基づいて作成されたマスクパターンに対する
論理接続検証方法において、前記マスクパターンから論
理接続情報を抽出する第１の手順と、この第１の手順で
得られた論理接続情報を論理シミュレーションして出力
結果を得る第２の手順と、この第２の手順で得られた出
力結果と、前記論理回路の論理接続情報を論理シミュレ
ーションの出力結果を比較照合し正誤出力信号を検出す
る第３の手順と、この第３の手順で得られた正誤出力信
号情報に基づいて、前記第１の手順で得られた論理接続
情報および前記論理回路の論理接続情報からマスクパタ
ーンならびに論理回路の誤り論理接続情報を抽出する第
４の手順と、この第４の手順で得られるマスクパターン
と前記論理回路の誤り論理接続情報とを自動比較照合す
る第５の手順とを含むことを特徴とするマスクパターン
検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162658A JPH0328972A (ja) | 1989-06-27 | 1989-06-27 | マスクパターン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162658A JPH0328972A (ja) | 1989-06-27 | 1989-06-27 | マスクパターン検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0328972A true JPH0328972A (ja) | 1991-02-07 |
Family
ID=15758818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162658A Pending JPH0328972A (ja) | 1989-06-27 | 1989-06-27 | マスクパターン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0328972A (ja) |
-
1989
- 1989-06-27 JP JP1162658A patent/JPH0328972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ghosh et al. | Test generation and verification for highly sequential circuits | |
| US10055341B2 (en) | To-be-stubbed target determining apparatus, to-be-stubbed target determining method and non-transitory recording medium storing to-be-stubbed target determining program | |
| JPH08146093A (ja) | 順序回路の故障箇所推定方法 | |
| JPH02297080A (ja) | 集積回路マスクパターン検証方法 | |
| US6965853B2 (en) | Back annotation apparatus for carrying out a simulation based on the extraction result in regard to parasitic elements | |
| JPS63129466A (ja) | 回路接続検査装置 | |
| US20060053400A1 (en) | Method for correcting layout errors | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPH05151295A (ja) | テストパタン判定装置および方法 | |
| Harris et al. | Comparing Circuit Connectivity Between All-Metal GDS Layouts. | |
| JPS61187047A (ja) | 論理回路シミユレ−シヨン方式 | |
| JPH02113371A (ja) | 回路接続支援システム | |
| JPH10123211A (ja) | 故障シミュレーション方法及びその装置 | |
| JPH1183959A (ja) | テストパターン発生装置、テストパターン発生方法およびテストパターン発生プログラムを記録した媒体 | |
| Weiss et al. | Design verification and functional testing of finite state machines | |
| JPH09252054A (ja) | レイアウトパターン検証方法 | |
| CN113742154A (zh) | 扫描链修复方法、装置及芯片 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPH0727535B2 (ja) | 回路の照合方法 | |
| JP2001298088A (ja) | レイアウトデータの検証方法 | |
| JPH08179959A (ja) | 論理回路シミュレーション方式 | |
| JPH08320888A (ja) | 回路抽出方法 | |
| JPH04165573A (ja) | 論理検証装置 |