JPH03291058A - 高能率符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

本発明は、デジタル画像Ｒ等のようにデジタル画像信号
を記録する装置において用いられ、デジタル画像信号の
データ量を圧縮する高能率符号化装置に関する［０００
２］

【従来の技術】

図３４は、例えばＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ
　ｏｎ　Ｃｏｎｓｕｍｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ、
　Ｖｏｌ、　３４．　Ｎｏ。３　（ＡＵＧＵＳＵＴ、１
９８８）　（７）　”ＡＮ　ＥＸＰＥＲＩＭＥＮＴＡＬ
　ＤＩＧＩＴＡＬ　ＶＣＲＷＩＴＨ４０ＭＭ　ＤＲＵＭ
、５ＩＮＧＬＥ　ＡＣＴＵＡＴＯＲＡＮＤ　ＤＣＴ−Ｂ
ＡＳＥＤ　ＢＩＴ−ＲＡＴＥ　ＲＥＤＬＪＣＴＩＯＮ　
”に示されている従来の高能率符号化装置の構成を示す
ブロック図である。図において１は、入力されるデジタ
ル画像を複数のブロックに分割するブロック化回路であ
り、ブロック化回路１は、各ブロックの画像信号をＤＣ
Ｔ回路２へ出力する。ＤＣＴ回路２は、ブロック化回路
１がら出力される画像信号の各ブロックに対してＤｉｓ
ｃｒｅｔｅ　Ｃｏ５１ｎｅ　Ｔｒａｎｓｆｏｒｍ（以下
ＤＣＴと略す）を施して、変換係数を量子化器３へ出力
する。量子化器３は、量子化ステップが異なる複数の量
子化テーブルを保持し、ブロック内において変換係数に
応じて最適の量子化テーブルを選択して量子化し、量子
化した変換係数を可変長符号器４へ出力する。可変長符
号器４は、量子化された変換係数を可変長符号化し、可
変長符号化した変換係数をバッファメモリ５へ出力する
。バッファメモリ５は、可変長符号化された画像信号を
固定レートで変換して記憶する。制御器６は、バッファ
メモリ５がオーバフローしないように、量子化器３の量
子化パラメータを選定すると共に可変長符号器４で符号
化される変換係数を選定する。 ［０００３］ 次に、具体的な動作について説明する。入力されるデジ
タル画像信号は例えば輝度信号と２つの色差信号とから
なり、これらの信号はブロック化回路１において時分割
多重され、例えば８画素×８ラインのブロックに分割さ
れてＤＣＴ回路２へ出力される。ＤＣＴ回路２では、各
ブロックの画像信号に対して、画像信号をＸ（ｉ、ｊ）
（ｉ、ｊ＝ｏ、１．・・・　７）と表すと、次式による
水平方向の８点ＤＣＴが施される。 ［０００４］

【数１】 ［０００５］ 変換された画像信号ｆ　（０，ｊ）、ｆ　（ｍ、ｊ）に
対して次式による垂直方向の８点ＤＣＴが施されて、画
像信号は変換係数Ｆ　（ｍ、ｎ）（ｍ、ｎ＝０．１゜・
・・、７）として表され、量子化器３へ出力される。 ［０００６］

【数２】 ［０００７］ 求められた変換係数は、量子化器３において、その変換
係数の内容と制御器６からの量子化パラメータとに基づ
いて選定された量子化ステップに従って量子化される。 変換係数の内容が、高いコントラストの立上がり部分の
画像を示す場合には粗い量子化ステップが選定され、そ
の内容が、／ＪＮ振幅のデイテール部分の画像を示す場
合には細かい量子化ステップが選定される。 ［０００８］ 量子化された変換係数は、可変長符号器４において可変
長符号化された後、バッファメモリ５に蓄えられる。バ
ッファメモリ５に蓄えられられているデータ量は、バッ
ファメモリ５がオーバフローしないように制御器６によ
り検知されている。制御器６は、バッファメモリ５に蓄
えられられているデータ量に応じて量子化パラメータを
選定してそれを量子化器３へ出力すると共に、このデー
タ量に応じて可変長符号器４で符号化される変換係数を
選定してそれを可変長符号器４へ出力する。そして、バ
ッファメモリ５に蓄えられたデータは、固定レートで読
出される。 ［０００９］ 図３５は、例えば前述した文献に開示された従来の他の
高能率符号化装置の構成を示すブロック図である。図に
おいて、図３４と同番号を付した部分は同様の部分を示
すので、これらの説明は省略する。この例では、ブロッ
ク化回路１と量子化器３との間に、ＤＣＴ回路２で得ら
れた変換係数に対してウェイティングを施すウェイティ
ング器７を設けている。量子化器３は、ウェイティング
を施された各変換係数を量子化する。 ［００１０］ 次に、動作について説明する。前述の例と同様に、ブロ
ック化回路１において分割された各ブロックの画像信号
に対して、ＤＣＴ回路２において、水平方向及び垂直方
向の８点ＤＣＴが施され、変換係数Ｆ　（ｍ、ｎ）がウ
ェイティング器７へ出力される。ＤＣＴ回路２からの各
変換係数はウェイティング器７によりウェイティングを
施される。具体的には、８画素×８ラインの各ブロック
に対するＤＣＴ演算の結果を図３６に示すような４つの
領域に分割した場合、高い空間周波数に対して人間の視
覚が鈍いことを利用して、高い空間周波数成分が含まれ
るＦ４の領域には低レートのウェイティングを行い、低
い空間周波数成分が含まれるＦｌの領域には高レートの
ウェイティングを行うようなウェイティング係数Ｗ　（
ｍ、ｎ）を用いる（図３７参照）。

【００１月 【数３】 ［００１２］ ウェイティングが施された変換係数は、量子化器３へ出
力される。これから以降の量子化器３．バッファメモリ
５及び制御器６における動作は、図３４に示したものと
同じであるので、その説明は省略する。 ［００１３］

【発明が解決しようとする課題】

従来の高能率符号化装置は以上のように構成されている
が、量子化ステップの選定と、ウェイティング器の構成
とについて以下に述べるような問題があった。 ［００１４］ 変換係数Ｆ　（ｍ、ｎ）から次式により求められる交流
電力Ｅに応じて、量子化器３にて量子化ステップが選定
される。 ［００１５］

【数４】 ［００１６］ この交流電力Ｅの値が小さいときは細かいステップで量
子化され、Ｅが大きいときは粗いステップで量子化され
る。つまり、画像の振幅変化が小さいデイテー像信号の
変化が少ない平坦な背景である平坦部に高いコントラス
トで線が入っているような画像では、その画像ブロック
は粗く量子化されるが、復号器側において逆ＤＣＴが施
されると、量子化誤差がブロック全体に広がって平坦部
にまでノイズが重畳される。このような平坦部のノイズ
は視覚的に大変目立つので、画質を大きく劣化させると
いう問題がある。 ［００１７］ また、例えば８×８のブロックサイズの変換係数に対し
てウェイティングを施すためには８２＝６４種類の乗算
器が必要であり、ウェイティング器のサイズが大きいと
いう問題がある。 ［００１８］ 本発明はこのような問題を解決するためになされたもの
であり、画質劣化が目立ち易い平坦部においても復号器
側で良好な画質を保つことができるように画像信号を量
子化でき、また、少数の乗算器を用いて、画質劣化が目
立たない画像信号圧縮を行うことができる高能率符号化
装置を提供することを目的とする。 ［００１９］

【課題を解決するための手段】

本願の第１発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎にブロック化するブロック化手段と、
ブロック化された画像信号に対して直交変換を施す直交
変換手段と、直交変換により得られる変換係数を量子化
する量子化手段と、ブロック化手段から出力される画像
信号の各ブロックを更に複数のサブブロックに分割する
と共に各サブブロック内の隣接画素間の画像信号の差の
絶対値の総和から判定基準値を求める手段と、量子化手
段が量子化する際の量子化ステップをこの判定基準値に
基づいて決定する手段とを備えることを特徴とする。 ［００２０］ 本願の第２発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎にブロック化するブロック化手段と、
ブロック化された画像信号に対して直交変換を施す直交
変換手段と、直交変換により得られる変換係数に対して
ウェイティングを施すウェイティング手段と、ブロック
化手段から出力される画像信号の各ブロックを更に複数
のサブブロックに分割すると共に各サブブロック内の隣
接画素間の画像信号の差の絶対値の総和から判定基準値
を求める手段と、ウェイティング手段におけるウェイテ
ィング係数をこの判定基準値に基づいて決定する手段と
を備えることを特徴とする。 ［００２１］ 本願の第３発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎にブロック化するブロック化手段と、
ブロック化された画像信号に対して直交変換を施す直交
変換手段と、直交変換により得られる変換係数を量子化
する量子化手段と、ブロック化手段から出力される画像
信号の各ブロックを更に複数のサブブロックに分割する
と共に各サブブロック内の画素の画像信号の最大値及び
最小値を求める手段と、量子化手段が量子化する際の量
子化ステップをこの最大値及び最ｔＪ）値に基づいて決
定する手段とを備えることを特徴とする。 ［００２２］ 本願の第４発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎にブロック化するブロック化手段と、
ブロック化された画像信号に対して直交変換を施す直交
変換手段と、直交変換により得られる変換係数に対して
ウェイティングを施すウェイティング手段と、ブロック
化手段から出力される画像信号の各ブロックを更に複数
のサブブロックに分割すると共に各サブブロック内の画
素の画像信号の最大値及び最小値を求める手段と、ウェ
イティング手段におけるウェイティング係数をこの最大
値及び最小値に基づいて決定する手段とを備えることを
特徴とする。 ［００２３］ 本願の第５発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎にブロック化するブロック化手段と、
ブロック化された各ブロックに対して直交変換を施す直
交変換手段と、各ブロック内の画素数より少数の采算器
を有し、直交変換により得られる変換係数に対してウェ
イティングを施すウェイティング手段とウェイティング
が施された変換係数を可変長符号化する手段とを備える
ことを特徴とする。 ［００２４］ 次元にブロック化するブロック化手段と、ブロック化さ
れた画像信号に対して３次元ブロック単位の直交変換を
施す直交変換手段と、直交変換により得られる変換係数
を量子化する量子化手段と、ブロック化手段から出力さ
れる画像信号の各ブロックを更に複数のサブブロックに
分割すると共に各サブブロック内の隣接画素間の画像信
号の差の絶対値の総和から判定基準値を求める手段と、
量子化手段が量子化する際の量子化ステップをこの判定
基準値に基づいて決定する手段とを備えることを特徴と
する。 ［００２５］ 本願の第７発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎に３次元にブロック化するブロック化
手段と、ブロック化された画像信号に対して３次元ブロ
ック単位の直交変換を施す直交変換手段と、直交変換に
より得られる変換係数に対してウェイティングを施すウ
ェイティング手段と、ブロック化手段から出力される画
像信号の各ブロックを更に複数のサブブロックに分割す
ると共に各サブブロック内の隣接画素間の画像信号の差
の絶対値の総和から判定基準値を求める手段と、ウェイ
ティング手段におけるウェイティング係数をこの判定基
準値に基づいて決定する手段とを備えることを特徴とす
る。 ［００２６］ 本願の第８発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎に３次元にブロック化するブロック化
手段と、ブロック化された画像信号に対して３次元ブロ
ック単位の直交変換を施す直交変換手段と、直交変換に
より得られる変換係数を量子化する量子化手段と、ブロ
ック化手段から出力される画像信号の各ブロックを更に
複数のサブブロックに分割すると共に各サブブロック内
の画素の画像信号の最大値及び最小値を求める手段と、
量子化手段が量子化する際の量子化ステップをこの最大
値及び最小値に基づいて決定する手段とを備えることを
特徴とする。 ［００２７］ 本願の第９発明の高能率符号化装置は、デジタル画像信
号を複数の画素毎に３次元にブロック化するブロック化
手段と、ブロック化された画像信号に対して３次元ブロ
ック単位の直交変換を施す直交変換手段と、直交変換に
より得られる変換係数に対してウェイティングを施すウ
ェイティング手段と、ブロック化手段から出力される画
像信号の各ブロックを更に複数のサブブロックに分割す
ると共に各サブブロック内の画素の画像信号の最大値及
び最小値を求める手段と、ウェイティング手段における
ウェイティング係数をこの最大値及び最小値に基づいて
決定する手段とを備えることを特徴とする。 ［００２８］ 本願の第１０発明の高能率符号化装置は、デジタル画像
信号を複数の画素毎に３次元にブロック化するブロック
化手段と、ブロック化された各ブロックに対して３次元
ブロック単位の直交変換を施す直交変換手段と、各ブロ
ック内の２次元平面に含まれる画素数より少数の乗算器
を有し、直交変換により得られる変換係数に対してウェ
イティングを施すウェイティング手段と、ウェイティン
グが施された変換係数を可変長符号化する手段とを備え
ることを特徴とする。 ［００２９］

【作用】

第Ｌ　　３，６．８発明の高能率符号化装置にあっては
、ブロック化されたデジタル画像信号を更にサブブロッ
クに分割し、各サブブロック内の画素の画像信号に応じ
て基準の判定値を算出し、この判定値に基づいて画像状
態を判定して適切な量子化ステップを選定する。各ブロ
ック毎に、画質劣化が目立ちやすい平坦部があるか、ま
たは復号器側において量子化誤差が出やすい画像である
かを検出し画質劣化が目立たない画像部分では圧縮率が
大きい低レートの量子化を行い、画質劣化が目立ちやす
い画像部分では圧縮率が小さい高レートの量子化を行う
。 そうすると、平坦部においてもノイズが目立たない画像
信号を出力できる。 ［００３０］ 第２．４，７．９発明の高能率符号化装置にあっては、
ブロック化されたデジタル画像信号を更にサブブロック
に分割し、各サブブロック内の画素の画像信号に応じて
基準の判定値を算出し、この判定値に基づいて画像状態
を判定して適切なウェイティング係数を選定する。各ブ
ロック毎に、画質劣化が目立ちやすい平坦部があるか、
または復号器側において量子化誤差が出やすい画像であ
るかを検出し、画質劣化が目立たない画像部分では圧縮
率が大きい低レートのウエイテイングを行い、画質劣化
が目立ちやすい画像部分では圧縮率が小さい高レートの
ウェイティングを行う。そうすると、平坦部においても
ノイズが目立たない画像信号を出力できる。 ［００３月 第５，１０発明の高能率符号化装置にあっては、各ブロ
ック内の画素数より少数の乗算器を有するウェイティン
グ手段を用いて、変換係数に対するウェイティングを施
す。具体的には、各ブロック内の水平方向のシーケンシ
−の次数と垂直方向のシーケンシ−の次数とに適したウ
ェイティング係数を用いてウェイティングを施す。この
ようにすると、例えばＮＸＮの大きさの各ブロック内に
おいて、Ｎ２／４個以下の乗算器にてウェイティングを
施すことが可能となる。 ［００３２］

【実施例】

以下本発明をその実施例を示す図面に基づいて詳述する
。 ［００３３］ 本発明の第１実施例の構成を示す図１において、１，４
．５は夫々、入力されるデジタル画像を複数のブロック
に分割するブロック化回路、適応量子化器１２の出力を
可変長符号化する可変長符号器、可変長符号器４の出力
を記憶するバッファメモリであり、これらは図３４また
は図３５の従来例に示されているものと同等である。第
１実施例はこれら以外に、ブロック化回路１からの画像
信号の各ブロックに対して直交変換を施す直交変換回路
１１と、直交変換回路１１からの変換係数に対して適応
した量子化を行う複数の量子化テーブルを有する適応量
子化器１２と、ブロック化回路１において分割された各
ブロックを更に複数個のサブブロックに分割し、量子化
テーブルの選定基準となる第１及び第２の判定基準値を
演算して出力する判定基準値演算部１３と、判定基準値
演算部１３からの出力に基づいて量子化テーブルを選定
してその内容を適応量子化器１２へ出力する判定器１４
と、バッファメモリ５がオーバフローしないように量子
化ステップの選定を制御する制御器１５とを有する。な
お、量子化テーブルは、固定のステップ幅をもつ一様量
子化器であっても、ステップ幅が一定でない非線形量子
化器であってもよい。 ［００３４］ 図２に示すように、判定基準値演算部１３は、ブロック
化回路１から出力される画像信号の各ブロックを例えば
４個のサブブロックに分割するサブブロック化回路２１
と、各サブブロック内において水平方向及び垂直方向に
隣接する画素間の画像信号の差の絶対値の総和を求める
４個の演算器２２．２３．２４．２５と、４個の演算器
の出力の最小値Ａを検出する最ｌＪ１値検出器２６と、
４個の演算器の出力の最大値Ｂを検出する最大値検出器
２７と、最大値検出器２７の出力Ｂから最小値検出器２
６の出力Ａを減算する減算器２８とを有する。判定基準
値演算部１３から、最小値検出器２６の出力Ａが第１の
判定基準値として、また減算器２８の出力Ｃ（＝Ｂ−Ａ
）が第２の判定基準値として、判定器１４へ出力される
。 ［００３５］ 次に、動作について説明する。ブロック化回路１に入力
されるデジタル画像信号（輝度信号と２つの色差信号ま
たはＲＧＢ信号）は、ブロック化回路１において時分割
多重され、例えば８画素×８ラインを１つのブロックと
するように分割される。分割された画像信号の各ブロッ
クは、直交変換回路１１及び判定基準値演算部１３へ出
力される。直交変換回路１１においては、画像信号に対
してＤｉｓｃｒｅｔｅＣｏｓｉｎｅ　Ｔｒａｎｓｆｏｒ
ｍ（Ｄ　ＣＴ　）等の直交変換が施される。直交変換回
路１１からの出力である変換係数は、適応量子化器１２
へ出力される。 ［００３６］ 判定基準値演算部１３においては、図３に示すように、
ブロック化回路１から出力された８画素×８ラインの各
ブロックが、４画素×４ラインの４つのサブブロックｙ
、ｙｙ、ｙ　　に分割される。ここで、各サブブロック
ｙ１．ｙ２．ｙ３．ｙ４１　　２’　　３　　４ の画像信号を夫々ｙ　　（ｉ、ｊ）、ｙ　　（ｉ、ｊ）
　　ｙ３（ｉ、ｊ）、ｙ　　（ｉｌ　　　　　　　　　
２　　　　　　　　　　　　　　　　　　　４ｊ）（ｉ
、ｊ＝１．２，３．４）とする。演算器２２．２３．２
４．２５にサブブロックｙ１．ｙ２．ｙ３．ｙ４の各画
像信号が夫々入力される。演算器２２は、サブブロック
ｙ　に対して、サブブロックｙ１内の水平方向及び垂直
方向の隣接画素間の画像信号の差の絶対値の総和ｖ１を
次式のように演算する。 ［００３７］

【数５】 ［００３８］ 式のように演算する。 ［００３９］

【数６】 ［００４０］ るだめの第１の判定基準値として判定器１４へ出力する
と共に、減算器２８へ出力する。一方、最大値検出器２
７ハ、演算器２２．２３．２４．２５（７）出力ｖ１．
Ｖ２．ｖ３．Ｖ４の最大値Ｂ＝ＭＡＸ（ｖｌ、Ｖ２．ｖ
３．ｖ４）を検出して減算器２８へ出力する。減算器２
８は、Ｂ−Ａを演算してその差Ｃを求め、減算値Ｃを量
子化ステップを選定するための第２の判定基準値として
判定器１４へ出力する。 ［００４１］ 第１の判定基準値Ａは画像の平坦部分を検出するもので
あり、この第１の判定基準値Ａが小さい場合はそのブロ
ックに復号器側で画質劣化が目立ちやすい平坦部分があ
ることを示す。一方、第２の判定基準値Ｃは画像の変化
を検出するものであり、この第２の判定基準値Ｃが大き
いほど、そのブロックでは画像の変化が大きくて復号器
側で量子化誤差が出やすいことを示す。 ［００４２］ 判定器１４は、このように求められる第１．第２の判定
基準値Ａ、Ｃに応じて、適応量子化器１２において変換
係数を量子化する際の量子化ステップを選定する。 適応量子化器１２は、量子化ステップが異なる量子化テ
ーブル、例えば高レートの量子化テーブルと中レートの
量子化テーブルと低レートの量子化テーブルとを保持し
ている。高レートの量子化テーブルは量子化ステップが
細かい量子化テーブルであり、中レートの量子化テーブ
ルは量子化ステップが中程度の量子化テーブルであり、
低レートの量子化テーブルは量子化ステップが粗い量子
化テーブルである。判定器１４は、第１．第２の判定基
準値Ａ、Ｃに応じて、この３つの量子化テーブルの中か
ら図４または図５に基づいて最適の量子化テーブルを選
定する。 第１の判定基準値Ａが小さい場合、そのブロックには画
質劣化が目立ちやすい平坦部があるので、高レートまた
は中レートの量子化テーブルを選定する。また第２の判
定基準値Ｃが大きい場合、そのブロックはブロック内で
画像変化が大きく変化して復号器側で量子化誤差が発生
しやすいので、量子化ステップが細かい高レートの量子
化テーブルを選定する。 ［００４３］ 判定器１４の動作を具体的に説明する。ここでは、説明
を簡単にするために、サブブロック内の隣接画素間の画
像信号の差の絶対値の総和Ｖ　　（ｎ＝１．２，３゜４
）の代わりに、その平均変動量Ｍ　　＝Ｖ　　／２４を
用いることとする。 　　　　ｎ ［００４４］ 図６（ａ）は、平坦な背景に高いコントラストで１本の
斜め線が入っているブロックである。このブロックは、
平坦な部分に量子化ノイズが広がっていて復号器側で劣
化が目立ちやすい画像であるので、高レートの量子化テ
ーブルで量子化されればよい。このブロックにおける各
サブブロック内の平均変動量が、Ｍ１＝２、Ｍ　　＝２
．Ｍ３＝１０．Ｍ４＝３３である。この場合の判定基準
値Ａ／２４．　Ｃ／２４は夫々、 Ａ／２４＝ＭＩＮ　（Ｍｌ、Ｍ２．Ｍ３．Ｍ４’ｒ　＝
２Ｃ／２４＝ＭＡＸ　（Ｍ、、Ｍ２．Ｍ３．Ｍ４）　−
ＭＩＮ　（Ｍｌ、Ｍ２．Ｍ３．Ｍ４）　＝３１となり、
図７の判定図ではα点に位置するので、判定器１４は高
レートの量子化テーブルを選定する。 ［００４５］ 図６（ｂ）は、平坦な背景にあまりコントラストが高く
ないエツジがあるブロックである。このブロックは、平
坦な部分があるので低レートの量子化テーブルを用いる
ことはできないが、コントラストがあまり高くないこと
がら復号器側における量子化誤差は小さいので、中レー
トの量子化テーブルで量子化されればよい。このブロッ
クにおける各サブブロック内の平均変動量が、Ｍ１＝２
２Ｍ２＝３、Ｍ３＝１４．Ｍ４＝Ｉ５である。この場合
の判定基準値Ａ／２４．　Ｃ／２４は夫々、Ａ／２４＝
２、Ｃ／２４＝１３となり、図７の判定図ではβ点に位
置するので、判定器１４は中レートの量子化テーブルを
選定する。 ［００４６］ 図６（Ｃ）は、全体にわたってコントラストの変化が大
きいブロックである。 このブロックは、復号器側において量子化誤差は目立ち
にくいので、低レートの量子化テーブルで量子化されて
圧縮率が高められればよい。このブロックにおける各サ
ブブロック内の平均変動量が、Ｍ１＝２８９Ｍ２＝３０
１Ｍ３＝２４１Ｍ４＝１６である。この場合の判定基準
値Ａ／２４．　Ｃ／２４は夫々、Ａ／２４＝１６、Ｃ／
２４＝１４となり、図７の判定図では７点に位置するの
で、判定器１４は低レートの量子化テーブルを選定する
。 ［００４７］ ところで、量子化ステップの選定基準、つまり３つの量
子化テーブルの各占有率は図４２図５において異なって
おり、この図４９図５の何れを判定図とするかが、制御
器１５によって決定される。制御器１５は、バッファメ
モリ５に蓄えられているデータ量を感知しており、バッ
ファメモリ５がオーバフローしないように、適応量子化
器１２において変換係数が量子化されるときのレートを
調節する役割を果たす。即ち、制御器１５は、バッファ
メモリ５の記憶容量に十分な余裕があるときは、例えば
図４の判定図に示したような選定基準をとって高レート
の量子化テーブルを選定する割合が高くなるようにし、
一方、バッファメモリ５が飽和状態に近くなったときに
は、図５の判定図に示したような選定基準をとって低レ
ートの量子化テーブルを選択する割合が高くなるように
する。このようにして制御器１５は、変換係数がバッフ
ァメモリ５へ出力される際のレートを調節している。 ［００４８］ 上述したような判定器１４０選定結果に従って、適応量
子化器１２はブロック毎に適切な量子化ステップを選択
し、直交変換回路１１から出力される変換係数を量子化
して、選択した量子化ステップ及び量子化された変換係
数を可変長符号器４へ出力する。可変長符号化された変
換係数は、バッファメモリ５に蓄えられた後、固定レー
トにて読出されて外部へ送出される。 ［００４９］ なお、上記実施例では、水平方向及び垂直方向に隣接す
る画素間の画像信号の差から、第１．第２の判定基準値
Ａ、Ｃを求めたが、特に、飛び越し走査における１フイ
ールド内で処理がなされる場合には、垂直方向の隣接画
素間の距離が離れているので、平坦部を検出するための
第１の判定基準値については、水平方向のみの隣接画素
間の画像信号の差を用いるだけでもよい。 ［００５０］ このような変形例における判定基準値演算部１３の構成
を図８に示す。この判定向の隣接画素間の画像信号の差
の絶対値の総和を求める演算器３１．３２．３３．３４
と各演算器３１．３２．３３．３４において求められた
値の中から最小値を検出する最小値検出器３５と、４つ
の各サブブロック内の垂直方向の隣接画素間の画像信号
の差の絶対値の総和を求める演算器３６．３７．３８．
３９と、演算器３１．３６の出力を加算する加算器６０
と、演算器３２．３７の出力を加算する加算器６１と、
演算器３３．３８の出力を加算する加算器６２と、演算
器３４．３９の出力を加算する加算器６３と、各加算器
６０、６１．６２．６３の出力の中から最小値を検出す
る最小値検出器２６と、各加算器６０゜６１、６２．６
３の出力の中から最大値を検出する最大値検出器２７と
、最大値検出器２７の出力から最小値検出器２６の出力
を減算する減算器２８とを有する。 ［００５１］ 次に、動作について説明する。サブブロック化回路２１
から出力された４つのサブブロックｙ１．ｙ２．ｙ３．
ｙ４の画像信号を、夫々ｙ１　　（ｉ、ｊ）　　ｙ２　
　（ｉ、ｊ）、ｙ　　（ｉ、ｊ）、ｙ４　　（ｉ、ｊ）
（ｉ、ｊ＝１．２，３．４）とする。演算器３１．３２
．３３．３４にサブブロックｙ１．ｙ２．ｙ３．ｙ４が
夫々入力される。演算器３１は、サブブロックｙ１内の
水平方向の隣接画素間の画像信号の差の絶対値の総和Ｖ
ｈ□を次式のように演算する。 ［００５２］

【数７】 ［００５３］ また、他の演算器３２．３３．３４も同様に、サブブロ
ックｙ２．ｙ３．ｙ４内の水平方向の隣接画素間の画像
信号の差の絶対値の総和Ｖｈ２”ｈ３”ｈ４を次式のよ
うに演算する。 ［００５４］

【数８】 ［００５５］ 最小値検出器３５ハ、演算器３１．３２．３３．３４（
７）出力Ｖｈｌ”　ｈ２−　ｖｈ３”　ｈ４ノ最小値Ａ
＝Ｍ工Ｎ（ｖｈｌ、Ｖｈ２．ｖｈ３．ｖｈ４）ヲ検出シ
テ出力スル。コノ最小値Ａｈは、適応量子化器１２にお
ける量子化ステップを選定するための第１の判定基準値
として判定器１４へ出力される。 ［００５６］ 一方、演算器３６．３７．３８．３９にもサブブロック
ｙ１．ｙ２．ｙ３．ｙ４が夫々入力される。演算器３６
は、サブブロックｙ１内の垂直方向の隣接画素間の画像
信号の差の絶対値の総和ＶＶ１を次式のように演算する
。 ［００５７］

【数９】 ［００５８］ また、他の演算器３７．３８．３９も同様に、サブブロ
ックｙ２．ｙ３．ｙ４内の垂直方向の隣接画素間の画像
信号の差の絶対値の総和ｖｖ２”ｖ３”ｖ４を次式のよ
うに演算する。 ［００５９］

【数１０１ ［００６０］ 算される。同様に、加算器６１．６２．６３にてＶ　（
＝■ｈ２＋Ｖｖ３）、Ｖ３　（＝Ｖｈ３）を検出して減
算器２８へ出力する。また、最大値検出器２７は、加算
器６０．６１．６２て減算器２８へ出力する。減算器２
８は、最大値Ｂと最小値Ａとの差Ｃを演算して出力する
。この減算値Ｃは量子化ステップを選定するための第２
の判定基準値として、判定器１４へ出力される。 ［００６１］ なお、以降の動作は前述した実施例と同様であるので、
その説明は省略する。 ［００６２］ 次に、本発明の第２実施例について説明する。 ［００６３］ 前述した第１実施例にあっては、量子化ステップを選定
するための第２の判定基準値として、最大値Ｂから最小
値Ａを減算した減算値Ｃを採用したが、これに代えて、
最大値Ｂを採用してもよい。第１実施例において、最大
値Ｂを第２の判１実施例と同様に、最小値Ａである。 ［００６４］ 第２実施例の構成を示す図９において、１．　４．　５
．１１．１２．１４．１５は夫々、ブロック化回路、可
変長符号器、バッファメモリ、直交変換回路、適応量子
化器判定器、制御器であり、これらは図１に示されてい
るものと同等であるので、ここでは説明を省略する。ま
た、１６は図１０にその構成を示す第２実施例における
判定基準値演算部である。判定基準値演算部１６の構成
は、図２に示す判定基準値演算部１３の構成に比べて、
減算器２８を除去した点が異なっており、判定基準値演
算部１６は、サブブロックｙ１．ｙ２．ｙ３．ｙ４内に
おける水平方向及び垂直方向の隣接画素間の画像信号の
差の絶対値の総和ｖ１．ｖ２．ｖ３．ｖ４の最小値Ａ、
、大値Ｂを検出し、最小値Ａ、最最大値夫夫を、量子化
ステップを決定するための第１゜第２の判定基準値とし
て判定器１４へ出力する。 ［００６５］ 次に、動作について説明する。判定器１４は、このよう
に求められる第１．第２の判定基準値Ａ、Ｂに応じて、
適応量子化器１２が変換係数を量子化するための量子化
ステップを、図１１または図１２に基づいて選定する。 ここで、図６に示すような画像ブロックを例として図１
３の判定図に基づいて、判定器１４の動作を具体的に説
明する。各サブブロック内の平均変動量が、Ｍ１＝２．
Ｍ２＝２．Ｍ３＝１０゜Ｍ４＝３３である図６（ａ）で
は、Ａ／２４＝２．Ｂ／２４＝３３となり、図１３の判
定図ではα点に位置するので、判定器１４は高レートの
量子化テーブルを選定する。また、各サブブロック内の
平均変動量が、Ｍ　　＝２．Ｍ　　＝３．Ｍ３に１４．
　Ｍ４　””１５である図６（ｂ）では、Ａ／２４＝２
、Ｂ／２４＝１５となり、図１３の判定図ではβ点に位
置するので、判定器１４は中レートの量子化テーブルを
選定する。各サブブロック内の平均変動量が、Ｍ１＝２
８．Ｍ２＝３０．Ｍ３＝２４．Ｍ４＝１６である図６（
Ｃ）では、Ａ／２４＝１６、Ｂ／２４＝３０となり、図
１３ノ判定図では７点に位置するので、判定器１４は低
レートの量子化テーブルを選定する。 ［００６６］ なお、他の動作は、前述の第１実施例と同じであるので
、その説明は省略する。また、第１実施例と同様に、特
に、飛び越し走査における１フイールド内で処理がなさ
れる場合には、垂直方向の隣接画素間の距離が離れてい
るので、平坦部を検出するための第１の判定基準値につ
いては、水平方向のみの隣接画素間の画像信号の差を用
いるだけでもよい。このような変形例における判定基準
値演算部１８の構成を図１４に示す。図１４において、
図８と同番号を付したものは同一部分を示す。この判定
基準値演算部１８は、各サブブロック内の水平方向の隣
接画素間の画像信号の差の絶対値の総和Ｖ　　（ｎ＝１
．２，３．４）の最小値Ａｈを第１のｎ 判定基準値として判定器１４へ出力すると共に、各サブ
ブロック内の垂直方向の隣接画素間の画像信号の差の絶
対値の総和Ｖ　と絶対値の総和ｖｈｎとの加算値Ｖｎｎ の最大値Ｂを第２の判定基準値として判定器１４へ出力
する。 ［００６７］ 次に、本発明の第３実施例について説明する。 ［００６８］ 第３実施例では、適応量子化器１２における量子化ステ
ップの選定基準が異なっている。第３実施例の構成を示
す図１５において、１．　４．　５．１１．１２．１５
は夫々ブロック化回路、可変長符号器、バッファメモリ
、直交変換回路、適応量子化器、制御器であり、これら
は図１に示されているものと同等であるので、ここでは
説明を省略する。また、１７は、１個のブロックを複数
個のサブブロックに分割し、各サブブロックのダイナミ
ックレンジにおける最小値及び最大値に基づいて適応量
子化器１２での量子化ステップを選定する判定器である
。判定器１７は、図１６に示すように、ブロック化回路
１から出力される各ブロックを４個のサブブロックに分
割するサブブロック化回路２１と、各サブブロックのダ
イナミックレンジ（最小値及び最大値）を求めるダイナ
ミックレンジ検出器４１．４２．４３．４４と、ダイナ
ミックレンジ検出器４１．４２．４３．４４からの出力
の最小値を検出する最小値検出器４５と、ダイナミック
レンジ検出器４１．４２．４３．４４からの出力の最大
値を検出する最大値検出器４６と、最大値検出器４６の
出力から最小値検出器４５の出力を減算する減算器４７
と、最小値検出器４５からの出力及び減算器４７からの
出力に基づいて適応量子化器１２へ量子化ステップを選
定するための制御信号を出力する制御信号発生器４８と
を有する。 ［００６９］ 次に、動作について説明する。第１実施例と同様に、ブ
ロック化回路１にて８画素×８ラインに分割された画像
信号は、サブブロック化回路２１により更に各ブロック
が４画素×４ラインの４つのサブブロックｙ１．ｙ２．
ｙ３．ｙ４に分割される。ここで、各サブブロックｙ、
ｙｙｙ　　の画像信号を夫々ｙ１　　（ｉ、ｊ）１　　
２’　　３’　　４ ｙ　　（ｉ、ｊ）、ｙ３　　（ｉ、ｊ）　　ｙ４　　（
ｉ、ｊ）（ｉ、ｊ＝１．２，３．４）とする。ダイナミ
ックレンジ検出器４１．４２．４３．４４は、サブブロ
ックｙ１．ｙ２．ｙ３、ｙ４の画像信号に応じて、各サ
ブブロックのダイナミックレンジＤＲ１，ＤＲ２゜ＤＲ
３，ＤＲ４を下式のように演算して出力する。 ［００７０１ ＤＲ＝ＭＡＸ　（ｙｌ　（ｉ、ｊ）：　ｉ、ｊ＝１．２
，３．４）−ＭＩＮ　（ｙｌ　（ｉ、ｊ）；　ｉ、ｊ＝
１．２，３．４）ＤＲ＝ＭＡＸ　（ｙ２　（ｉ、ｊ）：
　ｉ、ｊ＝１．２，３．４）−ＭＩＮ　（ｙ２　（ｉ、
ｊ）：　ｉ、Ｊ＝１．２，３．４）ＤＲ＝ＭＡＸ　（ｙ
３　（ｉ、ｊ）：　ｉ、ｊ＝１．２，３．４）−ＭＩＮ
　（ｙ３　（ｉ、ｊ）：　１．ｊ＝１．２，３．４）Ｄ
Ｒ＝ＭＡＸ　（ｙ４　（ｉ、ｊ）：　ｉ、ｊ＝１．２，
３．４）−ＭＩＮ　（ｙ４　（ｉ、ｊ）：　ｉ、ｊ＝１
．２，３．４）［００７１３ 最小値検出器４５は、ダイナミックレンジ検出器４１．
４２．４３．４４の出力ＤＲ１，ＤＲＤＲＤＲの最小値
Ｄ＝ＭＩＮ（ＤＲｌ、ＤＲ２，ＤＲ３，ＤＲ４）を検出
して２’　　　　３＝　　　　４ 減算器４７及び制御信号発生器４８へ出力する。一方、
最大値検出器４６は、ダイナミックレンジ検出器４１．
４２．４３．４４の出力ＤＲ１，ＤＲ２，ＤＲ３，ＤＲ
４の最大値Ｅ＝ＭＡＸ（ＤＲｌ、ＤＲ２，ＤＲ３，ＤＲ
４）を検出して減算器４７へ出力する。最小値り、最大
値Ｅは減算器４７で減算されてＦ＝Ｅ−Ｄが求められ、
減算値Ｆは制御信号発生器４８へ出力される。 ［００７２］ 最小値検出器４５の出力りが小さい場合はそのブロック
に復号器側で画質劣化が目立ちやすい平坦部分があり、
この場合には高レートまたは中レートの量子化が必要で
ある。一方、減算器４７の出力Ｆが大きい場合はブロッ
ク内で画像の変化が大きくて復号器側で量子化誤差が出
やすいことを示すので、出力りが小さくて出力Ｆが大き
い場合には高レートの量子化が必要である。 ［００７３］ 制御信号発生器４８は、出力り、Ｆ（＝Ｅ−Ｄ）に応じ
て、図１７または図１８に基づいて、適応量子化器１２
が最適の量子化ステップを選択するための制御信号を適
応量子化器１２へ出力する。ここで、図６に示すような
画像ブロックを例にして図１９の判定図に基づいて、判
定器１７（制御信号発生器４８）の動作を具体的に説明
する。 ［００７４］ 図６（ａ）にあっては、各サブブロック内のダイナミッ
クレンジが、８ビツトに量子化された画像信号の一例に
おいては、ＤＲ１＝９．ＤＲ２＝８．ＤＲ３＝７８、　
ＤＲ４＝１１４である。この場合のり、Ｆ（＝Ｅ−Ｄ）
は夫々、Ｄ＝ＭＩＮ　（ＤＲｌ、ＤＲ２，ＤＲ３，ＤＲ
４）　＝８Ｆ＝ＭＡＸ（ＤＲｌ、ＤＲ２，ＤＲ３，ＤＲ
４）−ＭＩＮ　（ＤＲｌ、ＤＲ２，ＤＲ３，ＤＲ４）　
＝１０６となり、図１９の判定図ではα点に位置するの
で、判定器１７は高レートの量子化テーブルを選定する
。また、各サブブロック内のダイナミックレンジが、Ｄ
Ｒ１＝８、ＤＲ２＝７．ＤＲ３＝６４．ＤＲ４＝５７で
ある図６（ｂ）では、Ｄ＝７．Ｆ＝５７となり、図１９
の判定図ではβ点に位置するので、判定器１７は中レー
トの量子化チー・プルを選定する。各サブブロック内の
ダイナミックレンジが、ＤＲ１＝６１゜６６となり、図
１９の判定図では７点に位置するので、判定器１７は低
レートの量子化テーブルを選定する。 ［００７５］ ［００７６］ 次に、本発明の第４実施例について説明する。 ［００７７］ 本発明の第４実施例を示す図２０において、１．４．　
５．１１．１３．１５は夫々、ブロック化回路、可変長
符号器、バッファメモリ、直交変換回路、判定基準値演
算部、制御器であり、これらは図１に示されているもの
と同等のものである。また１８は直交変換回路１１から
出力された変換係数に対して適応したウェイティングを
施す適応ウェイティング器、１９は判定基準値演算部１
３からの出力に基づいて適応ウェイティング器１８にお
けるウェイティング係数を選定する判定器である。なお
、判定基準値演算部１３は図２に示す内部構成をなして
いる。 ［００７８］ 次に、動作について説明する。 ［００７９］ 前述した第１実施例と同様に、判定基準値演算部１３に
て演算された最大値Ａ及び減算値Ｃが、第１．第２の判
定基準値として判定器１９に入力される。判定器１９は
、この第１．第２の判定基準値Ａ、Ｃに応じて、図４ま
たは図５に基づいて、適応ウェイティング器１８におい
て用いるべきウェイティング係数を選定する。ここで、
例えば適応ウェイティング器１８は以下に示す３種類の
レートのウェイティング係数を保持している。 ［００８０］ 【数１１】 Ｗ、（ｍ、　　ｎ）　＝　１ （ｍ、１１＝：Ｑ、　　Ｌ　　２ｔ　・・・。 ［００８１］ Ｗｌ　（ｍ、ｎ）を高レートのウェイティング係数、Ｗ
２　（ｍ、ｎ）を中レートのウェイティング係数、Ｗ３
　　（ｍ、ｎ）を低レートのウェイティング係数と夫々
呼ぶことにする。第１の判定基準値Ａが小さい場合、そ
のブロックには復号器側で画質劣化が目立ちやすい平坦
部があるので、高レートまたは中レートのウェイティン
グを施す。また第２の判定基準値Ｃが大きい場合、その
ブロックはブロック内で画像が大きく変化して復号器側
で量子化誤差が発生しやすいので、Ａが小さくＣが大き
い場合、高い空間周波数の影響が無視できないので、高
レートのウェイティングを施す。 ［００８２］ ここで、図６に示すような画像ブロックを例として判定
器１９の動作を具体的に説明する。なお、ここでは、高
レート、中レート、低レートの選定基準は、第１の実施
例と同じ基準（図７）とする。平坦な部分に量子化ノイ
ズが広がっていて劣化が目立ちやすい画像である図６（
ａ）では、高レートのウェイティングを施す。図７の判
定図ではα点に位置するので、判定器１９は高レートの
ウェイティング係数Ｗ１　（ｍ、ｎ）を選定する。平坦
な背景にあまりコントラストが高くないエツジがある図
６（ｂ）では、平坦な部分があるので低レートのウェイ
ティングを用いることはできないが、コントラストがあ
まり高くないことから復号器側における量子化誤差は小
さいので、中レートのウェイティングを施す。図７の判
定図ではβ点に位置するので、判定器１９は中レートの
ウェイティング係数Ｗ２　　（ｒｎｎ）を選定する。全
体にわたってコントラストの変化が大きい図６（ｃ）で
は、量子化誤差は目立ちにくいので低レートのウェイテ
ィングで圧縮率を高めることができる。図７の判定図で
はγ点に位置するので、判定器１９は低レートのウェイ
ティング係数Ｗ３　（ｍ、ｎ）を選定する。 ［００８３］ 上述したような判定器１９の選定結果に従って、適応ウ
ェイティング器１８はブロック毎に適切なウェイティン
グ係数を選択し、直交変換回路１１から出力される変換
係数にウェイティングを施し、ブロック毎のウェイティ
ング係数とウェイティングを施した変換係数とを可変長
符号器４へ出力する。適応ウェイティング器１８の出力
は可変長符号器４にて可変長符号化され、バッファメモ
リ５に蓄えられる。バッファメモリ５に蓄えられたデー
タは、固定レートにて読出される。 ［００８４］ ところで、制御器１５はバッファメモリ５に蓄えられて
いるデータ量を感知し、バッファメモリ５がオーバフロ
ーしないように、ウェイティング係数の選定を制御する
。即ち、バッファメモリ５の記憶容量に十分な余裕があ
るときは、例えば図４の判定図に示したような選定基準
をとって高レートのウェイティング係数を選定する割合
が高くなるようにし、一方、バッファメモリ５が飽和状
態に近くなったときには、図５の判定図に示したような
選定基準をとって低レートのウェイティング係数を選定
する割合が高くなるようにする。 ［００８５］ なお、この第４実施例においても、第１実施例と同様に
、特に、飛び越し走査における１フイールド内で処理が
なされる場合には、垂直方向の隣接画素間の距離が離れ
ているので、平坦部を検出するための第１の判定基準値
については、水平方向のみの隣接画素間の画像信号の差
を用いるだけでもよい。このような場合には、判定基準
値演算部１３の構成を図８に示すようにすればよい。 ［００８６］ 次に、本発明の第５実施例について説明する。 ［００８７］ 前述した第４実施例にあっては、ウェイティング係数を
選定するための第２の判定基準値として減算値Ｃを採用
したが、これに代えて、最大値Ｂを採用してもよい。第
４実施例において、第２の判定基準値として最大値Ｂを
採用した例が第５実施例である。なお、第１の判定基準
値は、第４実施例と同様に、最小値Ａである。第５実施
例の構成を示す図２１において、１．４．　５．１１．
１５．１８．１９は夫々、ブロック化回路、可変長符号
器、バッファメモリ、直交変換回路、制御器、適応ウェ
イティング器、判定器であり、これらは図２０に示され
ているものと同等のものである。また、１６は図１０に
その構成を示す第２実施例と同等の判定基準値演算部で
ある。この第５実施例は、第４実施例においてウェイテ
ィング係数の選定基準を第２実施例と同じにしたもので
ある。従って、この第５実施例の動作は第２．第４実施
例を適宜参照することにより、容易に理解できるのでそ
の説明は省略する。 ［００８８］ 次に、本発明の第６実施例について説明する。 ［００８９］ 第６実施例は、第４実施例において、適応ウェイティン
グ器１８におけるウェイティング係数の選定基準を、前
述した第３実施例と同様にした例である。第６実施例の
構成を示す図２２において、１．　４．　５．１１．１
５．１８は夫々、ブロック化回路、可変長符号器、バッ
ファメモリ、直交変換回路、制御器、適応ウェイティン
グ器であり、これらは図２０に示されているものと同等
のものであり、また、２０は図１６にその構成を示す第
３実施例の判定器１７と同様の判定器である。この第６
実施例の動作は、第３．第４実施例を適宜参照すること
により、容易に理解できるのでその説明は省略する。 ［００９０］ なお、上述の各実施例では１個のブロックを４個のサブ
ブロックに分割したが必ずしも４分割する必要なはく、
１ブロツクの大きさ等により任意にサブブロックの個数
を決定すればよい。 ［００９１］ また、量子化ステップまたはウェイティング係数を選定
する際に２種類の判定基準値を用いることとしたが、２
種類である必要はなく、ｎ種類（ｎ≧１）の判定基準値
を用いてよい。ｎ＝１である場合、例えばサブブロック
内の水平方向及び垂直方向の隣接画素間の画像信号の差
の絶対値の総和を判定基準値とし、この判定基準値に基
づいて、量子化ステップまたはウェイティング係数を選
定することとしてもよい。 ［００９２］ 次に、本発明の第７実施例について説明する。 ［００９３］ 第７実施例の構成を示す図２３において、高能率符号化
装置は、ブロック化回路１と、直交変換回路１１と、直
交変換回路１１から出力される変換係数に対してつ工イ
テイングを施すウェイティング器５１と、可変長符号化
する可変長符号器４とを有する。ウェイティング器５１
は、図２４に示すように、ブロック内の画素をジグザグ
的にスキャニングするジグザグスキャニング回路５２と
、複数のウェイティング係数を収納しているウェイティ
ングテーブル５３と、変換係数にウェイティング係数を
乗算する乗算器５４とを有する。 ［００９４］ 次に、動作について説明する。入力されたデジタル画像
信号は、ブロック化回路１において時分割多重され、複
数画素毎にブロック化される。このブロック化回路１か
ら出力される各ブロックは、直交変換回路１１において
例えばＤＣＴ変換等の直交変換を施される。直交変換回
路１１から出力される変換係数は、ウェイティング器５
１によりウェイティングが施される。ウェイティング器
５１の出力は、可変長符号器４により可変長符号化され
る。 ［００９５］ 以下、ウェイティング器５１の動作について詳述する。 例えば、ブロック化回路１が８画素×８ラインのブロッ
ク（画像信号ｘ　（ｉ、ｊ）（ｉ、ｊ＝０．１．・・・
７））を出力する場合、直交変換回路１１は８×８個の
変換係数Ｆ　（ｍ、ｎ）（ｍ、ｎ＝ｏ、　　１．・・・
、７）を出力する。ここで変換係数は、図２５に示すよ
うなジグザグスキャニングの特性を持つジグザグスキャ
ニング回路５２により１次元的なデータ列に並び換えら
れ、ジグザグスキャニング回路５２はスキャニングした
順に乗算器５４へ変換係数Ｆ　（ｍ、ｎ）を出力する。 また、ジグザグスキャニング回路５２は、各データ列に
対するジグザグスキャニングのアドレス情報をウェイテ
ィングテーブル５３へ出力する。このアドレス情報によ
りウェイティングテーブル５３はアクセスされ、ウェイ
ティングテーブル５３はジグザグスキャニング回路５２
の出力データに対するウェイティング係数Ｗを乗算器５
４へ出力する。 ［００９６］ ここで、ウェイティング係数は、例えば図２６に示すよ
うに８種類の乗算器により決定されており、具体的にウ
ェイティング係数Ｗは、水平方向のシーケンシ−の次数
ｍと垂直方向のシーケンシ−の次数ｎとの最大値Ｍ＝Ｍ
ＡＸ　（ｍ、ｎ）　　（ｍ、ｎ＝０．１．・・・、７）
を用いて以下の式で示される。 ［００９７］

【数１２】 ［００９８］ ジグザグスキャニング回路５２から出力される変換係数
Ｆ　（ｍ、ｎ）とウェイティングテーブル５３から出力
されるウェイティング係数Ｗ　（Ｍ）とは乗算器５４に
入力されて、以下に示すように変換係数にウェイティン
グが施される。 ［００９９］

【数１３】 Ｆ’　　（ｍ、ｎ）＝Ｆ　（ｍ、ｎ）ＸＷ　（Ｍ）［０
１００３ ウェイティング器５１の動作を更に具体的に示すために
、１３．５ＭＨｚで８ｂｉｔに量子化されたある４：２
：２のコンポーネントデジタル画像データ（情報量は１
６６Ｍｂｐｓ）を考える。８画素×８ラインのブロック
に対してＤＣＴ変換を施した６４個のＤＣＴ変換係数Ｆ
　（ｍ、ｎ）に対してα＝０．６のウェイティングを用
いた場合、ウェイティングを施されたＤＣＴ変換係数Ｆ
’　　（ｍ、ｎ）を図２７に示すようなビットマツプ表
によって、ランレングス符号化を行いその情報量を計算
した結果、画像データは５４．７Ｍ　ｂ　ｐ　ｓであっ
た。復号系では図２８に示すように、ウェイティングさ
れた後に符号化されたＤＣＴ変換係数Ｆ’　　（ｍ、ｎ
）を復号器５５によって復号し、さらに逆ウェイティン
グ器５６では以下に示すように、ウェイティング係数Ｗ
　（Ｍ）の逆数をＦ’　　（ｍ、ｎ）に掛けてＦ″　（
ｍ、ｎ）を得る。 ［０１０１］

【数１４】 Ｆ“　（ｍ、ｎ）＝Ｆ’　　（ｍ、ｎ）Ｘ１／Ｗ　（Ｍ
）［０１０２］ さらに逆ＤＣＴ回路５７では、Ｆ″　（ｍ、ｎ）に逆Ｄ
ＣＴを施して再生画像Ｘ１（ｉ、ｊ）を得る。ここで、
再生画像Ｘｉ　　（１，ｊ）に対して１ブロツク内での
ＳＮ比を下記のように定義すると、前述のサンプル画像
の場合、ＳＮ比はＹ信号が４３．５ｄＢ、Ｒ−Ｙが４４
．６ｄＢ、Ｂ−Ｙが４５．０　ｄ　Ｂであった。 ［０１０３］

【数１５】 ［０１０４］ 一方、従来のウェイティングにおいて、α＝０．７とし
た場合、情報量は５４．８Ｍｂｐｓ、ＳＮ比はＹ信号が
４３．５ｄＢ、Ｒ−Ｙが４４．６ｄＢ、Ｂ−Ｙが４５．
０　ｄ　Ｂであって、本発明例の場合と同様の結果が得
られる。ところが、従来のウェイティングでは、ウェイ
ティング器ノ采算器の個数は６４種類必要である。 ［０１０５］ 上記実施例ではウェイティング器は、水平方向と垂直方
向のシーケンシ−の次数の最大値により８種類のウェイ
ティング係数によって構成されていたが、必ずしも水平
、垂直方向のシーケンシ−の次数の最大値によってウェ
イティング係数を選択する必要はなく、図２５に示すジ
グザグスキャニングの順番に従ってウェイティング係数
を選択してもよい。 ［０１０６］ この場合ウェイティング係数は、ジグザグスキャニング
が斜め方向にスキャニングを繰り返すので、この斜め方
向のスキャニングを最小の範囲として、このスキャニン
グの範囲内では、同一のウェイティング係数が選択され
るようにして合計８種類のウェイティング係数を用意す
る。例えばＤＣＴ変換係数Ｆ　（ｍ、ｎ）に対するウェ
イティングには、 係数Ｗ（ｓ）を用いればよい。 ［０１０７］

【数１６】 図２９に示すように、 下記のようなウェイティング Ｓ・＝０　（ｍ＋ｎ＝０）　　　　　ｓ＝１　（ｍ十ｎ
＝１）ｓ＝２　（ｍ＋ｎ＝２）　　　　　ｓ＝３　（ｍ
＋ｎ＝３）ｓ＝４　（４≦ｍ　十ｎ≦５）　　　ｓ＝５
　（６≦ｍ＋ｎ≦７）ｓ＝６　（８≦ｍ＋ｎ≦９）　　
　５＝７（１０≦ｍ　十ｎ≦１４）［０１０８］ なお上記実施例ではウェイティング係数を８種類とした
が、必ずしも８種類である必要はなく最高１５種類のウ
ェイティング係数を用いることができる。例えば１５種
類の場合のウェイティングには、図３０に示すように、
下記のようなウェイティング係数Ｗ（ｓ）を用いればよ
い。 ［０１０９］

【数１７】 ［０１１０１ なお、上述した実施例では、２次元平面内でのウェイテ
ィングを考えたが、必ずしも２次元平面内で考える必要
はなく、３次元のブロックに対しても、２次元平面単位
で上記のウェイティングを施せばよい。

【０１１月 以上のように、第７実施例では、ＮＸＮのブロックに対
してウェイティング器器を用いた高能率符号化装置と同
等な情報圧縮率を持ち、ハードウェハ化が容易である高
能率符号化装置が得られる。 ［０１１２］ ところで上述した各実施例にあっては、ブロック化回路
から出力される画像信号が８画素×８ラインを１ブロツ
クとする場合について説明したが、このような２次元ブ
ロック（水平方向及び垂直方向）に限らず、３次元ブロ
ック（水平方向垂直方向及び時間方向）についても本発
明を同様に適用することができる。以下、３次元ブロッ
クに本発明を適用した実施例について説明する。 ［０１１３］ 前述の第１実施例に対応するこのような３次元ブロック
の実施例について説明する。この実施例の構成を示す図
３１において、１ａは、入力されるデジタル画像を１ブ
ロツクが８画素×８ライン×８フィールドとなるように
、複数の３次元ブロックに分割するブロック化回路であ
り、ｌｌａはブロック化回路１ａからの各ブロックに対
して３次元のＤＣＴ変換を施す直交変換回路であり、１
３ａは、ブロック化回路１ａにおいて分割された各ブロ
ックを更に複数個のサブブロックに分割し、量子化ステ
ップに対する判定基準値を演算して出力する判定基準値
演算部である。なお、他の構成は第１実施例と同様であ
るので、同一部分には同一番号を付してそれらの説明は
省略する。 ［０１１４］ 図３２に示すように、判定基準値演算部１３ａは、ブロ
ック化回路１ａから出力される各ブロックを例えば３２
個のサブブロック（１サブブロツクは４画素×４ライン
）に分割するサブブロック化回路２１ａと、各サブブロ
ック内において水平方向及び垂直方向に隣接する画素間
の画像信号の差の絶対値の総和を求める演算器２２ａと
、演算器２２ａから連続して出力される３２個の値のの
最小値Ａ１を検出する最小値検出器２６ａと、この３２
個の値のの最大値Ｂ１を検出する最大値検出器２７ａと
、最大値検出器２７ａの出力Ｂ１から最小値検出器２６
ａの出力Ａ１を減算する減算器２８ａとを有する。判定
基準値演算部１３ａから、最小値検出器２６ａの出力Ａ
１が第１の判定基準値として、また減算器２８ａの出力
Ｃ（＝Ｂ１−Ａ１）が第２の判定基準値として、判定器
１４へ出力される。 ［０１１５］ 次に、動作について説明する。ブロック化回路１ａに入
力されたデジタル画像信号は、８画素×８ライン×８フ
ィールドを１つのブロックとするように分割される。分
割された各ブロックは、直交変換回路１１ａ及び判定基
準値演算部１３ａへ出力される。判定基準値演算部１３
ａ内のサブブロック化回路２１ａにおいて、図３３に示
すように、ブロック化回路１から出力された８画素×８
ライン×８フィールドの各ブロックが、１フイールド毎
に４画素×４ラインの４つのサブブロック、全体として
３２個のサブブロックに分割される。ここで、各サブブ
ロックの画像信号を夫々ｙ　（ｉ、ｊ）（ｉ、ｊ＝ｉ、
２，３．４）とすると、演算器２２ａは、各サブブロッ
クに対して、サブブロック内の水平方向及び垂直方向の
隣接画素間の画［０１１６］ 【数１８】 ［０１１７］ 最小値検出器２６ａは、演算器２２ａから連続して出力
される３２個の値、つまり−ブロックを構成していた３
２個の各サブブロックについてのＶ　の値の最小値Ａ１
を検出し、この最小値Ａ１を、量子化ステップを選定す
るための第１の判定基準値として判定器１４へ出力する
と共に、減算器２８ａへ出力する。一方、最大値検出器
２７ａは、演算器２２ａから連続して出力される３２個
のＶ　の値の最大値Ｂ１を検出して減算器２８ａへ出力
する。減算器２８ａは、Ｂ１−Ａ１を演算してその差Ｃ
１を求め、減算値Ｃ１を量子化ステップを選定するため
の第２の判定基準値として判定器１４へ出力する。 ［０１１８］ 以降の動作は、前述の第１実施例と同じであるので、そ
の説明は省略する。 ［０１１９］ なお、上記の実施例では、フィールド内で２次元ブロッ
クを構成し、複数フィールドの２次元ブロックを束ねて
３次元ブロックを構成したが、フレーム内で２次元ブロ
ックを構成し、これを複数フレーム分束ねて３次元ブロ
ックを構成することとしてもよい。 ［０１２０１ また、第１実施例に対応する上述の実施例の他に、水平
方向、垂直方向及び時間方向の近傍画素から３次元ブロ
ックを構成し、図３３のように各２次元平面内でサブブ
ロック化を行うことにより、前述の第２．３，４，５．
６実施例に対応した実施例も考えられる。なお、これら
の各実施例における構成及び動作は、前述の各実施例を
適宜参照することにより容易に理解できるので、その説
明は省略する。

【０１２月 【発明の効果］ 以上詳述したように、第１．３，６．８発明の高能率符
号化装置では、画質劣化が目立ちにくいブロックは低レ
ートの量子化ステップにて量子化され、画質劣化が目立
ちやすいブロックは高レートの量子化ステップにて量子
化されるので、平坦部においてもノイズがのらない良好
な画質の画像信号を出力することができる。 ［０１２２］ また、第２．４，７．９発明の高能率符号化装置では、
画質劣化が目立ちにくいブロックでは低レートのウェイ
ティングが施され、画質劣化が目立ちやすいブロックで
は高レートのウェイティングが施されるので、比較的簡
単な構成にもかかわらず、良好な画質が得られる。 ［０１２３］ 更に、第５，１０発明の高能率符号化装置では、各ブロ
ックにおける画素数より少数の乗算器をウェイティング
は有するように構成したので、従来の装置と同等な情報
圧縮率を持ち、ハードウェアが容易である高能率符号化
装置を得ることができる。 【図面の簡単な説明】

【図１】 本発明の第１実施例の構成を示すブロック図である。

【図２】 第１．第４実施例における判定基準値演算部の一例の構
成を示すブロック図である。

【図３】 判定基準値演算部におけるサブブロック化回路の動作の
説明図である。

【図４】 第１．第４実施例における判定器の動作を説明するため
の判定図である。

【図５】 第１．第４実施例における判定器の動作を説明するため
の判定図である。

【図６】 画像ブロックの例を示す図である。 １図７】 図６に示された各画像ブロックについての第１．第４実
施例における判定例を示す図である。

【図８】 第１．第４実施例における判定基準値演算部の他の例の
構成を示すブロック図である。

【図９】 本発明の第２実施例の構成を示すブロック図である。

【図１０】 第２．第５実施例における判定基準値演算部の一例の構
成を示すブロック図である。

【図１１】 第２．第５実施例における判定器の動作を説明するため
の判定図である。

【図１２】 第２．第５実施例における判定器の動作を説明するため
の判定図である。

【図１３】 図６に示された各画像ブロックについての第２．第５実
施例の判定例を示す図である。

【図１４】 第２．第５実施例における判定基準値演算部の他の例の
構成を示すブロック図である。

【図１５】 本発明の第３実施例の構成を示すブロック図である。

【図１６】 第３．第６実施例における判定器の構成を示すブロック
図である。

【図１７】 第３．第６実施例における判定器の動作を説明するため
の判定図である。

【図１８】 第３．第６実施例における判定器の動作を説明するため
の判定図である。

【図１９】 図６に示された各画像ブロックについての第３．第６実
施例の判定例を示す図である。

【図２０１ 本発明の第４実施例の構成を示すブロック図である。 【図２１】 本発明の第５実施例の構成を示すブロック図である。

【図２２】 本発明の第６実施例の構成を示すブロック図である。

【図２３】 本発明の第７実施例の構成を示すブロック図である。

【図２４】 第７実施例におけるウェイティング器の構成を示すブロ
ック図である。

【図２５】 第７実施例におけるジグザグスキャニングの動作を表す
概念図である。

【図２６】 第７実施例におけるウェイティング係数の一例を示す概
念図である。

【図２７】 第７実施例における可変長符号器が有するビットマツプ
を示す図である。

【図２８】 第７実施例にて符号化したデータを復号するための復号
装置の構成を示すブロック図である。

【図２９】 第７実施例におけるウェイティング係数の他の例を示す
概念図である。

【図３０】 第７実施例におけるウェイティング係数の他の例を示す
概念図である。

【図３１】 ３次元ブロック化における本発明の適用例の構成を示す
ブロック図である。

【図３２】 図３１に示す適用例における判定基準値演算部の構成を
示すブロック図である。

【図３３】 ３次元ブロックに対するサブブロック化を示す模式図で
ある。

【図３４】 従来の高能率符号化装置の構成を示すブロック図である
。

【図３５】 従来の他の高能率符号化装置の構成を示すブロック図で
ある。

【図３６】 図３５に示す従来装置におけるウェイティング器の動作
を説明するための概念図である。

【図３７】 図３５に示す従来装置におけるウェイティングの実施を
例示する概念図である。

【符号の説明】

１　ブロック化回路 １ａ　　ブロック化回路 可変長符号器 バッファメモリ 直交変換回路 直交変換回路 適応量子化器 判定基準値演算部 判定基準値演算部 判定器 制御器 判定基準値演算部 判定器 適応ウェイティング器 判定器 判定器 サブブロック化回路 サブブロック化回路 ２３、２４．２５　　演算器 演算器 最小値検出器 最小値検出器 最大値検出器 最大値検出器 ３２、３３．３４　　演算器 最小値検出器 ３７、３８．３９　　演算器 ４２、４３．４４　　ダイナミックレンジ検出器最小値
検出器 最大値検出器 制御信号発生器 ウェイティング器 乗算器

【書類芯】

【図１】 図面

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図９】

【図１０１ ユ 【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】 上

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】 αゴ

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】 Ｗ（ｍ、ｎ）

Claims (10)

【特許請求の範囲】
1. 【請求項１】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎にブロ
   ック化するブロック化手段と、ブロック化された画像信
   号に対して直交変換を施す直交変換手段と、直交変換に
   より得られる変換係数を量子化する量子化手段と、前記
   ブロック化手段から出力される画像信号の各ブロックを
   更に複数のサブブロックに分割し、各サブブロック内の
   隣接画素間の画像信号の差の絶対値の総和から判定基準
   値を求める手段と、前記判定基準値に基づいて、前記量
   子化手段が量子化する際の量子化ステップを決定する手
   段とを備えることを特徴とする高能率符号化装置。
2. 【請求項２】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎にブロ
   ック化するブロック化手段と、ブロック化された画像信
   号に対して直交変換を施す直交変換手段と、直交変換に
   より得られる変換係数に対してウェイティングを施すウ
   ェイティング手段と、前記ブロック化手段から出力され
   る画像信号の各ブロックを更に複数のサブブロックに分
   割し、各サブブロック内の隣接画素間の画像信号の差の
   絶対値の総和から判定基準値を求める手段と、前記判定
   基準値に基づいて、前記ウェイティング手段におけるウ
   ェイティング係数を決定する手段とを備えることを特徴
   とする高能率符号化装置。
3. 【請求項３】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎にブロ
   ック化するブロック化手段と、ブロック化された画像信
   号に対して直交変換を施す直交変換手段と、直交変換に
   より得られる変換係数を量子化する量子化手段と、前記
   ブロック化手段から出力される画像信号の各ブロックを
   更に複数のサブブロックに分割し、各サブブロック内の
   画素の画像信号の最大値及び最小値を求める手段と、前
   記最大値及び最小値に基づいて、前記量子化手段が量子
   化する際の量子化ステップを決定する手段とを備えるこ
   とを特徴とする高能率符号化装置。
4. 【請求項４】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎にブロ
   ック化するブロック化手段と、ブロック化された画像信
   号に対して直交変換を施す直交変換手段と、直交変換に
   より得られる変換係数に対してウェイティングを施すウ
   ェイティング手段と、前記ブロック化手段から出力され
   る画像信号の各ブロックを更に複数のサブブロックに分
   割し、各サブブロック内の画素の画像信号の最大値及び
   最小値を求める手段と、前記最大値及び最小値に基づい
   て、前記ウェイティング手段におけるウェイティング係
   数を決定する手段とを備えることを特徴とする高能率符
   号化装置。
5. 【請求項５】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎にブロ
   ック化するブロック化手段と、ブロック化された各ブロ
   ックに対して直交変換を施す直交変換手段と、前記各ブ
   ロック内の画素数より少数の乗算器を有し、直交変換に
   より得られる変換係数に対してウェイティングを施すウ
   ェイティング手段と、ウェイティングが施された変換係
   数を可変長符号化する手段とを備えることを特徴とする
   高能率符号化装置。
6. 【請求項６】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎に３次
   元にブロック化するブロック化手段と、ブロック化され
   た画像信号に対して３次元ブロック単位の直交変換を施
   す直交変換手段と、直交変換により得られる変換係数を
   量子化する量子化手段と、前記ブロック化手段から出力
   される画像信号の各ブロックを更に複数のサブブロック
   に分割し、各サブブロック内の隣接画素間の画像信号の
   差の絶対値の総和から判定基準値を求める手段と、前記
   判定基準値に基づいて、前記量子化手段が量子化する際
   の量子化ステップを決定する手段とを備えることを特徴
   とする高能率符号化装置。
7. 【請求項７】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎に３次
   元にブロック化するブロック化手段と、ブロック化され
   た画像信号に対して３次元ブロック単位の直交変換を施
   す直交変換手段と、直交変換により得られる変換係数に
   対してウェイティングを施すウェイティング手段と、前
   記ブロック化手段から出力される画像信号の各ブロック
   を更に複数のサブブロックに分割し、各サブブロック内
   の隣接画素間の画像信号の差の絶対値の総和から判定基
   準値を求める手段と、前記判定基準値に基づいて、前記
   ウェイティング手段におけるウェイティング係数を決定
   する手段とを備えることを特徴とする高能率符号化装置
   。
8. 【請求項８】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎に３次
   元にブロック化するブロック化手段と、ブロック化され
   た画像信号に対して３次元ブロック単位の直交変換を施
   す直交変換手段と、直交変換により得られる変換係数を
   量子化する量子化手段と、前記ブロック化手段から出力
   される画像信号の各ブロックを更に複数のサブブロック
   に分割し、各サブブロック内の画素の画像信号の最大値
   及び最小値を求める手段と、前記最大値及び最小値に基
   づいて、前記量子化手段が量子化する際の量子化ステッ
   プを決定する手段とを備えることを特徴とする高能率符
   号化装置。
9. 【請求項９】デジタル画像信号を圧縮する高能率符号化
   装置において、デジタル画像信号を複数の画素毎に３次
   元にブロック化するブロック化手段と、ブロック化され
   た画像信号に対して３次元ブロック単位の直交変換を施
   す直交変換手段と、直交変換により得られる変換係数に
   対してウェイティングを施すウェイティング手段と、前
   記ブロック化手段から出力される画像信号の各ブロック
   を更に複数のサブブロックに分割し、各サブブロック内
   の画素の画像信号の最大値及び最小値を求める手段と、
   前記最大値及び最小値に基づいて、前記ウェイティング
   手段におけるウェイティング係数を決定する手段とを備
   えることを特徴とする高能率符号化装置。
10. 【請求項１０】デジタル画像信号を圧縮する高能率符号
    化装置において、デジタル画像信号を複数の画素毎に３
    次元にブロック化するブロック化手段と、ブロック化さ
    れた各ブロックに対して３次元ブロック単位の直交変換
    を施す直交変換手段と、前記各ブロック内の２次元平面
    に含まれる画素数より少数の乗算器を有し、直交変換に
    より得られる変換係数に対してウェイティングを施すウ
    ェイティング手段と、ウェイティングが施された変換係
    数を可変長符号化する手段とを備えることを特徴とする
    高能率符号化装置。